CN107039392A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN107039392A
CN107039392A CN201611114845.9A CN201611114845A CN107039392A CN 107039392 A CN107039392 A CN 107039392A CN 201611114845 A CN201611114845 A CN 201611114845A CN 107039392 A CN107039392 A CN 107039392A
Authority
CN
China
Prior art keywords
substrate
layer
certain embodiments
semiconductor structure
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611114845.9A
Other languages
English (en)
Other versions
CN107039392B (zh
Inventor
曹佩华
王建荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107039392A publication Critical patent/CN107039392A/zh
Application granted granted Critical
Publication of CN107039392B publication Critical patent/CN107039392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构包括衬底，该衬底包括在衬底上方设置的管芯焊盘以及在衬底上方设置的和围绕管芯焊盘的钝化层；再分布层(RDL)，包括在钝化层上方设置的介电层和在介电层内设置的且与管芯焊盘电连接的互连结构；导电凸块，设置在互连结构上方并且与互连结构电连接；以及隔离层，围绕衬底和RDL。本发明的实施例还涉及半导体结构的制造方法。

Description

半导体结构及其制造方法
技术领域
本发明的实施例涉及半导体结构及其制造方法。
背景技术
使用半导体器件的电子设备对许多现代应用至关重要。随着电子技术的改进，半导体器件的尺寸正变得越来越小，同时半导体器件具有更多的功能和更大量的集成电路。由于半导体器件的规模微型化，晶圆级封装(WLP)由于其较低的成本和相对简单的制造操作被广泛地使用。在WLP操作期间，一些半导体组件装配在半导体器件上。此外，在这样的较小半导体器件内执行许多制造操作。
然而，半导体器件的制造操作涉及在这样的较小和较薄半导体器件上的许多步骤和操作。规模微型化的半导体器件的制造变得更复杂。制造半导体器件的复杂性的增加可导致缺陷，诸如组件的放置不准确、电互连较差、裂缝的发展、组件的分层或半导体器件的高产量损失。半导体器件产生为不期望的配置，这将使材料损耗进一步恶化并且因此增加制造成本。这样，修改半导体器件的结构和改进制造操作的挑战很多。
由于涉及更多具有不同材料的不同组件，半导体器件的制造操作的复杂性增加。修改半导体器件的结构和改进制造操作的挑战更多。因此，需要不断地改进半导体的制造并解决以上缺陷。
发明内容
本发明的实施例提供了一种半导体结构，包括：衬底，包括在所述衬底上方设置的管芯焊盘以及在所述衬底上方设置的且围绕所述管芯焊盘的钝化层；再分布层(RDL)，包括在所述钝化层上方设置的介电层和在所述介电层内设置的且与所述管芯焊盘电连接的互连结构；导电凸块，设置在所述互连结构上方并且与所述互连结构电连接；以及隔离层，围绕所述衬底和所述再分布层。
本发明的另一实施例提供了一种半导体结构，包括：衬底，包括在所述衬底上方设置的管芯焊盘以及在所述衬底上方设置的且部分地覆盖所述管芯焊盘的钝化层；再分布层(RDL)，包括在所述钝化层上方设置的介电层和在所述介电层内设置的且与所述管芯焊盘电连接的互连结构；以及导电凸块，设置在所述互连结构上方并且与所述互连结构电连接，其中，所述半导体结构包括沿着所述衬底、所述钝化层和所述介电层延伸的侧壁，并且隔离层设置在所述侧壁上。
本发明的又一实施例提供了一种制造半导体结构的方法，包括：接收衬底，所述衬底包括在所述衬底上方设置的管芯焊盘以及在所述衬底上方设置的且围绕所述管芯焊盘的钝化层；在所述钝化层上方形成再分布层，其中，所述再分布层包括在所述钝化层上方设置的介电层和在所述介电层内设置的且与所述管芯焊盘电连接的互连结构；在所述互连结构上方设置导电凸块；以及设置隔离层以围绕所述衬底和所述再分布层。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。
图1是根据本发明的一些实施例的半导体结构的示意性截面图。
图2是根据本发明的一些实施例的半导体结构的示意性截面图。
图3是根据本发明的一些实施例的半导体结构的示意性截面图。
图4是根据本发明的一些实施例的半导体结构的示意性截面图。
图5是根据本发明的一些实施例的制造半导体结构的方法的流程图。
图5A至图5J是根据本发明的一些实施例的通过图5的方法制造半导体结构的示意图。
图6是根据本发明的一些实施例的制造半导体结构的方法的流程图。
图6A至图6J是根据本发明的一些实施例的通过图5的方法制造半导体结构的示意图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。
通过大量操作来制造半导体结构。通过晶圆制造半导体结构。晶圆被限定有若干管芯区域或芯片区域。管芯区域通过若干划线区域彼此分离。若干互连结构设置在晶圆上方以与管芯区域上方的组件电连接。此外，若干介电层设置在晶圆上方以覆盖互连结构和管芯区域。然后，沿着划线区域锯切晶圆穿过晶圆的层以从晶圆分割若干半导体结构。
由于晶圆具有带有复杂结构的较小尺寸，一经沿着半导体结构的侧壁的切割操作，容易发生裂缝。裂缝的存在将导致半导体结构内的高应力，并且裂缝可朝向半导体结构的中心部分传播以进一步削弱半导体结构。此外，在晶圆的切割期间，产生一些较小的碎片或片段。在切割操作期间从晶圆剥离的那些较小的碎片将暂时附接在锯片上或设置在半导体结构的侧壁上，这将进一步导致半导体结构的侧壁上方的裂缝的发生。裂缝将影响半导体结构的可靠性和性能。
在本发明中，公开了具有结构改进的半导体结构。半导体结构包括衬底、位于衬底上方的再分布层(RDL)以及位于RDL上方的导电凸块。一经分割操作，在被锯切的半导体结构的侧壁上方设置隔离层。侧壁由隔离层覆盖。此外，在分割操作之后，在半导体结构的侧壁上方可呈现若干凹槽，并且隔离层被配置为填充和密封凹槽以最小化或防止凹槽朝向半导体结构的中心部分传播。这样，提高了设置有隔离层的半导体结构的可靠性。
图1示出了根据本发明的各个实施例的半导体结构100。图1是半导体结构100的截面图。在一些实施例中，半导体结构100包括衬底101、再分布层(RDL)102、导电凸块103和隔离层105。在一些实施例中，半导体结构100是晶圆级芯片规模封装件(WLCSP)。在一些实施例中，半导体结构100通过包括诸如硅的半导体材料的晶圆制造。在晶圆上方执行诸如布线的若干制造操作，并且然后，通过锯切操作将半导体结构从晶圆分割开。
在一些实施例中，半导体结构100是扇入器件。在一些实施例中，半导体结构100的几何尺寸或宽度与衬底101的宽度相似。在一些实施例中，在衬底101上方且在衬底101的宽度内设置衬底101的电路的布线。
在一些实施例中，半导体结构100包括衬底101。在一些实施例中，衬底101是制造有衬底101上方的预定的功能电路的半导体衬底。在一些实施例中，制造衬底101以用于预定的应用，诸如，微处理、动态随机存取存储(DRAM)、专用集成电路(ASIC)等。在一些实施例中，衬底101包括若干导电线和通过导电线连接的诸如晶体管、二极管等的若干电组件。
在一些实施例中，衬底101包括诸如硅、锗、镓、砷、或它们的组合的半导体材料。在一些实施例中，衬底101的截面区域是四边形、矩形、方形、多边形或任何其他合适的形状。
在一些实施例中，衬底101包括在衬底101上方设置的管芯焊盘101a。在一些实施例中，管芯焊盘101a与衬底101上方或内设置的电组件电连接。在一些实施例中，管芯焊盘101a配置为接收导电结构。在一些实施例中，管芯焊盘101a设置在衬底101的有源侧上方。在一些实施例中，管芯焊盘101a设置在衬底101的表面101c上方。在一些实施例中，表面101c是衬底101的顶面。
在一些实施例中，管芯焊盘101a包括铝、铜、镍、金、银、其它导电材料、它们的合金或它们的多层。图1示出了包括两个管芯焊盘101a的半导体结构100，但是应该理解，半导体结构100可包括两个或多个管芯焊盘101a。不旨在限制半导体结构100中的管芯焊盘101a的数量。
在一些实施例中，衬底101包括设置在衬底101上方且围绕管芯焊盘101a的钝化层101b。在一些实施例中，钝化层101b部分地覆盖管芯焊盘101a，从而暴露出管芯焊盘101a的部分以用于接收导电结构或与导电结构电连接。在一些实施例中，邻近管芯焊盘101a的周边设置钝化层101b。在一些实施例中，图案化钝化层101b以暴露出管芯焊盘101a的部分并且因此允许与导电结构的电连接。
在一些实施例中，钝化层101b是单层或在彼此上方设置或堆叠的介电材料的一个以上的层。在一些实施例中，钝化层101b包括诸如氧化硅、氮化硅、氮氧化硅、聚酰亚胺(PI)、苯并环丁烯(BCB)、聚苯并恶唑(PBO)或其它绝缘材料的介电材料。
在一些实施例中，RDL 102设置在衬底101上方。在一些实施例中，RDL 102设置在管芯焊盘101a和钝化层101b上方。在一些实施例中，RDL102重新布线从管芯焊盘101a至导电结构的电路的路径。在一些实施例中，RDL 102包括介电层102a和由介电层102a围绕的互连结构102b。在一些实施例中，RDL 102是后钝化互连件(PPI)。
在一些实施例中，介电层102a设置在衬底101和钝化层101b上方。在一些实施例中，介电层102a包括在彼此上方设置或堆叠的介电材料的一个或多个层。图1示出了包括介电材料的一个层的介电层102a，然而应该理解，半导体结构可包括介电材料的两个或多个层。不旨在限制介电层102a中的介电材料的层的数量。
在一些实施例中，介电层102a包括诸如氧化硅、碳化硅、氮氧化硅、氮化硅等的介电材料。在一些实施例中，介电层102a包括诸如聚合物、聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等的介电材料。在一些实施例中，介电层102a包括与钝化层101b相同或不同的材料。
在一些实施例中，互连结构102b设置在介电层102a内且通过管芯焊盘101a与衬底101电连接。在一些实施例中，互连结构102b由介电层102a部分地覆盖。在一些实施例中，互连结构102b配置为电连接衬底101和导电结构。在一些实施例中，互连结构102b包括在钝化层101b上方设置的伸长部分，以及从伸长部分突出的、延伸穿过钝化层101b且与管芯焊盘101a连接的通孔部分。在一些实施例中，图案化介电层102a，从而暴露出互连结构102b的一部分以允许接收导电结构或与导电结构电连接。
在一些实施例中，互连结构102b包括诸如铝、铜、镍、金、钨、钛、它们的合金、或它们的多层的导电材料。图1示出了包括两个互连结构102b的RDL 102，然而应该理解，半导体结构可以包括在介电层102a内的两个或多个互连结构102b。不旨在限制RDL 102中的互连结构102b的数量。在一些实施例中，在彼此上方设置或堆叠若干互连结构102b，且插入在若干介电层102a之间。
在一些实施例中，连接焊盘104设置在RDL 102上方。在一些实施例中，连接焊盘104设置在介电层102a和互连结构102b上方。在一些实施例中，连接焊盘104延伸穿过介电层102a且与互连结构102b连接，以使连接焊盘104与互连结构102b电连接。在一些实施例中，连接焊盘104通过RDL 102与衬底101电连接。在一些实施例中，连接焊盘104通过管芯焊盘101a和互连结构102b与衬底101电连接。
在一些实施例中，连接焊盘104是凸块下金属(UBM)焊盘。在一些实施例中，连接焊盘104包括为在其上设置焊料材料等的用作平台的可焊表面。在一些实施例中，连接焊盘104包括在介电层102a和互连结构102b上方的金属层。在一些实施例中，连接焊盘104包括金属或金属合金。在一些实施例中，连接焊盘104包括金、银、铜、镍、钨、铝、钯和/或其合金。在一些实施例中，连接焊盘104是诸如圆形、四边形、多边层等的各种形状。图1示出了包括两个连接焊盘104的半导体结构100，但是应该理解，半导体结构100可包括两个或多个连接焊盘104。不旨在限制半导体衬底100中的连接焊盘104的数量。
在一些实施例中，导电凸块103设置在RDL 102和衬底101上方。在一些实施例中，导电凸块103设置在互连结构102b上方并且与互连结构102b电连接。在一些实施例中，导电凸块103配置为与导电结构接合。在一些实施例中，导电凸块103设置在连接焊盘104上方并且与连接焊盘104电连接。在一些实施例中，导电凸块103通过管芯焊盘101a和互连结构102b与衬底101电连接。在一些实施例中，导电凸块103包括诸如焊料、无铅焊料等的低温回流材料。在一些实施例中，导电凸块103包括铅、锡铜、金、镍等或它们的组合。在一些实施例中，导电凸块103是焊球、球栅阵列(BGA)球、可控塌陷芯片连接(C4)凸块、微凸块、柱等。在一些实施例中，导电凸块103是球形。图1示出了包括两个导电凸块103的半导体结构100，但是应该理解，半导体结构100可包括两个或多个导电凸块103。不旨在限制半导体结构100中的导电凸块103的数量。
在一些实施例中，半导体结构100包括侧壁107。在一些实施例中，侧壁107沿着衬底101、钝化层101b、以及RDL 102垂直地延伸。在一些实施例中，侧壁107在从衬底101越过钝化层101b至介电层102a的方向上延伸。在一些实施例中，侧壁107在从导电凸块103至衬底101的方向上延伸。在一些实施例中，侧壁107围绕衬底101、钝化层101b、RDL 102和介电层102a。在一些实施例中，侧壁107基本上正交于衬底101的表面101c。
在一些实施例中，侧壁107包括衬底101的延伸表面107a、钝化层101b的延伸表面107b、以及介电层102a的延伸表面107c。在一些实施例中，衬底101的延伸表面107a与延伸表面107b和延伸表面107c平行。在一些实施例中，衬底101的延伸表面107a沿着衬底101的一侧延伸。在一些实施例中，钝化层101b的延伸表面107b沿着钝化层101b的一侧延伸。在一些实施例中，介电层102a的延伸表面107c沿着RDL 102或介电层102a延伸。在一些实施例中，衬底101的延伸表面107a与钝化层101b的延伸表面107b连接，并且钝化层101b的延伸表面107b与介电层102a的延伸表面107c连接。
在一些实施例中，侧壁107包括在侧壁107上方的若干凹槽108。在一些实施例中，在侧壁107的一部分上方设置凹槽108。在一些实施例中，凹槽108围绕衬底101、钝化层101b、RDL 102或介电层102a。在一些实施例中，每个凹槽108朝向半导体结构100的中心部分延伸。在一些实施例中，凹槽108突出至衬底101、钝化层101b、RDL 102或介电层102a中。在一些实施例中，凹槽108设置在衬底101的延伸表面107a、钝化层101b的延伸表面107b、或介电层102a的延伸表面107c上方。在一些实施例中，凹槽108是在诸如分割操作、切割操作、锯切操作等的半导体结构的制造期间发生的裂缝。在一些实施例中，凹槽108是由在诸如分割操作、切割操作、锯切操作等的半导体结构的制造期间形成的碎片发展出的。
在一些实施例中，在半导体结构100的一侧上方设置隔离层105。在一些实施例中，在半导体结构100的侧壁107上方设置隔离层105。在一些实施例中，隔离层105围绕衬底101和RDL 102。在一些实施例中，隔离层105围绕衬底101、钝化层101b和介电层102a。在一些实施例中，隔离层105围绕互连结构102b。
在一些实施例中，隔离层105从衬底101越过钝化层101b延伸至介电层102a。在一些实施例中，隔离层105与侧壁107接触。在一些实施例中，隔离层105与衬底101、钝化层101b和介电层102a接触。在一些实施例中，与侧壁107共形地设置隔离层105。在一些实施例中，隔离层105在垂直于衬底101的表面101c的方向上延伸。在一些实施例中，隔离层105沿着衬底101、钝化层101b和介电层102a垂直地延伸。
在一些实施例中，隔离层105设置在衬底101的延伸表面107a和介电层102a的延伸表面107c上方或与衬底101的延伸表面107a和介电层102a的延伸表面107c接触。在一些实施例中，隔离层105设置在衬底101的延伸表面107a、钝化层101b的延伸表面107b以及介电层102a的延伸表面107c上方或与衬底101的延伸表面107a、钝化层101b的延伸表面107b以及介电层102a的延伸表面107c接触。在一些实施例中，隔离层105与凹槽108接触，从而凹槽108被隔离层105覆盖、密封或填充。因为隔离层105设置在侧壁107上方以覆盖或密封凹槽108，侧壁108可以通过隔离层105平滑化，且裂缝从凹槽108朝向半导体结构100的中心部分的传播可以被最小化或防止。
在一些实施例中，隔离层105包括聚合物、氮化物或氧化物。在一些实施例中，隔离层105包括聚酰亚胺、聚苯并恶唑(PBO)、苯并环丁烯(BCB)、氮化硅、氧化硅等。在一些实施例中，隔离层105具有约1um至约100um的厚度或宽度。
在一些实施例中，设置在隔离层105上方的RDL 102或导电凸块103不存在。在一些实施例中，RDL 102或导电凸块103不设置在隔离层105上方。RDL 102或导电凸块103将不存在于隔离层105上方。在一些实施例中，在隔离层105上方延伸的互连结构102b不存在。在一些实施例中，在隔离层105上方设置的介电层102a不存在。在一些实施例中，在隔离层105上方设置的连接焊盘104不存在。
在一些实施例中，隔离层105的顶面105a被暴露且不与组件接触。在一些实施例中，顶面105a平行于衬底101的表面101c且正交于侧壁107。在一些实施例中，顶面105a正交于衬底101的延伸表面107a、钝化层101b的延伸表面107b或介电层102a的延伸表面107c。
图2示出了根据本发明的各个实施例的半导体结构200。图2是半导体结构200的截面图。在一些实施例中，半导体结构200包括具有与上述或半导体结构100的图1中所示的相似的配置的衬底101、管芯焊盘101a、钝化层101b、再分布层(RDL)102、介电层102a、互连结构120b和导电凸块103。在一些实施例中，半导体结构200是晶圆级芯片规模封装件(WLCSP)。在一些实施例中，半导体结构200是扇入器件。
在一些实施例中，导电凸块103设置在互连结构102b上方并且与互连结构102b电连接。在一些实施例中，导电凸块103设置在互连结构102b上。在一些实施例中，导电凸块103由介电层102a围绕。在一些实施例中，导电凸块103的外表面与介电层102a接触。在一些实施例中，导电凸块103设置在互连结构102b的伸长部分上。
在一些实施例中，液体模塑106设置在RDL 102上方。在一些实施例中，液体模塑106设置在介电层102a上方并且围绕导电凸块103。在一些实施例中，导电凸块103的外表面与液体模塑106接触。在一些实施例中，液体模塑106是液体模塑料(LMC)。在一些实施例中，液体模塑106包括环氧树脂、聚酰亚胺、聚苯并恶唑(PBO)等。
在一些实施例中，液体模塑106包括沿着液体模塑106的一侧延伸的延伸表面107d。在一些实施例中，液体模塑106的延伸表面107d与介电层102a的延伸表面107c连接。在一些实施例中，液体模塑106的延伸表面107d与介电层102a的延伸表面107c、钝化层101b的延伸表面107b以及衬底106的延伸表面107a平行。在一些实施例中，隔离层105设置在液体模塑106的延伸表面107d上方或与液体模塑106的延伸表面107d接触。在一些实施例中，凹槽108设置在液体模塑106的延伸表面107d上方，从而凹槽108被隔离层105覆盖、密封或填充。
图3示出了在半导体结构300上方接合的半导体结构100。图3是半导体结构100和半导体结构300的截面图。在一些实施例中，半导体结构100的配置与上述或图1中所示的配置相似。在一些实施例中，半导体结构100与半导体结构300接合，以使半导体结构100的电路与半导体结构300的电路电连接。在一些实施例中，将半导体结构100翻转并且安装在半导体结构300上。
在一些实施例中，半导体结构300是包括在其上的若干电路的印刷电路板(PCB)。在一些实施例中，半导体结构300包括衬底301和设置在衬底301上方的接合焊盘302。在一些实施例中，衬底301包括在其上的电组件和电路。在一些实施例中，衬底301包括诸如硅等的半导体材料。在一些实施例中，接合焊盘302设置在衬底301上方并且配置为接收导电结构。在一些实施例中，接合焊盘302包括诸如铜、铝、银、金等的导电材料。在一些实施例中，半导体结构100的导电凸块103设置在半导体结构300的接合焊盘302上方且与半导体结构300的接合焊盘302接合，以使半导体结构100与半导体结构300电连接。
图4示出了在半导体结构300上方接合的半导体结构200。图4是半导体结构200和半导体结构300的截面图。在一些实施例中，半导体结构200的配置与上述或图2中所示的配置相似。在一些实施例中，半导体结构300的配置与上述或图3中所示的配置相似。在一些实施例中，半导体结构200与半导体结构300接合，以使半导体结构200的电路与半导体结构300的电路电连接。在一些实施例中，将半导体结构200翻转并且安装在半导体结构300上。在一些实施例中，半导体结构200的导电凸块103设置在半导体结构300的接合焊盘302上方且与半导体结构300的接合焊盘302接合，以使半导体结构200与半导体结构300电连接。
在一些实施例中，通过方法500形成半导体结构100。方法500包括许多操作，而描述和说明不应该被视为限制操作的顺序。图5是制造半导体结构100的方法500的实施例。方法500包括多步操作(501、502、503、504、505和506)。
在操作501中，如图5A所示，接收或提供衬底101。在一些实施例中，半导体晶圆包括衬底101。在一些实施例中，半导体晶圆为圆形。在一些实施例中，衬底101包括诸如硅等的半导体材料。在一些实施例中，衬底101包括管芯焊盘101a和钝化层101b。在一些实施例中，管芯焊盘101a设置在衬底101上方。在一些实施例中，具有在衬底101上方设置的一个以上管芯焊盘101a。
在一些实施例中，钝化层101b设置在衬底101上方且围绕管芯焊盘101a。在一些实施例中，钝化层101b包括诸如聚合物等的介电材料。在一些实施例中，通过沉积或任何其他合适的操作设置钝化层101b。在一些实施例中，通过光刻、蚀刻或任何其它合适的操作图案化钝化层101b，从而暴露出管芯焊盘101a的一部分。在一些实施例中，钝化层101b设置在衬底101上方，并且然后，去除钝化层101b的设置在管芯焊盘101a上方的一部分，从而为接收导电结构暴露出管芯焊盘101a的部分。
在操作502中，如图5B和图5C所示，形成RDL 102。在一些实施例中，在衬底101上方设置RDL 102。在一些实施例中，在钝化层101b上方形成RDL 102。在一些实施例中，RDL 102包括在钝化层101b上方设置的介电层102a以及设置在介电层102a内且与管芯焊盘101a电连接的互连结构102b。在一些实施例中，如图5B所示，RDL 102的形成包括在钝化层101b上方形成互连结构102b，和如图5C所示，设置介电层102a的介电层。
在一些实施例中，互连结构102b形成在钝化层101b上方且与管芯焊盘101a的从钝化层101b暴露的一部分电连接。在一些实施例中，互连结构102b包括在钝化层101b上方延伸的伸长部分，以及延伸穿过钝化层101b以与管芯焊盘101a连接的通孔部分。在一些实施例中，通过诸如溅射、电镀等任何合适的操作形成互连结构102b。
在一些实施例中，介电层102a设置在钝化层101b上方且被图案化以暴露出互连结构102b的一部分。在一些实施例中，通过诸如化学汽相沉积(CVD)、旋涂、氧化等的任何合适的操作设置介电层102a。在一些实施例中，通过诸如光刻、蚀刻等的任何合适的操作图案化介电层102a。在一些实施例中，去除介电层102a的设置在互连结构102b的伸长部分的一部分上方的一部分，从而互连结构102b的伸长部分的该部分从介电层102a暴露出。在一些实施例中，互连结构102b由介电层102a部分地覆盖。
如图5D所示，在操作503中，在互连结构102b上方设置连接焊盘104。在一些实施例中，连接焊盘104设置在介电层102a上方并且与互连结构102b电连接。在一些实施例中，连接焊盘104与互连结构102b的从介电层102a暴露出的一部分连接。在一些实施例中，通过诸如蒸发、溅射、电镀等任何合适的操作设置连接焊盘104。在一些实施例中，连接焊盘104是UBM焊盘。在一些实施例中，管芯焊盘101a、互连结构102b以及连接焊盘104电连接。
如图5E所示，在操作504中，在互连结构102b上方设置导电凸块103。在一些实施例中，导电凸块103安装在连接焊盘104上方。在一些实施例中，通过在连接焊盘104上方附接焊料材料并且然后回流焊料材料而在连接焊盘104上方设置导电凸块103。在一些实施例中，导电凸块103通过在模板上方粘贴焊料材料设置在连接焊盘104上方。在一些实施例中，导电凸块103通过诸如球安装、模板粘贴等的任何合适的操作形成在连接焊盘104上方。在一些实施例中，导电凸块103与连接焊盘104、互连结构102b和管芯焊盘101a电连接。在一些实施例中，导电凸块103配置为与导电结构或另一衬底接合。
如图5F至5H所示，在操作505中，沿着划线区域109切割包括衬底101的半导体晶圆以分割若干半导体结构。在一些实施例中，如图5F所示，通过划线区域107限定包括衬底101的半导体晶圆以将半导体晶圆分成若干器件区。在一些实施例中，如图5G和5H所示，沿着划线区域107锯切半导体晶圆以分割若干半导体结构。尽管仅有如图5G和5H所示的两个半导体结构从如图5F所示的半导体晶圆分割，应该理解，两个或多个半导体结构可以从半导体晶圆分割。不旨在限制被制造的半导体结构的数量。在一些实施例中，如图5G和5H所示的半导体结构具有彼此相似的配置。
在一些实施例中，如图5G和5H所示，若干凹槽108形成在半导体结构的侧壁107上方。在一些实施例中，在沿着划线区域109切割半导体晶圆之后，形成半导体结构的侧壁107。在一些实施例中，侧壁107包括衬底101的延伸表面107a、钝化层101b的延伸表面107b以及介电层102a的延伸表面107c。
在一些实施例中，在沿着划线区域109切割半导体晶圆期间，形成诸如裂缝的凹槽108。在一些实施例中，通过沿着半导体结构的侧壁107切割形成凹槽108。在一些实施例中，在半导体结构的侧壁107的一部分上方形成凹槽108。在一些实施例中，凹槽108形成在衬底101的延伸表面107a、钝化层101b的延伸表面107b或介电层102a的延伸表面107c上方。
在操作506中，如图5I所示，设置隔离层105以围绕半导体结构的衬底101和RDL102。在一些实施例中，在切割或形成凹槽108之后，在半导体结构的侧壁107上方设置隔离层105。在一些实施例中，在半导体结构的每个的侧壁107上方设置隔离层105。在一些实施例中，半导体结构的侧壁107涂有隔离层105。在一些实施例中，隔离层105设置在衬底101的延伸表面107a、钝化层101b的延伸表面107b或介电层102a的延伸表面107c上方，或与衬底101的延伸表面107a、钝化层101b的延伸表面107b或介电层102a的延伸表面107c接触。
在一些实施例中，隔离层105通过诸如CVD、物理汽相沉积(PVD)、喷射等的任何合适的操作设置在半导体结构的侧壁107上方。在一些实施例中，与侧壁107共形地设置隔离层105。在一些实施例中，凹槽108被隔离层105密封和填充，这样，在侧壁107上方设置隔离层105之后，半导体结构的侧壁107平滑化。在一些实施例中，如图5I所示，在设置隔离层105之后形成半导体结构100，其具有与如图1所示的半导体结构100相似的配置。
在一些实施例中，如图5J所示，接收或提供另一半导体结构300。在一些实施例中，半导体结构100安装在另一半导体结构300上方并且与另一半导体结构300接合。在一些实施例中，半导体结构100与半导体结构300电连接。在一些实施例中，半导体结构300包括衬底301和接合焊盘302。在一些实施例中，半导体结构100的导电凸块103与半导体结构300的接合焊盘302接合，以使衬底101通过导电凸块103和接合焊盘302与衬底301电连接。
在一些实施例中，通过方法600形成半导体结构200。方法600包括许多操作，而描述和说明不应该被视为限制操作的顺序。图6是制造半导体结构200的方法600的实施例。方法600包括多步操作(601、602、603、604、605和606)。
在操作601中，如图6A所示，接收或提供衬底101。在一些实施例中，操作601类似于操作501。在操作602中，如图6B和图6C所示，形成RDL102。在一些实施例中，操作602类似于操作502。
如图6D所示，在操作603中，在互连结构102b上方设置导电凸块103。在一些实施例中，导电凸块103安装在互连结构102b上方。在一些实施例中，通过在互连结构102b上方附接焊料材料并且然后回流焊料材料而在互连结构102b上方设置导电凸块103。在一些实施例中，导电凸块103通过在模板上方粘贴焊料材料设置在互连结构102b上方。在一些实施例中，导电凸块103通过任何合适的操作形成在互连结构102b上方。在一些实施例中，导电凸块103与互连结构102b和管芯焊盘101a电连接。在一些实施例中，导电凸块103配置为与导电结构或另一衬底接合。
在一些实施例中，如图6E所示，液体模塑106设置在介电层102a上方并且围绕导电凸块103。在一些实施例中，设置诸如环氧树脂的模制材料并且然后被固化以形成液体模塑106。在一些实施例中，与介电层102a和导电凸块103的外表面的一部分共形地形成液体模塑106，从而导电凸块103从液体模塑106部分地突出。
如图6F至6H所示，在操作605中，沿着划线区域109切割包括衬底101的半导体晶圆以分割若干半导体结构。在一些实施例中，操作605类似于操作505。在一些实施例中，如图6G和6H所示的半导体结构具有彼此相似的配置。
在一些实施例中，如图6G和6H所示，若干凹槽108形成在半导体结构的侧壁107上方。在一些实施例中，在沿着划线区域109切割半导体晶圆之后，形成半导体结构的侧壁107。在一些实施例中，侧壁107包括衬底101的延伸表面107a、钝化层101b的延伸表面107b、介电层102a的延伸表面107c以及液体模塑106的延伸表面107d。在一些实施例中，凹槽108形成在衬底101的延伸表面107a、钝化层101b的延伸表面107b、介电层102a的延伸表面107c或液体模塑106的延伸表面107d。
在操作606中，如图6I所示，设置隔离层105以围绕半导体结构的衬底101和RDL102。在一些实施例中，操作606类似于操作506。在一些实施例中，在切割或形成凹槽108之后，在半导体结构的侧壁107上方设置隔离层105。在一些实施例中，在半导体结构的每个的侧壁107上方设置隔离层105。在一些实施例中，隔离层105设置在衬底101的延伸表面107a、钝化层101b的延伸表面107b、介电层102a的延伸表面107c或液体模塑106的延伸表面107d上方或与衬底101的延伸表面107a、钝化层101b的延伸表面107b、介电层102a的延伸表面107c或液体模塑106的延伸表面107d接触。在一些实施例中，凹槽108被隔离层105密封和填充，这样，在侧壁107上方设置隔离层105之后，半导体结构的侧壁107平滑化。在一些实施例中，如图6I所示，在设置隔离层105之后形成半导体结构200，其具有与如图2所示的半导体结构100相似的配置。
在一些实施例中，如图6J所示，接收或提供另一半导体结构300。在一些实施例中，半导体结构200安装在另一半导体结构300上方并且与另一半导体结构300接合。在一些实施例中，半导体结构200与半导体结构300电连接。在一些实施例中，半导体结构300包括衬底301和接合焊盘302。在一些实施例中，半导体结构200的导电凸块103与半导体结构300的接合焊盘302接合，以使衬底101通过导电凸块103和接合焊盘302与衬底301电连接。
在本发明中，一种半导体结构包括在半导体结构的侧壁上方设置的隔离层。一经分割，锯切半导体结构，并且在分割期间，在侧壁上方形成若干凹槽或裂缝。侧壁由隔离层覆盖，从而凹槽由隔离层密封。这样的配置可以最小化或防止凹槽朝向半导体结构的中心部分的传播。
在一些实施例中，一种半导体结构包括衬底，该衬底包括在衬底上方设置的管芯焊盘以及在衬底上方设置的和围绕管芯焊盘的钝化层；再分布层(RDL)，包括在钝化层上方设置的介电层和在介电层内设置的且与管芯焊盘电连接的互连结构；导电凸块，设置在互连结构上方并且与互连结构电连接；以及隔离层，围绕衬底和RDL。
在一些实施例中，隔离层与介电层接触。隔离层围绕互连结构。在一些实施例中，隔离层从衬底越过钝化层延伸至介电层。在一些实施例中，隔离层与半导体结构的在从衬底越过钝化层至介电层的方向上延伸的侧壁接触。在一些实施例中，半导体结构的侧壁包括衬底的延伸表面、与衬底的延伸表面平行的钝化层的延伸表面、以及与衬底的延伸表面平行的介电层的延伸表面。在一些实施例中，衬底的延伸表面与钝化层的延伸表面连接，并且钝化层的延伸表面与介电层的延伸表面连接。在一些实施例中，隔离层包括聚合物、氮化物或氧化物。在一些实施例中，隔离层具有约1um至约100um的厚度。在一些实施例中，在隔离层上方设置的导电凸块或互连结构不存在。在一些实施例中，半导体结构是扇入器件。在一些实施例中，半导体结构还包括围绕衬底、钝化层或介电层的多个凹槽。
在一些实施例中，一种半导体结构包括衬底，包括在衬底上方设置的管芯焊盘以及在衬底上方设置的且部分地覆盖管芯焊盘的钝化层；再分布层(RDL)，包括在钝化层上方设置的介电层和在介电层内设置的且与管芯焊盘电连接的互连结构；以及导电凸块，设置在互连结构上方并且与互连结构电连接，其中，半导体结构包括沿着衬底延伸的侧壁、钝化层和介电层、以及在侧壁上设置的隔离层。
在一些实施例中，隔离层围绕衬底、钝化层和RDL。在一些实施例中，半导体结构安装在第二衬底上方，且导电凸块与第二衬底接合。在一些实施例中，半导体结构还包括在侧壁的一部分上方设置的多个凹槽，且多个凹槽与隔离层接触。
在一些实施例中，一种制造半导体结构的方法包括接收衬底，衬底包括在衬底上方设置的管芯焊盘以及在衬底上方设置的且围绕管芯焊盘的钝化层，在钝化层上方形成RDL，其中，RDL包括在钝化层上方设置的介电层以及在介电层内设置的且与管芯焊盘电连接的互连结构，在互连结构上方设置导电凸块，以及设置隔离层以围绕衬底和RDL。
在一些实施例中，半导体结构的侧壁通过喷射操作涂有隔离层。在一些实施例中，该方法还包括在设置隔离层之前，沿着半导体结构的侧壁切割以在半导体结构的侧壁的一部分上方形成多个凹槽。在一些实施例中，该方法还包括在第二衬底上方安装半导体结构，并且将导电凸块与第二衬底接合。
上面概述了若干实施例的部件、使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围、并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体结构，包括：
衬底，包括在所述衬底上方设置的管芯焊盘以及在所述衬底上方设置的且围绕所述管芯焊盘的钝化层；
再分布层(RDL)，包括在所述钝化层上方设置的介电层和在所述介电层内设置的且与所述管芯焊盘电连接的互连结构；
导电凸块，设置在所述互连结构上方并且与所述互连结构电连接；以及
隔离层，围绕所述衬底和所述再分布层。
2.根据权利要求1所述的半导体结构，其中，所述隔离层与所述介电层接触。
3.根据权利要求1所述的半导体结构，其中，所述隔离层围绕所述互连结构。
4.根据权利要求1所述的半导体结构，其中，所述隔离层从所述衬底越过所述钝化层延伸至所述介电层。
5.根据权利要求1所述的半导体结构，其中，所述隔离层与所述半导体结构的在从所述衬底越过所述钝化层至所述介电层的方向上延伸的侧壁接触。
6.根据权利要求5所述的半导体结构，其中，所述半导体结构的所述侧壁包括所述衬底的延伸表面、与所述衬底的所述延伸表面平行的所述钝化层的延伸表面以及与所述衬底的所述延伸表面平行的所述介电层的延伸表面。
7.根据权利要求6所述的半导体结构，其中，所述衬底的所述延伸表面与所述钝化层的所述延伸表面连接，并且所述钝化层的所述延伸表面与所述介电层的所述延伸表面连接。
8.根据权利要求1所述的半导体结构，其中，所述隔离层包括聚合物、氮化物或氧化物。
9.一种半导体结构，包括：
衬底，包括在所述衬底上方设置的管芯焊盘以及在所述衬底上方设置的且部分地覆盖所述管芯焊盘的钝化层；
再分布层(RDL)，包括在所述钝化层上方设置的介电层和在所述介电层内设置的且与所述管芯焊盘电连接的互连结构；以及
导电凸块，设置在所述互连结构上方并且与所述互连结构电连接，
其中，所述半导体结构包括沿着所述衬底、所述钝化层和所述介电层延伸的侧壁，并且隔离层设置在所述侧壁上。
10.一种制造半导体结构的方法，包括：
接收衬底，所述衬底包括在所述衬底上方设置的管芯焊盘以及在所述衬底上方设置的且围绕所述管芯焊盘的钝化层；
在所述钝化层上方形成再分布层，其中，所述再分布层包括在所述钝化层上方设置的介电层和在所述介电层内设置的且与所述管芯焊盘电连接的互连结构；
在所述互连结构上方设置导电凸块；以及
设置隔离层以围绕所述衬底和所述再分布层。
CN201611114845.9A 2016-01-12 2016-12-07 半导体结构及其制造方法 Active CN107039392B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/993,454 US10020239B2 (en) 2016-01-12 2016-01-12 Semiconductor structure and manufacturing method thereof
US14/993,454 2016-01-12

Publications (2)

Publication Number Publication Date
CN107039392A true CN107039392A (zh) 2017-08-11
CN107039392B CN107039392B (zh) 2020-06-26

Family

ID=59275821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611114845.9A Active CN107039392B (zh) 2016-01-12 2016-12-07 半导体结构及其制造方法

Country Status (3)

Country Link
US (4) US10020239B2 (zh)
CN (1) CN107039392B (zh)
TW (1) TWI636534B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038301A (zh) * 2019-06-03 2020-12-04 华为技术有限公司 芯片、电子器件及芯片的制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711473B1 (en) * 2016-02-26 2017-07-18 Advanced Semiconductor Engineering, Inc. Semiconductor die, semiconductor wafer and method for manufacturing the same
KR102486561B1 (ko) 2017-12-06 2023-01-10 삼성전자주식회사 재배선의 형성 방법 및 이를 이용하는 반도체 소자의 제조 방법
US11855024B2 (en) * 2021-08-31 2023-12-26 Texas Instruments Incorporated Wafer chip scale packages with visible solder fillets
US20230187299A1 (en) * 2021-12-09 2023-06-15 Nxp B.V. Dielectric sidewall protection and sealing for semiconductor devices in a in wafer level packaging process

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000537A (zh) * 2011-09-15 2013-03-27 万国半导体股份有限公司 一种晶圆级的封装结构及其制备方法
CN103594441A (zh) * 2012-08-14 2014-02-19 台湾积体电路制造股份有限公司 半导体封装件及其制造方法
CN104051429A (zh) * 2013-03-11 2014-09-17 台湾积体电路制造股份有限公司 用于晶圆级封装的方法和装置
CN104465543A (zh) * 2013-09-13 2015-03-25 台湾积体电路制造股份有限公司 模塑料中具有凹槽的集成扇出封装结构
US20150214110A1 (en) * 2014-01-28 2015-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and Approach to Prevent Thin Wafer Crack

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660581B1 (en) * 2003-03-11 2003-12-09 International Business Machines Corporation Method of forming single bitline contact using line shape masks for vertical transistors in DRAM/e-DRAM devices
US20090166848A1 (en) * 2007-12-29 2009-07-02 Volker Berghof Method for Enhancing the Adhesion of a Passivation Layer on a Semiconductor Device
US8018023B2 (en) * 2008-01-14 2011-09-13 Kabushiki Kaisha Toshiba Trench sidewall protection by a carbon-rich layer in a semiconductor device
US8659165B2 (en) * 2008-08-12 2014-02-25 Texas Instruments Incorporated Contact and VIA interconnects using metal around dielectric pillars
JP2011035108A (ja) * 2009-07-31 2011-02-17 Elpida Memory Inc 半導体装置の製造方法
US8883559B2 (en) * 2009-09-25 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material to secure semiconductor die to carrier in WLCSP
US8963312B2 (en) * 2010-05-11 2015-02-24 Xintec, Inc. Stacked chip package and method for forming the same
JP5498417B2 (ja) * 2011-03-15 2014-05-21 株式会社東芝 半導体発光装置及びその製造方法
US8557638B2 (en) * 2011-05-05 2013-10-15 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof
US8569886B2 (en) * 2011-11-22 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of under bump metallization in packaging semiconductor devices
US8643148B2 (en) 2011-11-30 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-Wafer structures and methods for forming the same
US9576873B2 (en) * 2011-12-14 2017-02-21 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with routable trace and method of manufacture thereof
US20130299967A1 (en) 2012-05-10 2013-11-14 Texas Instruments Incorporated Wsp die having redistribution layer capture pad with at least one void
KR102012935B1 (ko) * 2012-06-13 2019-08-21 삼성전자주식회사 전기적 연결 구조 및 그의 제조방법
KR101959395B1 (ko) * 2012-07-06 2019-03-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9583424B2 (en) * 2013-05-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method for reducing polymer layer delamination
US9070676B2 (en) * 2013-10-09 2015-06-30 Invensas Corporation Bowl-shaped solder structure
US9653341B2 (en) * 2014-03-05 2017-05-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9682854B2 (en) * 2015-04-10 2017-06-20 Memsic, Inc Wafer level chip scale packaged micro-electro-mechanical-system (MEMS) device and methods of producing thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000537A (zh) * 2011-09-15 2013-03-27 万国半导体股份有限公司 一种晶圆级的封装结构及其制备方法
CN103594441A (zh) * 2012-08-14 2014-02-19 台湾积体电路制造股份有限公司 半导体封装件及其制造方法
CN104051429A (zh) * 2013-03-11 2014-09-17 台湾积体电路制造股份有限公司 用于晶圆级封装的方法和装置
CN104465543A (zh) * 2013-09-13 2015-03-25 台湾积体电路制造股份有限公司 模塑料中具有凹槽的集成扇出封装结构
US20150214110A1 (en) * 2014-01-28 2015-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and Approach to Prevent Thin Wafer Crack

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038301A (zh) * 2019-06-03 2020-12-04 华为技术有限公司 芯片、电子器件及芯片的制作方法

Also Published As

Publication number Publication date
US20200075449A1 (en) 2020-03-05
US10475719B2 (en) 2019-11-12
US11798860B2 (en) 2023-10-24
US20170200664A1 (en) 2017-07-13
US20180308779A1 (en) 2018-10-25
TW201735288A (zh) 2017-10-01
CN107039392B (zh) 2020-06-26
US20210305116A1 (en) 2021-09-30
TWI636534B (zh) 2018-09-21
US10020239B2 (en) 2018-07-10
US11037849B2 (en) 2021-06-15

Similar Documents

Publication Publication Date Title
TWI756339B (zh) 半導體結構及其製造方法
TWI710085B (zh) 半導體結構及其製造方法
KR101731684B1 (ko) 디바이스 다이의 링 구조물
US9293403B2 (en) Semiconductor package with improved redistribution layer design and fabricating method thereof
KR101827054B1 (ko) 반도체 패키지 구조체 및 그 제조 방법
CN107039392A (zh) 半导体结构及其制造方法
US20170040271A1 (en) Semiconductor Package and Method of Forming the Same
US9018757B2 (en) Mechanisms for forming bump structures over wide metal pad
US9105588B2 (en) Semiconductor component having a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer
US12021051B2 (en) Semiconductor package and method of forming the same
US10141275B2 (en) Method for manufacturing a semiconductor structure
CN105336578A (zh) 具有通孔的堆叠结构上的缓冲层
CN106971997A (zh) 半导体结构及其制造方法
TW202318511A (zh) 半導體封裝結構
US9799778B2 (en) Chip package having a trench exposed protruding conductive pad
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
US9331023B1 (en) Device packaging
TWI812143B (zh) 封裝結構及其形成方法
KR20150034967A (ko) 반도체 패키지 및 그 제조방법
KR20150033115A (ko) 반도체 패키지 및 그 제조방법
KR20150034966A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant