JP4567073B2 - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- JP4567073B2 JP4567073B2 JP2008131852A JP2008131852A JP4567073B2 JP 4567073 B2 JP4567073 B2 JP 4567073B2 JP 2008131852 A JP2008131852 A JP 2008131852A JP 2008131852 A JP2008131852 A JP 2008131852A JP 4567073 B2 JP4567073 B2 JP 4567073B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- circuit
- resist layer
- hole
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 230000007547 defect Effects 0.000 claims description 31
- 229920005989 resin Polymers 0.000 claims description 30
- 239000011347 resin Substances 0.000 claims description 30
- 230000001681 protective effect Effects 0.000 claims description 27
- 230000002950 deficient Effects 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 2
- 239000011888 foil Substances 0.000 description 40
- 239000000758 substrate Substances 0.000 description 39
- 238000007689 inspection Methods 0.000 description 24
- 238000000034 method Methods 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 150000002118 epoxides Chemical class 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Description
本発明は、回路基板の製造方法に関し、特に、回路基板に多数個の回路素子載置領域を設け、各回路素子載置領域の周囲に多数個のスルーホール電極を形成し、スルーホール電極の一端をレジスト層で覆い、回路基板を加圧して圧力変化を測定し、スルーホール電極に連なるレジスト層にピンホール等が有るか無いかを検査した後に回路基板に保護樹脂層を付着する回路基板の製造方法に関するものである。
最近、回路基板の製造方法として多数個の半導体素子などの回路素子を密接して組み込み、保護樹脂で一括モールドしてからダイシングして分割する省材料形の製造方法が主流になってきている。
かかる回路基板の検査方法としては、目視検査による方法が一般的であり、拡大鏡を通して基板のパターン形状を目視しながら基板上のピンホールやバリ等の欠陥を検出する方法や、基板全体に光源を当てバリやピンホール等の欠陥部分から漏れる光の有無で欠陥を検出する方法が主に行われている。
また、予め登録した良品のパターンとマッチングさせながら欠陥の有無を検査する光学的なパターン検査方法もある。
特許文献１には、基板上に光を照射して該基板上の異物、欠陥（ピンホール）などを検出する異物及び欠陥検査装置が開示されている。異物及び欠陥検査装置は、基板に対して光軸を傾けた入射光を照射する光源と、基板からの反射光を集光する対物レンズと、基板面の反射点と光学的に共役な位置に配置されたピンホールと、該ピンホールを通過した反射光を検出する光学検出素子と、基板の法線に対し光軸を傾けた方向であるＸ軸方向へ基板を移動又は入射光をスキャンさせる機構とから構成される。光源からの入射光をＸ軸方向へ移動させながら基板に照射し、基板上に存在する異物又は欠陥により反射される反射光を光学検出素子で検出し、異物又は欠陥の検出を行っている。
特開２００５−３００３９５号公報
しかしながら、従来の回路基板の製造方法における回路基板の検査方法では、目視による人的な検査のため、検査漏れが発生する。また、検査対象の微細化、複雑化により作業時間は増加し、作業効率は低下する問題点がある。
また、光学的なパターン検査方法では、前述の問題点は解消できたが、事前に良品のパターンを登録しておく必要があり、検査対象の種類が増えるにつれ事前処理の手間は増える問題点がある。
更に、異物及び欠陥検査装置では、基板上を照射しながら移動し、異物または欠陥による反射光を検出して認識するため、光を反射しない微小なピンホールの場合には反射光を検出することができない問題点があった。
そして、回路基板の欠陥が確実に検出されないことで、回路素子を組み込んで保護樹脂層をポッティングした時に、回路装置の裏面電極側へ保護樹脂が流入して裏面電極に付着し、半田付けが行えずに接続不良を発生させていた。
特に、回路素子の微細化に伴い回路基板に実装される素子数は飛躍的に増加しており、検査対象の回路基板の大きさに関係なく、短時間で確実に回路基板の良否を検査できる方法が望まれていた。
本発明はかかる問題点に鑑みてなされ、回路基板に多数個の回路素子載置領域を配列し、該回路素子載置領域の周辺に多数のスルーホール電極を形成し、前記スルーホール電極の少なくとも一端をレジスト層で覆い、前記回路基板の上面及び下面を挟持して気密室を形成し、前記気密室の上側より加圧した空気を送り一定時間保持し、前記気密室の上側と下側の差圧を測定し、前記レジスト層の前記スルーホール電極に連なる剥がれ、破れ、あるいはピンホールなどの欠陥の有無を検出し、前記欠陥のない前記回路基板に前記回路素子を組み込み、回路素子を被覆する保護樹脂層を付着し、前記レジスト層から前記スルーホール電極への前記保護樹脂の流入を防止することで解決するものである。
更に、本発明では、前記気密室の上側から前記気密室の下側へのリーク圧が５Ｐａ以下を良品と判定することを特徴とする。
本発明に依れば、回路基板に形成された回路素子載置領域の周辺の多数のスルーホール電極の少なくとも一端をレジスト層で覆い、回路基板を加圧して圧力の変化を測定することにより、スルーホール電極に連なるレジスト層に剥がれ、破れ、あるいはピンホール等の欠陥が有るか無いかを検出できる。これにより、回路基板の欠陥の有無を短時間で確実に検査でき、欠陥のない回路基板のみに対して回路素子を組み込んだ後に回路素子を被覆する保護樹脂層を付着させるので、レジスト層の欠陥からスルーホール電極へ保護樹脂層が流入することを防止できる。
そして、光の反射でピンホールを検査する方法では検出することができなかった１０μｍ以下の微小なピンホールでさえも容易に検出することができ、光学的なパターン検査方法のマッチングの処理も不要なので、予めパターンを登録する必要がなく作業の手間も減るという利点がある。
また、圧力の変化の測定は、回路基板の上面及び下面を挟持して気密室を形成し、気密室の上側より加圧された空気を送り、一定時間保持した後の気密室の上側と下側との差圧を測定することである。これにより、多数個のスルーホール電極上に貼付したレジスト層の欠陥の有無を瞬時に検査できるので、多数個の回路素子載置領域を設けた回路基板の良否を一回の測定で確実に検査できる利点がある。
更に、気密室の上側から気密室の下側へのリーク圧が５Ｐａ以下の基板を良品と判定することができる。これにより、回路基板に生じた１０μｍ以下のわずかな欠陥でさえも確実に検出されるので、回路素子を被覆する保護樹脂層を付着する工程で保護樹脂層がスルーホール電極内へ流出して外部電極に付着して不良を起こすことを未然に防げる。
更に、本発明の製造方法では、回路素子として受光素子を用い、保護樹脂層としては透明のエポキシ樹脂を用いることができる。これにより、従来の製造方法ではピンホール等の欠陥は全て発見されず、更に被覆時に欠陥部分より流入した透明のエポキシ樹脂の発見も出来ないため受光素子の不良をゼロにすることができなかったが、上述の製造方法を用いることで良品の回路基板のみを用いた受光素子の製造が可能となり、保護樹脂層に透光性の良い透明のエポキシ樹脂を利用しても欠陥からの流入の恐れは無いため、良品の受光素子のみを提供することができる。
以下に、図１から図５を参照し、本発明の実施形態を説明する。
まず、図１及び図２に本発明の製造方法による回路基板を示す。図１はその上面図であり、図２（Ａ）は表面の一部拡大図であり、図２（Ｂ）は裏面の一部拡大図である。
本実施形態の回路基板１は、絶縁基板１０と、導電パターン１３と、ボンディングパット１４と、回路素子載置領域１５と、スルーホール電極１６と、レジスト層１８と、保護樹脂層２０で構成される。
絶縁基板１０は、ＦＲ４(エポキシド織ガラス布)、ＢＴ（ビスマレイミドトリアジン）樹脂からなる基板、ガラスエポキシ基板、ガラスポリイミド基板などである。本実施形態では一例としてＢＴ樹脂からなる基板を用いる。絶縁基板１０の厚みは例えば０．５ｍｍ程度である。
絶縁基板１０の両面には第１の導電箔１１および第２の導電箔１２が接着剤で圧着して貼り付けられる。第１の導電箔１１および第２の導電箔１２としては、エッチング可能な金属であればよい。本実施形態では、銅から成る金属箔を採用した。これらは配線の一部を構成する。
つまり、これらの膜厚は、配線として必要な厚さが選択される。配線の厚さは、実装される回路素子の電流容量などによって任意に決定することができる。第１の導電箔１１と第２の導電箔１２の膜厚は同等であり、例えば９μｍ〜３５μｍの範囲で選ばれ、ここでは１８μｍである。
導電パターン１３は、第１の導電箔１１および第２の導電箔１２を所定の形状にエッチングして形成され、中央部に回路素子載置領域１５を設け、この回路素子載置領域１５を囲むように各辺に近接してボンディングパッド１４を設け、ボンディングパッド１４から後述するスルーホール電極１６まで曲折して延在する配線路１３ａを設けている。
スルーホール電極１６は、絶縁基板１０上に多数個行列状に配列された回路素子載置領域１５を含む個別回路装置２１の周辺に多数個が配置されている。このスルーホール電極１６は絶縁基板１０にスルーホールを設けてその内面をスルーホールメッキして第１の導電箔１１および第２の導電箔１２を接続するように設けられ、個別回路装置の外部電極を構成する。尚、個別回路装置２１とは、図に示すように、回路素子載置領域１５を含みスルーホール電極１６で四方を囲まれた内側を指している。
レジスト層１８は、スルーホール電極１６上を覆うように付着され、スルーホール電極への樹脂などの流入を防止する役割を持つ。レジスト層１８としてはドライフィルムレジストが用いられる。
回路素子載置領域１５上には、受光素子などの回路素子１９が固着され、絶縁基板１０上の予定の位置に多数個配置される。
保護樹脂層２０は、絶縁基板１０全体に回路素子１９とボンディングワイヤとを保護するために付着される。尚、保護樹脂層２０としては、受光素子を形成する場合は光が通過できるように透明エポキシ樹脂等を用いる。
次に、実装基板のパターンについて説明する。
図１に示す回路基板１は、具体的に１５０ｍｍ×１００ｍｍのガラスエポキシ基板１０を用いる。周辺には位置あわせ孔２が複数設けられ、内部には行列状に多数の個別回路装置が配置される。
本実施形態では一例として、個別回路装置２１を１３行×１２列の行列状に配置する。これにより、１枚の回路基板１では、
１２×１３＝１５６個
の個別回路装置が取れる。また、スルーホール電極１６は１つの個別回路装置に対して、縦に７個、横に８個を配列する。これにより、１枚の回路基板１の行方向には
（７個×１２）×（１３行＋１）＝１，１７６個
のスルーホール電極１６が配置されており、列方向には
（８個×１３）×（１２列＋１）＝１，３５２個
のスルーホール電極１６が配置されており、全部で２，５２８個ものスルーホール電極が配置されている。尚、図１では実際の個数よりも少なく簡略化して図示している。
１２×１３＝１５６個
の個別回路装置が取れる。また、スルーホール電極１６は１つの個別回路装置に対して、縦に７個、横に８個を配列する。これにより、１枚の回路基板１の行方向には
（７個×１２）×（１３行＋１）＝１，１７６個
のスルーホール電極１６が配置されており、列方向には
（８個×１３）×（１２列＋１）＝１，３５２個
のスルーホール電極１６が配置されており、全部で２，５２８個ものスルーホール電極が配置されている。尚、図１では実際の個数よりも少なく簡略化して図示している。
次に、図２（Ａ）に回路基板１の表面拡大図を示す。各個別回路装置２１の大きさは、例えば８ｍｍ×６ｍｍと極めて微小である。隣接する各個別回路装置２１とは、スルーホール電極１６を共有する。
ボンディングパッド１４は回路素子載置領域１５の各辺を近接して囲み、配線路１３ａより幅広に形成される。
導電パターン１３は、ボンディングパッド１４とボンディングパッド１４からスルーホール電極１６までを曲折して延在する配線路１３ａからなる。
回路素子載置領域１５は、載置される回路素子１９に応じて適宜設計されるが、例えば３．５ｍｍ×３．５ｍｍに形成される。
スルーホール電極１６は、回路素子載置領域１５を含む個別回路装置の周辺を囲み形成される。スルーホール電極１６はルータ等により直径０．５ｍｍに形成される。
レジスト層１８は、回路素子載置領域１５を囲みスルーホール電極１６上に貼付けられる。第１の導電箔１１および第２の導電箔１２をレジスト層１８で被覆し、第１の導電箔１１には図２（Ａ）に示すパターンを露光現像し、残ったレジスト層をマスクとしてエッチングを行う。例えば、レジスト層１８の幅は１．５ｍｍで、厚さは５５μｍである。尚、露光現像時に微細なゴミ等が露光面にあるとそれがピンホールの原因となる。１０μｍ以下のピンホールの場合には、光さえも通さないので、従来の検査方法ではピンホールを発見できず、欠陥を見落としていた。
更に、図２（Ｂ）に回路基板１の裏面拡大図を示す。スルーホール電極１６とスルーホール電極に接続された裏面電極となる導電パターン１３の一部を残し、絶縁基板１０は露出されている。
続いて、図３を参照して本発明の回路基板の製造方法に用いる回路基板の検査方法について説明する。
図３に本発明の回路基板の検査を行う検査機の断面図を示す。
検査機３０は上側ケース３１と下側ケース３２とで気密室３３を構成し、両者の間に回路基板１を挟持し、両者に対向して設けたガスケット３４で気密を保つ。上側ケース３１には加圧孔が設けられ、加圧された空気が気密室３３の上側に供給されている。気密室３３の上側と下側の差圧を差圧計３５で測定している。
かかる検査機３０には、回路基板１がレジスト層１８で覆われたスルーホール電極１６側を下側に向けて回路基板１の終端部を検査機で挟み込まれる。回路基板１上の全ての個別回路装置が検査機３０の気密室３３に格納された後、気密室３３の上側より加圧された空気が送られ、気密室３３の上側の圧力が上がる。また、気密室３３の下側は回路基板１により遮断されるので加圧はされず、気密室３３の上側と下側とで所定の気圧差が保持され、これを差圧計３５で測定する。
ところが、スルーホール電極１６に連なるレジスト層１８に剥がれや破れ、ピンホール等の欠陥が存在する場合には、それらの欠陥部分より空気が気密室３３の下側にリークする。そのため、気密室３３の上側の空気が欠陥部を通して気密室３３の下側へ一気に流れ込むため、気密室３３の上側と下側の圧力差が急減する。これにより、光さえも通さない微細な欠陥を確実に瞬時に検出できる。
具体的には、気密室３３の上側に一定時間加圧した状態を維持した後、気密室３３の上側と下側との差圧を差圧計３５で計測する。差圧が２００ｐａ（パスカル）で３０秒間で５ｐａ以上リークがある場合は、明らかにレジスト層１８に欠陥が生じているため回路基板１は不良と判定され、これ以後の工程では一切使用されない。
一方、リークが３０秒間で５ｐａ以下の場合は、レジスト層１８に欠陥の無い良品の回路基板１と判定される。
続いて、図４および図５を参照して本発明の回路基板の製造方法について説明する。
本発明の製造方法は、回路基板に多数個の回路素子載置領域を配列し、該回路素子載置領域の周辺に多数のスルーホール電極を形成し、前記スルーホール電極の少なくとも一端をレジスト層で覆い、前記回路基板の上面及び下面を挟持して気密室を形成し、前記気密室の上側より加圧した空気を送り一定時間保持し、前記気密室の上側と下側の差圧を測定し、前記レジスト層の前記スルーホール電極に連なる剥がれ、破れ、あるいはピンホールなどの欠陥の有無を検出し、前記欠陥のない前記回路基板に前記回路素子を組み込み、回路素子を被覆する保護樹脂層を付着し、前記レジスト層から前記スルーホール電極への前記保護樹脂の流入を防止することから構成される。
本発明の第１の工程は、図４（Ａ）に示すように、両面に銅などの第１の導電箔１１および第２の導電箔１２を貼着した絶縁基板１０を用意する。
絶縁基板１０としては、ガラスエポキシ基板またはガラスポリイミド基板を用いることが好適であるが、場合によってはフッ素基板、ガラスＰＰＯ基板またはセラミック基板などを採用してもよい。また、フレキシブルシート、フィルムなどでもよい。本形態では、厚さ０．５ｍｍのガラスエポキシ基板を採用した。
第１の導電箔１１および第２の導電箔１２としては、エッチングが可能な金属であればよい。本形態では、銅から成る金属箔を採用し、これらは配線の一部を構成する。つまり、配線の厚さは、実装される回路素子の電流容量などによって任意に決定することができる。第１の導電箔１１および第２の導電箔１２の膜厚は同等であり、例えば１８μｍ程度である。
本発明の第２の工程は、図４（Ｂ）に示すように、絶縁基板および導電箔を貫通するスルーホールを予定の位置に形成することにある。
本工程では、スルーホール電極１６を形成するためのスルーホール１６ａが、ＮＣ工作機を用いてドリル等で第１の導電箔１１、第２の導電箔１２および絶縁基板１０を貫通して開けられる。スルーホール１６ａは、図２（Ａ）で示した回路素子載置領域１５を含む個別回路装置の周辺に多数個が配置され、例えばスルーホールの径は０．５ｍｍに形成される。
具体的には、行方向に１，１７６個、列方向には１，３５２個が配置されており、全部で２，５２８個ものスルーホール電極１６が１枚の回路基板１に形成される。
本発明の第３の工程は、図４（Ｃ）に示すように、スルーホールをスルーホールメッキにより電気的に接続するスルーホール電極を形成することにある。
本工程では、全体をパラジウム溶液に浸漬して、第１の導電箔１１および第２の導電箔１２を電極としてスルーホール１６ａの内壁に銅の無電解メッキおよび電解メッキにより約１１〜１５μｍの膜厚のスルーホール電極１６を形成する。
本発明の第４の工程は、図４（Ｄ）に示すように、第１の導電箔および第２の導電箔をエッチングして各回路素子が載置される回路素子載置領域を多数個形成することにある。
本工程では、絶縁基板２の第１の導電箔１１および第２の導電箔１２をレジスト層（図示せず）で被覆し、図２（Ａ）、（Ｂ）に示すパターンを露光現像し、残ったレジスト層をマスクとして第１の導電箔１１および第２の導電箔１２のエッチングを行う。これにより、各回路素子１９が載置される回路素子載置領域１５が行列状に多数個形成される。第１の導電箔１１および第２の導電箔１２が銅のときはエッチング溶液として塩化第２鉄を用いる。続いて、レジスト層の剥離除去を行う。各セルのパターンの形状についてはすでに図２（Ａ）、（Ｂ）を参照して説明しているので、ここでは省略する。
本発明の第５の工程は、図４（Ｅ）に示すように、スルーホール電極、導電パターンおよびボンディングパッドの表面にボンディング可能な導電性金属層をメッキにより付着することにある。
本工程では電気的に接続された第１の導電箔１１、第２の導電箔１２およびスルーホール電極１６上に導電性金属層１７が積層される。すなわち、導電パターン１３、ボンディングパッド１４にボンディング可能な導電性金属層１７を電解メッキにより付着する。導電性金属層１７としては金あるいはニッケルのいずれか１つが選択される。金メッキの場合は０．５μｍ〜１μｍの金メッキ層が設けられ、ニッケルの場合には５〜１５μｍのニッケル層が設けられ、ボンディングワイヤのボンディングを可能とする。尚、放熱を行う場合には回路素子載置領域１５の表面にも導電性金属層１７を電解メッキにより付着させてもよい。
本発明の第６の工程は、図４（Ｆ）に示すように、スルーホール電極の一端をレジスト層で覆うことにある。
本工程ではスルーホール電極１６の一端にレジスト層１８を貼付させる。レジスト層１８はスルーホール電極１６に保護樹脂が流れ込むのを防止するためのものであり、スルーホール電極１６の開口幅より広ければよい。本形態では、レジスト層１８にドライフィルムレジストを採用する。具体的には、レジスト層１８の幅は１．５ｍｍで、厚さは５５μｍである。
更に、本工程後、図３に示す検査機３０を用いて、回路基板１のスルーホール電極１６に連なるレジスト層１８にピンホール等の欠陥の有無の検査を行う。
具体的には、回路基板１には全部で２，５２８個ものスルーホール電極１６が形成される。第１の導電箔および第２の導電箔をレジスト層で被覆し、露光現像によりパターンを形成する。露光現像時にゴミ等があった場合にはレジスト層に１０μｍ以下のピンホールを形成する原因となる。１０μｍ以下のピンホールでは光を通さないが、本工程の検査機３０によれば２０００個以上の検査対象を一瞬で検査でき、更に１０μｍ以下のピンホールでさえも確実に検出できる。検査方法についてはすでに図３を参照して説明しているので、ここでは省略する。
本発明の第７の工程は、図５（Ａ）に示すように、各個別回路装置の回路素子載置領域上に回路素子を固着することにある。
本工程では回路素子１９のチップを絶縁性のエポキシ樹脂等の接着剤で回路素子載置領域１５に固着する。回路素子１９の上面にはアノードおよびカソード電極があり、底面が固着される。回路素子１６の固着にはチップマウンターを用いる。
本発明の第８の工程は、図５（Ａ）に示すように、回路素子１９の電極とボンディングパッド１４とをボンディングワイヤのボンディングにより接続することにある。
本工程では金のボンディングワイヤを用いてボンダーで電極の位置をパターン認識しながら超音波熱圧着により、回路素子１９の電極と、スルーホール電極１６と導電パターン１３で接続されているボンディングパッド１４上の導電性金属層とを接続する。
本発明の第９の工程は、図５（Ｂ）に示すように、回路素子１９及びボンディングワイヤを保護樹脂層２０で被覆することにある。
本工程では回路素子１９およびボンディングワイヤをポッティングにより保護樹脂層２０で被覆して外気より保護をし、また発光素子の場合には光を取り出す凸レンズとしても働く。本形態では、保護樹脂層２０として透明エポキシ樹脂を採用する。
本工程ではポッティングされた液状の保護樹脂層２０はレジスト層１８でスルーホール電極１６への流入が阻止され、回路基板１の裏面から各スルーホール電極１６への回り込みも完全に防げる。この結果、スルーホール電極１６はすべて透明な保護樹脂層２０が付着しないので半田付け可能な状態で維持できる。
本発明の第１０の工程は、スルーホール電極１６上をダイシングし（図示せず）、各個別回路装置２１毎に個別分割することにある。
本工程では絶縁基板１０に行列状に配列された多数個の個別回路装置２１を、スルーホール電極１６上をダイシングして、個別に完成した個別回路装置２１に分離する。２つに分割されたスルーホール電極は、それぞれの外部電極となる。
本発明の第１１の工程は、個別回路装置をプリント基板上の導電パターンに半田付けで接着することにある。
本工程では個別回路装置２１のスルーホール電極１６が外部電極となり、プリント基板２３上の導電パターン２４に載置した後に、半田２２で接続する。
本工程ではスルーホール電極１６表面には絶縁物となる保護樹脂層２０の付着がないので良好な半田付けを行うことができる。
１ 回路基板
２ 位置合わせ孔
１０ 絶縁基板
１１ 第１の導電箔
１２ 第２の導電箔
１３ 導電パターン
１３ａ 配線路
１４ ボンディングパッド
１５ 回路素子載置領域
１６ スルーホール電極
１６ａ スルーホール
１７ 導電性金属層
１８ レジスト層
１９ 回路素子
２０ 保護樹脂層
２１ 個別回路装置
２２ 半田
２３ プリント基板
２４ 導電パターン
３０ 検査機
３１ 上側ケース
３２ 下側ケース
３３ 気密室
３４ ガスケット
３５ 差圧計
２ 位置合わせ孔
１０ 絶縁基板
１１ 第１の導電箔
１２ 第２の導電箔
１３ 導電パターン
１３ａ 配線路
１４ ボンディングパッド
１５ 回路素子載置領域
１６ スルーホール電極
１６ａ スルーホール
１７ 導電性金属層
１８ レジスト層
１９ 回路素子
２０ 保護樹脂層
２１ 個別回路装置
２２ 半田
２３ プリント基板
２４ 導電パターン
３０ 検査機
３１ 上側ケース
３２ 下側ケース
３３ 気密室
３４ ガスケット
３５ 差圧計
Claims (2)
- 回路基板に多数個の回路素子載置領域を配列し、該回路素子載置領域の周辺に多数のスルーホール電極を形成し、
前記スルーホール電極の少なくとも一端をレジスト層で覆い、
前記回路基板の上面及び下面を挟持して気密室を形成し、前記気密室の上側より加圧した空気を送り一定時間保持し、前記気密室の上側と下側の差圧を測定し、前記レジスト層の前記スルーホール電極に連なる剥がれ、破れ、あるいはピンホールなどの欠陥の有無を検出し、
前記欠陥のない前記回路基板に前記回路素子を組み込み、回路素子を被覆する保護樹脂層を付着し、前記レジスト層から前記スルーホール電極への前記保護樹脂の流入を防止することを特徴とする回路基板の製造方法。 - 前記気密室の上側から前記気密室の下側へのリーク圧が５Ｐａ以下を良品と判定することを特徴とする請求項１に記載の回路基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008131852A JP4567073B2 (ja) | 2008-05-20 | 2008-05-20 | 回路基板の製造方法 |
| TW098108880A TWI395534B (zh) | 2008-05-20 | 2009-03-19 | 電路基板之製造方法 |
| KR1020090028832A KR101060900B1 (ko) | 2008-05-20 | 2009-04-03 | 회로 기판의 제조 방법 |
| CN2009101338372A CN101587843B (zh) | 2008-05-20 | 2009-04-03 | 电路基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008131852A JP4567073B2 (ja) | 2008-05-20 | 2008-05-20 | 回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009283546A JP2009283546A (ja) | 2009-12-03 |
| JP4567073B2 true JP4567073B2 (ja) | 2010-10-20 |
Family
ID=41372009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008131852A Active JP4567073B2 (ja) | 2008-05-20 | 2008-05-20 | 回路基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP4567073B2 (ja) |
| KR (1) | KR101060900B1 (ja) |
| CN (1) | CN101587843B (ja) |
| TW (1) | TWI395534B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104284513B (zh) * | 2013-07-04 | 2019-02-12 | 大陆汽车电子(长春)有限公司 | 印刷电路板 |
| KR101581463B1 (ko) * | 2014-10-28 | 2015-12-31 | 서울과학기술대학교 산학협력단 | 창호의 기밀성 및 단열성 측정장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0918120A (ja) * | 1995-06-29 | 1997-01-17 | Nec Corp | 印刷配線板およびその製造方法 |
| JPH09129780A (ja) * | 1995-09-01 | 1997-05-16 | Canon Inc | Ｉｃパッケージ、光センサｉｃパッケージおよびこれらの組立方法 |
| JPH10135492A (ja) * | 1996-10-29 | 1998-05-22 | Citizen Electron Co Ltd | スルーホール電極付き電子部品およびその製造方法 |
| JP2001068799A (ja) * | 1999-08-30 | 2001-03-16 | Kyocera Corp | 多数個取りセラミック配線基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100722608B1 (ko) | 2005-06-30 | 2007-05-28 | 삼성전기주식회사 | 인쇄회로기판의 검사방법 |
| TWI395520B (zh) * | 2006-06-07 | 2013-05-01 | Nichigo Morton Co Ltd | 疊層裝置及利用此疊層裝置之疊層方法 |
-
2008
- 2008-05-20 JP JP2008131852A patent/JP4567073B2/ja active Active
-
2009
- 2009-03-19 TW TW098108880A patent/TWI395534B/zh not_active IP Right Cessation
- 2009-04-03 CN CN2009101338372A patent/CN101587843B/zh not_active Expired - Fee Related
- 2009-04-03 KR KR1020090028832A patent/KR101060900B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0918120A (ja) * | 1995-06-29 | 1997-01-17 | Nec Corp | 印刷配線板およびその製造方法 |
| JPH09129780A (ja) * | 1995-09-01 | 1997-05-16 | Canon Inc | Ｉｃパッケージ、光センサｉｃパッケージおよびこれらの組立方法 |
| JPH10135492A (ja) * | 1996-10-29 | 1998-05-22 | Citizen Electron Co Ltd | スルーホール電極付き電子部品およびその製造方法 |
| JP2001068799A (ja) * | 1999-08-30 | 2001-03-16 | Kyocera Corp | 多数個取りセラミック配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200950630A (en) | 2009-12-01 |
| JP2009283546A (ja) | 2009-12-03 |
| KR101060900B1 (ko) | 2011-08-30 |
| CN101587843B (zh) | 2011-06-22 |
| KR20090121193A (ko) | 2009-11-25 |
| CN101587843A (zh) | 2009-11-25 |
| TWI395534B (zh) | 2013-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6392289B1 (en) | Integrated circuit substrate having through hole markings to indicate defective/non-defective status of same | |
| KR20010076394A (ko) | 프로브 배열체, 그 제조 방법, 프로브 배열체를 사용한프로브의 설치 방법 및 프로브의 설치 장치 | |
| JP4567073B2 (ja) | 回路基板の製造方法 | |
| JP3074264B2 (ja) | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 | |
| JP5551396B2 (ja) | 検査用プローブおよび検査用プローブの製造方法 | |
| TW201816899A (zh) | 添加載體基材的佈線基板和製造添加載體基材的佈線基板的方法 | |
| JP5634191B2 (ja) | 多数個取り配線基板 | |
| JP2009064995A (ja) | 半導体パッケージおよび電子機器 | |
| JP2002289628A (ja) | 画像認識方法及び画像認識装置並びに半導体装置の製造方法及び製造装置 | |
| JP4556895B2 (ja) | 樹脂封止型半導体装置 | |
| JP5438606B2 (ja) | 配線基板及びその製造方法 | |
| JP6884595B2 (ja) | 電子部品、電子機器及び電子部品の製造方法 | |
| KR100378093B1 (ko) | 반도체 패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법 | |
| WO2022176143A1 (ja) | プローブカード用アライメントチップ、プローブカード及びプローブカード補修方法 | |
| JP2011096882A (ja) | 半導体装置の製造方法及び半導体装置のアレイ | |
| JP2006310821A (ja) | 半導体モジュールおよびその製造方法 | |
| JP3330532B2 (ja) | ウェハ一括型測定検査用プローブカード | |
| US20070045846A1 (en) | Semiconductor packages for surface mounting and method of producing same | |
| CN116939963A (zh) | 一种半导体结构的制备方法、半导体结构及传感器结构 | |
| KR20220136533A (ko) | 인쇄회로기판 구조체, 이를 이용하는 인쇄회로기판의 제조방법 및 패키지의 제조방법 | |
| CN113777113A (zh) | 一种灯板的光学检测方法及灯板制作方法 | |
| JP2011029482A (ja) | 半導体装置の製造方法 | |
| JP5203136B2 (ja) | コンタクトプローブの製造方法 | |
| JP2010192610A (ja) | 多面付け現像パターン形成済プリント配線板用基材の製造方法および検査方法、多面付けプリント配線板の製造方法および検査方法、半導体装置の製造方法、ならびに露光マスク | |
| JP2011129856A (ja) | アダプタ基板及びこれを用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100209 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20100209 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20100408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4567073 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160813 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |