TWI395534B - 電路基板之製造方法 - Google Patents

電路基板之製造方法 Download PDF

Info

Publication number
TWI395534B
TWI395534B TW098108880A TW98108880A TWI395534B TW I395534 B TWI395534 B TW I395534B TW 098108880 A TW098108880 A TW 098108880A TW 98108880 A TW98108880 A TW 98108880A TW I395534 B TWI395534 B TW I395534B
Authority
TW
Taiwan
Prior art keywords
circuit board
circuit
hole
substrate
resist layer
Prior art date
Application number
TW098108880A
Other languages
English (en)
Other versions
TW200950630A (en
Inventor
Goro Narita
Original Assignee
Element Denshi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Element Denshi Co Ltd filed Critical Element Denshi Co Ltd
Publication of TW200950630A publication Critical patent/TW200950630A/zh
Application granted granted Critical
Publication of TWI395534B publication Critical patent/TWI395534B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Description

電路基板之製造方法
本發明係關於一種電路基板之製造方法，特別是關於在電路基板設置多數個電路元件載置區域，在各電路元件載置區域之周圍形成多數個貫穿孔電極，以阻劑層覆蓋貫穿孔電極之一端，對電路基板進行加壓而測定壓力變化，在檢查連接於貫穿孔電極之阻劑層是否有針孔等後，將保護樹脂層附著在電路基板的電路基板之製造方法。
近年來，就電路基板之製造方法而言，係以省材料型之製造方法為主流，該方法係將多數個半導體元件等電路元件予以密接組裝，在以保護樹脂總括進行模塑後，進行切割而分割。
就該電路基板之檢查方法而言，一般係以目視檢查進行之方法，主要進行以下方法：透過放大鏡一邊目視基板之圖案形狀，一邊檢測出基板上之針孔或毛邊等缺陷的方法；或將光源照射到整體基板並以是否有無從針孔或毛邊等缺陷部分洩漏之光來檢測缺陷的方法。
再者，亦有一種一邊與預先登錄之良品圖案匹配，一邊檢查缺陷之有無的光學性圖案檢查方法。
在專利文獻1中，掲示有一種將光照射在基板上而檢測出該基板上之異物、缺陷(針孔)等之異物及缺陷檢查裝置。異物及缺陷檢查裝置係由以下構件所構成：光源，照射光軸相對於基板傾斜之入射光；對物鏡，將來自基板之反射光予以聚光；針孔，配置在與基板面之反射點光學性共軛的位置；光學檢測元件，檢測出通過該針孔之反射光；及使基板朝令光軸相對於基板之法線傾斜之方向、亦即X軸方向移動或使入射光掃描的機構。一邊使來自光源之入射光朝X軸方向移動，一邊使該入射光照射於基板，以光學檢測元件檢測出存在於基板上之異物或因缺陷而反射之反射光，以進行異物或缺陷之檢測。
(專利文獻1)日本特開2005-300395號公報
然而，習知之電路基板之製造方法中的電路基板之檢查方法係由於為以目視進行之人為檢查，因此會發生檢查遺漏。再者，因檢查對象之細微化、複雜化，而有作業時間增加，作業效率降低之問題。
再者，在光學性之圖案檢查方法中，雖可解決前述之問題，但必須事前登錄良品圖案，而有隨著檢查對象種類的增加而增加事前處理之時間精力的問題。
再者，在異物及缺陷檢查裝置中，由於係一邊照射基板上一邊移動於基板上，而檢測並辨識因異物或缺陷所產生的反射光，因此有在不會反射光之微小針孔之情形時無法檢測出反射光之問題。
再者，由於電路基板之缺陷未被確實地檢測出，因此在組裝電路元件而接合保護樹脂層時，保護樹脂會流入電路裝置之背面電極側而附著於背面電極，在無法進行銲接之情形下以致發生接觸不良。
特別是，伴隨電路元件之微細化，安裝在電路基板之元件數已大幅地增加，而希望有一種不論檢查對象之電路基板的大小，皆可在短時間確實地檢查電路基板之良否的方法。
本發明係鑑於前述之問題而研創者，其係藉由以下方法解決前述問題：在電路基板配列多數個電路元件載置區域，在該電路元件載置區域之周邊形成多數個貫穿孔電極(through hole electrodes)，並以阻劑層(resist layer)覆蓋前述貫穿孔電極之至少一端，對前述電路基板進行加壓而測定壓力之變化，並檢測在連接於前述貫穿孔電極的前述阻劑層是否有剝落、破裂或針孔等缺陷，將電路元件組裝在前述無缺陷之前述電路基板，附著用以被覆前述電路元件之保護樹脂層，以防止前述保護樹脂從前述阻劑層流入至前述貫穿孔電極。
再者，本發明係在測量前述壓力之變化時，夾持前述電路基板之上表面及下表面而形成氣密室，從前述氣密室之上側送上加壓之空氣並保持一定時間，以測量前述氣密室之上側與下側之差壓。
此外，在本發明中，係將從前述氣密室之上側洩漏至前述氣密室之下側的漏壓為5Pa以下者判定為良品。
再者，本發明係使用受光元件作為前述電路元件，前述保護樹脂層係使用透明之環氧樹脂。
依據本發明，藉由以阻劑層覆蓋形成於電路基板之電路元件載置區域之周邊的多數個貫穿孔電極之至少一端，對電路基板進行加壓而測定壓力之變化，即可檢測出在連接於貫穿孔電極之阻劑層是否有剝落、破裂或針孔等缺陷。藉此，可在短時間確實地檢查電路基板之有無缺陷，且在將電路元件僅組裝在無缺陷之電路基板後，附著用以被覆電路元件之保護樹脂層，因而可防止保護樹脂層從阻劑層之缺陷流入至貫穿孔電極。
再者，由於就連以光之反射檢查針孔之方法都無法檢測出之10μm以下之微小針孔都能容易地檢測出，且不需要光學性之圖案檢查方法的匹配處理，因而有無須事先登錄圖案而減少作業之麻煩的優點。
此外，壓力之變化的測定係夾持電路基板之上表面及下表面而形成氣密室，從前述氣密室之上側送上加壓之空氣，而測量保持一定時間後之氣密室之上側與下側之差壓。藉此，可瞬間檢查貼附在多數個貫穿孔電極上之阻劑層的缺陷之有無，因而有能以一次之測量確實地檢查設有多數個電路元件載置區域的電路基板之良否。
此外，可將從氣密室之上側洩漏至氣密室之下側的漏壓為5Pa以下者判定為良品。藉此，就連產生於電路基板之10μm以下之微小缺陷也會被確實地檢測出，因此，可預先防範在附著用以被覆電路元件之保護樹脂層的步驟中，保護樹脂流入至貫穿孔電極內而附著在外部電極所產生的不良。
再者，在本發明之製造方法中，係可使用受光元件作為電路元件，保護樹脂層係可使用透明之環氧樹脂。因此，於習知之製造方法無法發現針孔等之所有缺陷，且因亦無法發現在被覆時從缺陷部分流入之透明的環氧樹脂，故無法使受光元件之不良達到零，但藉由採用上述之製造方法，即可製造僅使用良品之電路基板之受光元件，即便利用透光性佳之透明環氧樹脂作為保護樹脂層，亦不會有從缺陷流入之虞，故可僅提供良品之受光元件。
以下，參照第1圖至第5圖說明本發明之實施形態。
首先，第1圖及第2圖係顯示以本發明之製造方法完成之電路基板。第1圖係其俯視圖，第2圖(A)係表面之局部放大圖，第2圖(B)係背面之局部放大圖。
本實施形態之電路基板1係由絕緣基板10、導電圖案13、接合墊14、電路元件載置區域15、貫穿孔電極16、阻劑層18及保護樹脂層20所構成。
絕緣基板10係為由FR4(環氧化物織玻璃布)、BT(雙馬來醯亞胺-三氮雜苯，bismaleimide-triazineresin)樹脂所成之基板、玻璃環氧基板、玻璃聚醯亞胺基板等。就本實施形態之一例而言，係採用由BT樹脂所成之基板。絕緣基板10之厚度係例如0.5mm左右。
在絕緣基板10之兩面，以接著劑壓接貼附有第1導電箔11及第2導電箔12。就第1導電箔11及第2導電箔12而言，只要是可蝕刻之金屬即可。在本實施形態中，係採用由銅所構成之金屬箔。該等導電箔係構成配線之一部分。
亦即，該等導電箔之厚度係選擇所需之厚度作為配線。配線之厚度係可依所安裝之電路元件之電流容量等而任意地決定。第1導電箔11與第2導電箔12之膜厚為同等，例如在9μm至35μm之範圍選擇，在此為18μm。
導電圖案13係將第1導電箔11及第2導電箔12蝕刻形成為預定之形狀，在中央部設置有電路元件載置區域15，以圍繞該電路元件載置區域15之方式接近各邊而設置接合墊14，並設置從接合墊14曲折延伸至後述之貫穿孔電極16的配線路13a。
貫穿孔電極16係在包含以多數個行列狀排列在絕緣基板10上之電路元件載置區域15的個別電路裝置21之周邊配置有多數個。該貫穿孔電極16係在絕緣基板10設置貫穿孔，並對其內面進行貫穿孔鍍覆，而以連接第1導電箔11及第2導電箔12之方式設置，以構成個別電路裝置之外部電極。再者，如圖所示，個別電路裝置21係指包含電路元件載置區域15且由貫穿孔電極16圍繞四周的內側。
阻劑層18係以覆蓋貫穿孔電極16上之方式附著，且具有防止樹脂等流入貫穿孔電極之功能。就阻劑層18而言，可採用乾式薄膜阻劑。
在電路元件載置區域15上，固定有受光元件等電路元件19，且多數個配置在絕緣基板10上之預定位置。
保護樹脂層20係為了保護電路元件19及接合引線而附著在整體絕緣基板10。再者，保護樹脂層20係採用透明環氧樹脂等，俾在形成受光元件時可使光通過。
接著，說明安裝基板之圖案。
第1圖所示之電路基板1，具體而言為使用150mm×100mm之玻璃環氧基板10。在周邊設置有複數個定位孔2，在內部以行列狀配置有多數個個別電路裝置。
在本實施形態中作為一例，係以13列×12行之行列狀配置個別電路裝置21。藉此，在1個電路基板1中，可取得12×13=156個個別電路裝置。再者，貫穿孔電極16係相對於1個個別電路裝置，縱向排列7個橫向排列8個。藉此，在1個電路基板1之列方向配置有(7個×12)×(13列+1)=1176個貫穿孔電極16，在1個電路基板1之行方向配置有(8個×13)×(12行+1)=1352個貫穿孔電極16，共配置有全部2528個貫穿孔電極。再者，在第1圖中，係比實際個數少而簡略圖示。
接著，第2圖(A)係顯示電路基板1之表面放大圖。各個別電路裝置21之大小係極微小至例如8mm×6mm。鄰接之各個別電路裝置21係共有貫穿孔電極16。
接合墊14係接近圍繞電路元件載置區域15之各邊，且形成為比配線路13a更寬幅。
導電圖案13係由接合墊14、及從接合墊14曲折延伸至貫穿孔電極16的配線路13a所構成。
電路元件載置區域15係對應載置之電路元件19而適當地設計，例如形成為3.5mm×3.5mm。
貫穿孔電極16係圍繞包含電路元件載置區域15之個別電路裝置之周邊而形成。貫穿孔電極16係藉由路由器(router)等而形成直徑0.5mm。
阻劑層18係圍繞電路元件載置區域15而貼附在貫穿孔電極16上。以阻劑層18被覆第1導電箔11及第2導電箔12，在第1導電箔11進行曝光顯影第2圖(A)所示之圖案，將剩餘之阻劑層作為遮罩，以進行蝕刻。例如，阻劑層18之寬度為1.5mm，厚度為55μm。再者，在曝光顯影時若細微之塵埃等位於曝光面，則會成為產生針孔之原因。在10μm以下之針孔時，由於連光也不會穿透，因此利用習知之檢查方法無法發現針孔，而漏看出缺陷。
再者，第2圖(B)顯示電路基板1之背面放大圖。使貫穿孔電極16及連接在貫穿孔電極之成為背面電極的導電圖案13之一部分殘留，而露出絕緣基板10。
接著，參照第3圖，說明使用本發明之電路基板之製造方法的電路基板之檢查方法。
第3圖係顯示進行本發明之電路基板之檢查的檢查機之剖視圖。
檢查機30係以上側殼體31及下側殼體32構成氣密室33，在兩者之間夾持電路基板1，並以與上側殼體31及下側殼體32相對向設置之墊片34保持氣密狀態。在上側殼體31設置有加壓孔，經加壓之空氣係被供給至氣密室33之上側。以差壓計35測量氣密室33之上側與下側之差壓。
在該檢查機30中，將被阻劑層18所覆蓋的電路基板1之貫穿孔電極16朝向下側，並以檢查機將電路基板1之終端部予以夾住。在電路基板1上之全部的個別電路裝置被收納在檢查機30之氣密室33後，從氣密室33之上側送入經加壓之空氣，使氣密室33上側的壓力上昇。再者，氣密室33下側係由電路基板1所遮蔽，因此不會被加壓，而以氣密室33之上側及下側來保持預定之氣壓差，並以差壓計35測量該氣壓差。
然而，在連接於貫穿孔電極16的阻劑層18存在有剝落、破裂或針孔等缺陷時，空氣會從該等缺陷部分洩漏至氣密室33下側。因此，氣密室33上側的空氣會通過缺陷部一下子流入氣密室33之下側，因此氣密室33之上側與下側之壓力差會急速減少。藉此，可確實地瞬間檢測出連光也無法通過之細微缺陷。
具體而言，在氣密室33之上側維持一定時間之加壓狀態後，以差壓計35測量氣密室33上側與下側之差壓。差壓為200pa(帕斯卡)且在30秒鐘洩漏5pa以上時，顯然在阻劑層18產生有缺陷，因此判定電路基板1為不良，在之後的步驟中一律不使用。
另一方面，30秒鐘洩漏5pa以下時，判定為在阻劑層1無缺陷之良品的電路基板1。
接著，參照第4圖及第5圖，說明本發明之電路基板之製造方法。
本發明之製造方法，係由下述方式所構成：在電路基板配列多數個電路元件載置區域，在該電路元件載置區域之周邊形成多數個貫穿孔電極，並以阻劑層覆蓋前述貫穿孔電極之至少一端，對前述電路基板進行加壓而測定壓力之變化，並檢測在連接於前述貫穿孔電極的前述阻劑層是否有剝落、破裂或針孔等缺陷，將前述電路元件組裝在前述無缺陷之前述電路基板，附著用以被覆前述電路元件之保護樹脂層，以防止前述保護樹脂從前述阻劑層流入至前述貫穿孔電極。
本發明之第1步驟係如第4圖(A)所示，準備在兩面貼著有銅等第1導電箔11及第2導電箔12的絕緣基板10。
就絕緣基板10而言，係以採用玻璃環氧基板或玻璃聚醯亞胺基板為佳，但依情況亦可採用氟基板、玻璃PPO基板或陶瓷基板等。此外，亦可為可撓薄片、薄膜等。在本實施形態中，係採用厚度0.5mm之玻璃環氧基板。
就第1導電箔11及第2導電箔12而言，只要是可蝕刻之金屬即可。在本實施形態中，係採用由銅所構成之金屬箔，該等金屬箔係構成配線之一部分。亦即，配線之厚度係可由安裝之電路元件之電流容量等而任意決定。第1導電箔11及第2導電箔12之膜厚為同等，例如為18μm左右。
本發明之第2步驟如第4圖(B)所示，將用以貫穿絕緣基板及導電箔之貫穿孔形成在預定位置。
在本步驟中，用以形成貫穿孔電極16之貫穿孔16a係使用NC工作機並以鑽孔機等貫穿第1導電箔11、第2導電箔12及絕緣基板10而開孔。貫穿孔16a係在第2圖(A)所示之包含電路元件載置區域15之個別電路裝置周邊配置有多數個，例如，貫穿孔之直徑係形成為0.5mm。
具體而言，在列方向配置有1176個，在行方向配置有1352個，全部2528個貫穿孔電極16係形成在1個電路基板1。
本發明之第3步驟係如第4圖(C)所示，形成貫穿孔電極，該貫穿孔電極係藉由貫穿孔鍍覆將貫穿孔予以電性連接。
在本步驟中，將整體浸漬在鈀溶液，將第1導電箔11及第2導電箔12作為電極，藉由銅之無電解鍍覆或電解鍍覆將約11至15μm之膜厚的貫穿孔電極16形成在貫穿孔16a之內壁。
本發明之第4步驟係如第4圖(D)所示，對第1導電箔及第2導電箔進行蝕刻，而形成多數個用以載置各電路元件之電路元件載置區域。
在本步驟中，以阻劑層(未圖示)被覆絕緣基板2之第1導電箔11及第2導電箔12，使第2圖(A)及(B)所示之圖案曝光顯影，將剩餘之阻劑層作為遮罩，以進行第1導電箔11及第2導電箔12之蝕刻。藉此，以行列狀形成多數個用以載置各電路元件之電路元件載置區域。第1導電箔11及第2導電箔12為銅時，係採用氯化鐵作為蝕刻溶液。接著，進行阻劑層之剝離去除。針對各單元之圖案形狀，已參照第2圖(A)及(B)進行說明過，因此在此省略其說明。
本發明之第5步驟係如第4圖(E)所示，藉由鍍覆將可接合之導電性金屬層附著在貫穿孔電極、導電圖案及接合墊之表面。
本步驟係將導電性金屬層17積層在電性連接之第1導電箔11、第2導電箔12及貫穿孔電極16上。亦即，藉由電解鍍覆將可接合之導電性金屬層17附著在導電圖案13及接合墊14。導電性金屬層17係可選擇金或鎳之任一者。為金鍍覆時，係設置0.5μm至1μm之金鍍覆層，於鎳鍍覆時，係設置5μm至15μm之鎳鍍覆層，而作成可進行接合引線之接合。此外，在進行放熱時，亦可藉由電解鍍覆使導電性金屬層17附著在電路元件載置區域15之表面。
本發明之第6步驟係如第4圖(F)所示，以阻劑層覆蓋貫穿孔電極之一端。
在本步驟中，使阻劑層18貼附於貫穿孔電極16之一端。阻劑層18係用以防止保護樹脂流入貫穿孔電極16者，只要比貫穿孔電極16之開口寬度更寬廣即可。在本實施形態中，阻劑層18係採用乾式薄膜阻劑。具體而言，阻劑層18之寬度係1.5mm，厚度為55μm。
再者，在本步驟後，使用第3圖所示之檢查機30，進行在電路基板1之連接於貫穿孔電極16之阻劑層18是否有針孔等缺陷的檢查。
具體而言，在電路基板1形成有全部2528個之貫穿孔電極16。以阻劑層18被覆第1導電箔及第2導電箔，並利用曝光顯影而形成圖案。在曝光顯影時有塵埃等時，會成為在阻劑層形成10μm以下之針孔的原因。10μm以下之針孔雖不會使光通過，但依據本步驟之檢查機30，可瞬間檢查2000個以上之檢查對象，就連10μm以下之針孔亦可確實地檢測出。針對檢查方法，已參照第3圖進行說明過，因此在此省略其說明。
本發明之第7步驟係如第5圖(A)所示，在各個別電路裝置之電路元件載置區域上固著有電路元件。
在本步驟中，以絕緣性之環氧樹脂等接著劑將電路元件19之晶片固著在電路元件載置區域15。在電路元件19之上表面具有陽極及陰極電極，且固著有底面。電路元件19之固著係使用晶片座。
本發明之第8步驟係如第5圖(A)所示，藉由接合引線之接合來連接電路元件19之電極與接合墊14。
在本步驟中，係使用金之接合引線並以接合機一邊圖案辨識電極之位置，一邊藉由超音波熱壓接，連接電路元件19之電極、與以貫穿孔電極16及導電圖案13所連接之接合墊14上的導電性金屬層。
本發明之第9步驟係如第5圖(B)所示，以保護樹脂層20被覆電路元件19及接合引線。
本步驟中，係藉由灌注(potting)方式以保護樹脂層20被覆電路元件19及接合引線，以保護其不受外部空氣破壞，且在發光元件之情形時，亦可發揮作為導出光之凸透鏡的作用。在本實施形態中，係採用透明環氧樹脂作為保護樹脂層20。
在本步驟中，經灌注之液狀的保護樹脂層20係以阻劑層18阻止其流入貫穿孔電極16，亦可完全地防止其從電路基板1之背面繞入各貫穿孔電極16。結果，貫穿孔電極16皆未附著透明的保護樹脂層20，因此可維持在可銲接之狀態。
本發明之第10步驟係對貫穿孔電極16上進行切割(未圖示)，依各個別電路裝置21進行個別分割。
在本步驟中，係對貫穿孔電極16上進行切割，將以行列狀排列在絕緣基板10之多數個個別電路裝置21分離成個別地完成之個別電路裝置21。分割成二之貫穿孔電極16係作為各個外部電極。
本發明之第11步驟係以銲接方式將個別電路裝置接著在印刷基板上的導電圖案。
在本步驟中，個別電路裝置21之貫穿孔電極16為外部電極，在載置於印刷基板23上之導電圖案24後，以銲料22進行連接。
在本步驟中，在貫穿孔電極16表面並無作為絕緣物之保護樹脂層20的附著，因此可進行良好之銲接。
1．．．電路基板
2．．．對位孔
10．．．絕緣基板
11．．．第1導電箔
12．．．第2導電箔
13、24．．．導電圖案
13a．．．配線路
14．．．接合墊
15．．．電路元件載置區域
16．．．貫穿孔電極
16a．．．貫穿孔
17．．．導電性金屬層
18．．．阻劑層
19．．．電路元件
20．．．保護樹脂層
21．．．個別電路裝置
22．．．銲料
23．．．印刷基板
30．．．檢查機
31．．．上側殼體
32．．．下側殼體
33．．．氣密室
34．．．墊片
35．．．差壓計
第1圖係以本發明之製造方法完成之電路基板的俯視圖。
第2圖係以本發明之製造方法完成之電路基板之(A)表面放大圖，(B)背面放大圖。
第3圖係說明本發明之製造方法的剖視圖。
第4圖(A)至(F)係用以說明本發明之製造方法的剖視圖。
第5圖(A)至(C)係用以說明本發明之製造方法的剖視圖。
1．．．電路基板
16．．．貫穿孔電極
18．．．阻劑層
30．．．檢查機
31．．．上側殼體
32．．．下側殼體
33．．．氣密室
34．．．墊片
35．．．差壓計

Claims (4)

  1. 一種電路基板之製造方法，係在電路基板配列多數個電路元件載置區域，在該電路元件載置區域之周邊形成多數個貫穿孔電極，並以阻劑層覆蓋前述貫穿孔電極之至少一端，對前述電路基板進行加壓而測定壓力之變化，並檢測在連接於前述貫穿孔電極的前述阻劑層是否有剝落、破裂或針孔等缺陷，將前述電路元件組裝在前述無缺陷之前述電路基板，附著用以被覆前述電路元件之保護樹脂層，以防止前述保護樹脂從前述阻劑層流入至前述貫穿孔電極。
  2. 如申請專利範圍第1項之電路基板之製造方法，其中，在測量前述壓力之變化時，夾持前述電路基板之上表面及下表面而形成氣密室，從前述氣密室之上側送入加壓過之空氣並保持一定時間，以測量前述氣密室之上側與下側之差壓。
  3. 如申請專利範圍第2項之電路基板之製造方法，其中，係將從前述氣密室之上側洩漏至前述氣密室之下側的漏壓為5Pa以下者判定為良品。
  4. 如申請專利範圍第1項之電路基板之製造方法，其中，係使用受光元件作為前述電路元件，前述保護樹脂層係使用透明之環氧樹脂。
TW098108880A 2008-05-20 2009-03-19 電路基板之製造方法 TWI395534B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008131852A JP4567073B2 (ja) 2008-05-20 2008-05-20 回路基板の製造方法

Publications (2)

Publication Number Publication Date
TW200950630A TW200950630A (en) 2009-12-01
TWI395534B true TWI395534B (zh) 2013-05-01

Family

ID=41372009

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098108880A TWI395534B (zh) 2008-05-20 2009-03-19 電路基板之製造方法

Country Status (4)

Country Link
JP (1) JP4567073B2 (zh)
KR (1) KR101060900B1 (zh)
CN (1) CN101587843B (zh)
TW (1) TWI395534B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104284513B (zh) * 2013-07-04 2019-02-12 大陆汽车电子(长春)有限公司 印刷电路板
KR101581463B1 (ko) * 2014-10-28 2015-12-31 서울과학기술대학교 산학협력단 창호의 기밀성 및 단열성 측정장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068799A (ja) * 1999-08-30 2001-03-16 Kyocera Corp 多数個取りセラミック配線基板
TW200818999A (en) * 2006-06-07 2008-04-16 Nichigo Morton Co Ltd Laminating apparatus and lamination method using same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918120A (ja) * 1995-06-29 1997-01-17 Nec Corp 印刷配線板およびその製造方法
JP3507251B2 (ja) * 1995-09-01 2004-03-15 キヤノン株式会社 光センサｉｃパッケージおよびその組立方法
JP3672280B2 (ja) * 1996-10-29 2005-07-20 株式会社シチズン電子 スルーホール電極付き電子部品の製造方法
KR100722608B1 (ko) 2005-06-30 2007-05-28 삼성전기주식회사 인쇄회로기판의 검사방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068799A (ja) * 1999-08-30 2001-03-16 Kyocera Corp 多数個取りセラミック配線基板
TW200818999A (en) * 2006-06-07 2008-04-16 Nichigo Morton Co Ltd Laminating apparatus and lamination method using same

Also Published As

Publication number Publication date
JP2009283546A (ja) 2009-12-03
KR101060900B1 (ko) 2011-08-30
CN101587843A (zh) 2009-11-25
JP4567073B2 (ja) 2010-10-20
TW200950630A (en) 2009-12-01
KR20090121193A (ko) 2009-11-25
CN101587843B (zh) 2011-06-22

Similar Documents

Publication Publication Date Title
JP2008504559A (ja) パターン化された導電層を有する基板
TWI395534B (zh) 電路基板之製造方法
KR20040023776A (ko) 전자 디바이스 검사용 콘택트시트 및 그 제조방법
TW201816899A (zh) 添加載體基材的佈線基板和製造添加載體基材的佈線基板的方法
TWI473230B (zh) 可光學檢測銲罩開口偏移在容許範圍內之封裝基板
US11895776B2 (en) Flexible printed wiring board, joined body, pressure sensor and mass flow controller
JP5438606B2 (ja) 配線基板及びその製造方法
JP2000002746A (ja) プローブ構造
JP3330532B2 (ja) ウェハ一括型測定検査用プローブカード
WO2022259454A1 (ja) プローブカード
KR100821674B1 (ko) 프로브 어셈블리
JP4264310B2 (ja) 基板検査装置
JP6301595B2 (ja) 配線基板、多層配線基板の製造方法
US20240110974A1 (en) Probe card and method for repairing probe card
WO2022176143A1 (ja) プローブカード用アライメントチップ、プローブカード及びプローブカード補修方法
KR20130016765A (ko) 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법
JP2003329734A (ja) 検査装置及び検査部材とその製造方法
JP2000164652A (ja) ウエハ一括コンタクトボード用多層配線基板、該多層配線基板に接続するコネクタ、及びそれらの接続構造、並びに検査装置
JP4520689B2 (ja) コンタクトプローブ、プローブ装置及びコンタクトプローブの製造方法
CN116939963A (zh) 一种半导体结构的制备方法、半导体结构及传感器结构
KR20210050284A (ko) 전기 소자 검사 장치용 프로브 헤드의 제조 방법
KR20210050275A (ko) 전기 소자 검사 장치용 프로브 헤드
US20200273762A1 (en) Semiconductor element bonding body, semiconductor device, and method of manufacturing semiconductor element bonding body
JP4544236B2 (ja) Ｔａｂテープ
JP2010014585A (ja) フレームリードの導通検査方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees