KR101060900B1

KR101060900B1 - 회로 기판의 제조 방법

Info

Publication number: KR101060900B1
Application number: KR1020090028832A
Authority: KR
Inventors: 고로 나리따
Original assignee: 가부시끼가이샤 엘리먼트 덴시
Priority date: 2008-05-20
Filing date: 2009-04-03
Publication date: 2011-08-30
Also published as: TWI395534B; JP2009283546A; CN101587843A; JP4567073B2; TW200950630A; KR20090121193A; CN101587843B

Abstract

종래의 회로 기판의 제조 방법에서는, 회로 기판에 있는 핀홀 등의 미세한 결함을 모두 발견할 수 없었기 때문에, 회로 소자와 본딩 와이어를 보호 수지로 피복하는 공정에서, 결함부로부터 유입된 보호 수지층에 의해 불량이 발생하고 있었다. 본 발명의 제조 방법에서는, 회로 기판(1)에 다수개의 회로 소자 재치 영역(15)을 배열하고, 그 회로 소자 재치 영역(15)의 주변에 다수의 쓰루홀 전극(16)을 형성하고, 상기 쓰루홀 전극(16)의 적어도 일단을 레지스트로 덮고, 상기 회로 기판(1)을 가압하여 압력의 변화를 측정하고, 상기 레지스트층의 상기 쓰루홀 전극(16)에 연속해 있는 핀홀 등의 결함의 유무를 검출하고, 상기 결함이 없는 상기 회로 기판(1)에 상기 회로 소자를 내장하고, 상기 회로 소자를 피복하는 보호 수지층(20)을 부착하고, 상기 레지스트층(18)로부터 상기 쓰루홀 전극(16)으로의 그 보호 수지의 유입을 방지하는 제조 방법을 실현하였다.

핀홀, 쓰루홀 전극, 레지스트층, 회로 소자 재치 영역, 회로 소자, 보호 수지층

Description

회로 기판의 제조 방법{METHOD OF MANUFACTURING CIRCUIT SUBSTRATE}

본 발명은, 회로 기판의 제조 방법에 관한 것으로, 특히, 회로 기판에 다수개의 회로 소자 재치 영역을 형성하고, 각 회로 소자 재치 영역의 주위에 다수개의 쓰루홀 전극을 형성하고, 쓰루홀 전극의 일단을 레지스트층으로 덮고, 회로 기판을 가압하여 압력 변화를 측정하고, 쓰루홀 전극에 연속해 있는 레지스트층에 핀홀 등이 있는지의 여부를 검사한 후에 회로 기판에 보호 수지층을 부착하는 회로 기판의 제조 방법에 관한 것이다.

최근, 회로 기판의 제조 방법으로서 다수개의 반도체 소자 등의 회로 소자를 밀접하여 내장하고, 보호 수지로 일괄 몰드하고 나서 다이싱하여 분할하는 재료 절약형의 제조 방법이 주류로 되어 오고 있다.

이러한 회로 기판의 검사 방법으로서는, 목시 검사에 의한 방법이 일반적이며, 확대경을 통하여 기판의 패턴 형상을 목시하면서 기판 상의 핀홀이나 버어 등의 결함을 검출하는 방법이나, 기판 전체에 광원을 쬐어 버어나 핀홀 등의 결함 부분으로부터 새어나오는 광의 유무로 결함을 검출하는 방법이 주로 행하여지고 있다.

또한, 미리 등록한 양품의 패턴과 매칭시키면서 결함의 유무를 검사하는 광학적인 패턴 검사 방법도 있다.

특허 문헌 1에는, 기판 상에 광을 조사하여 그 기판 상의 이물, 결함(핀홀)등을 검출하는 이물 및 결함 검사 장치가 개시되어 있다. 이물 및 결함 검사 장치는, 기판에 대하여 광축을 기울인 입사광을 조사하는 광원과, 기판으로부터의 반사광을 집광하는 대물 렌즈와, 기판면의 반사점과 광학적으로 공액한 위치에 배치된 핀홀과, 그 핀홀을 통과한 반사광을 검출하는 광학 검출 소자와, 기판의 법선에 대하여 광축을 기울인 방향인 X축 방향으로 기판을 이동 또는 입사광을 스캔시키는 기구로 구성된다. 광원으로부터의 입사광을 X축 방향으로 이동시키면서 기판에 조사하여, 기판 상에 존재하는 이물 또는 결함에 의해 반사되는 반사광을 광학 검출 소자에 의해 검출하여, 이물 또는 결함의 검출을 행하고 있다.

[특허 문헌 1] 일본 특개 2005-300395호 공보

그러나, 종래의 회로 기판의 제조 방법에서의 회로 기판의 검사 방법에서는, 목시에 의한 인적인 검사이기 때문에, 검사 누락이 발생한다. 또한, 검사 대상의 미세화, 복잡화에 의해 작업 시간은 증가하고, 작업 효율은 저하되는 문제점이 있다.

또한, 광학적인 패턴 검사 방법에서는, 전술한 문제점은 해소할 수 있었지만, 사전에 양품의 패턴을 등록해 둘 필요가 있어, 검사 대상의 종류가 증가함에 따라서 사전 처리의 수고는 증가하는 문제점이 있다.

또한, 이물 및 결함 검사 장치에서는, 기판 상을 조사하면서 이동하여, 이물 또는 결함에 의한 반사광을 검출하여 인식하기 때문에, 광을 반사하지 않는 미소한 핀홀의 경우에는 반사광을 검출할 수 없는 문제점이 있었다.

그리고, 회로 기판의 결함이 확실하게 검출되지 않음으로써, 회로 소자를 내장하여 보호 수지층을 퍼팅하였을 때에, 회로 장치의 이면 전극측으로 보호 수지가 유입되어 이면 전극에 부착되어, 납땜을 행할 수 없어 접속 불량을 발생시키고 있었다.

특히, 회로 소자의 미세화에 수반하여 회로 기판에 실장되는 소자수는 비약적으로 증가하고 있어, 검사 대상의 회로 기판의 크기에 관계없이, 단시간에 확실하게 회로 기판의 양부를 검사할 수 있는 방법이 요망되고 있었다.

본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 회로 기판에 다수개의 회로 소자 재치 영역을 배열하고, 그 회로 소자 재치 영역의 주변에 다수의 쓰루홀 전극을 형성하고, 상기 쓰루홀 전극의 적어도 일단을 레지스트층으로 덮고, 상기 회로 기판을 가압하여 압력의 변화를 측정하고, 상기 레지스트층의 상기 쓰루홀 전극에 연속해 있는 벗겨짐, 깨짐, 혹은 핀홀 등의 결함의 유무를 검출하고, 상기 결함이 없는 상기 회로 기판에 회로 소자를 내장하고, 상기 회로 소자를 피복하는 보호 수지층을 부착하고, 상기 레지스트층으로부터 상기 쓰루홀 전극으로의 상기 보호 수지의 유입을 방지함으로써 해결하는 것이다.

또한, 본 발명에서는, 상기 압력의 변화를 측정할 때에는, 상기 회로 기판의 상면 및 하면을 협지하여 기밀실을 형성하고, 상기 기밀실의 상측으로부터 가압한 공기를 보내어 일정 시간 유지하고, 상기 기밀실의 상측과 하측의 차압을 측정하는 것을 특징으로 한다.

또한, 본 발명에서는, 상기 기밀실의 상측으로부터 상기 기밀실의 하측으로의 리크압이 5㎩ 이하인 것을 양품으로 판정하는 것을 특징으로 한다.

또한, 본 발명에서는, 상기 회로 소자로서 수광 소자를 이용하고, 상기 보호 수지층으로서는 투명한 에폭시 수지를 이용하는 것을 특징으로 한다.

본 발명에 따르면, 회로 기판에 형성된 회로 소자 재치 영역의 주변의 다수의 쓰루홀 전극의 적어도 일단을 레지스트층으로 덮고, 회로 기판을 가압하여 압력의 변화를 측정함으로써, 쓰루홀 전극에 연속해 있는 레지스트층에 벗겨짐, 깨짐, 혹은 핀홀 등의 결함이 있는지 없는지를 검출할 수 있다. 이에 의해, 회로 기판의 결함의 유무를 단시간에 확실하게 검사할 수 있고, 결함이 없는 회로 기판에 대해서만 회로 소자를 내장한 후에 회로 소자를 피복하는 보호 수지층을 부착시키므로, 레지스트층의 결함으로부터 쓰루홀 전극으로 보호 수지층이 유입되는 것을 방지할 수 있다.

그리고, 광의 반사로 핀홀을 검사하는 방법에서는 검출할 수 없었던 10㎛ 이하의 미소한 핀홀조차도 용이하게 검출할 수 있어, 광학적인 패턴 검사 방법의 매칭의 처리도 불필요하므로, 미리 패턴을 등록할 필요가 없어 작업의 수고도 감소한 다고 하는 이점이 있다.

또한, 압력의 변화의 측정은, 회로 기판의 상면 및 하면을 협지하여 기밀실을 형성하고, 기밀실의 상측으로부터 가압된 공기를 보내어, 일정 시간 유지한 후의 기밀실의 상측과 하측의 차압을 측정하는 것이다. 이에 의해, 다수개의 쓰루홀 전극 상에 접착한 레지스트층의 결함의 유무를 순시로 검사할 수 있으므로, 다수개의 회로 소자 재치 영역을 형성한 회로 기판의 양품을 1회의 측정으로 확실하게 검사할 수 있는 이점이 있다.

또한, 기밀실의 상측으로부터 기밀실의 하측으로의 리크압이 5㎩ 이하인 기판을 양품으로 판정할 수 있다. 이에 의해, 회로 기판에 생긴 10㎛ 이하의 아주 작은 결함조차도 확실하게 검출되므로, 회로 소자를 피복하는 보호 수지층을 부착하는 공정에서 보호 수지층이 쓰루홀 전극 내로 유출되어 외부 전극에 부착되어 불량을 일으키는 것을 미연에 방지할 수 있다.

또한 본 발명의 제조 방법에서는, 회로 소자로서 수광 소자를 이용하고, 보호 수지층으로서는 투명한 에폭시 수지를 이용할 수 있다. 이에 의해, 종래의 제조 방법에서는 핀홀 등의 결함은 모두 발견되지 않고, 또한 피복 시에 결함 부분으로부터 유입된 투명한 에폭시 수지의 발견도 할 수 없기 때문에 수광 소자의 불량을 제로로 할 수 없었지만, 전술한 제조 방법을 이용함으로써 양품의 회로 기판만을 이용한 수광 소자의 제조가 가능하게 되고, 보호 수지층에 투광성이 양호한 투명한 에폭시 수지를 이용하여도 결함으로부터의 유입의 우려는 없기 때문에, 양품의 수광 소자만을 제공할 수 있다.

이하에, 도 1 내지 도 5를 참조하여, 본 발명의 실시 형태를 설명한다.

우선, 도 1 및 도 2에 본 발명의 제조 방법에 의한 회로 기판을 도시한다. 도 1은 그 상면도이고, 도 2의 (A)는 표면의 일부 확대도이며, 도 2의 (B)는 이면의 일부확대도이다.

본 실시 형태의 회로 기판(1)은, 절연 기판(10)과, 도전 패턴(13)과, 본딩 패드(14)와, 회로 소자 재치 영역(15)과, 쓰루홀 전극(16)과, 레지스트층(18)과, 보호 수지층(20)으로 구성된다.

절연 기판(10)은, FR4(에폭시드 직물 글래스 포), BT(비스말레이미드 트리아진) 수지로 이루어지는 기판, 글래스 에폭시 기판, 글래스 폴리이미드 기판 등이다. 본 실시 형태에서는 일례로서 BT 수지로 이루어지는 기판을 이용한다. 절연 기판(10)의 두께는 예를 들면 0.5㎜ 정도이다.

절연 기판(10)의 양면에는 제1 도전박(11) 및 제2 도전박(12)이 접착제로 압착되어 접착된다. 제1 도전박(11) 및 제2 도전박(12)으로서는, 에칭 가능한 금속이면 된다. 본 실시 형태에서는, 구리로 이루어지는 금속박을 채용하였다. 이들은 배선의 일부를 구성한다.

즉, 이들의 막 두께는, 배선으로서 필요한 두께가 선택된다. 배선의 두께는, 실장되는 회로 소자의 전류 용량 등에 의해 임의로 결정할 수 있다. 제1 도전박(11)과 제2 도전박(12)의 막 두께는 동등하며, 예를 들면 9㎛∼35㎛의 범위에서 선택되고, 여기서는 18㎛이다.

도전 패턴(13)은, 제1 도전박(11) 및 제2 도전박(12)을 소정의 형상으로 에칭하여 형성되며, 중앙부에 회로 소자 재치 영역(15)을 형성하고, 이 회로 소자 재치 영역(15)을 둘러싸도록 각 변에 근접하여 본딩 패드(14)를 형성하고, 본딩 패드(14)로부터 후술하는 쓰루홀 전극(16)까지 곡절하여 연장되는 배선로(13a)를 형성하고 있다.

쓰루홀 전극(16)은, 절연 기판(10) 상에 다수개 행렬 형상으로 배열된 회로 소자 재치 영역(15)을 포함하는 개별 회로 장치(21)의 주변에 다수개가 배치되어 있다. 이 쓰루홀 전극(16)은 절연 기판(10)에 쓰루홀을 형성하고 그 내면을 쓰루홀 도금하여 제1 도전박(11) 및 제2 도전박(12)을 접속하도록 형성되며, 개별 회로 장치의 외부 전극을 구성한다. 또한, 개별 회로 장치(21)란, 도면에 도시한 바와 같이, 회로 소자 재치 영역(15)을 포함하여 쓰루홀 전극(16)에 의해 사방이 둘러싸여진 내측을 가리키고 있다.

레지스트층(18)은, 쓰루홀 전극(16) 상을 덮도록 부착되어, 쓰루홀 전극으로의 수지 등의 유입을 방지하는 역할을 갖는다. 레지스트층(18)으로서는 드라이 필름 레지스터가 이용된다.

회로 소자 재치 영역(15) 상에는, 수광 소자 등의 회로 소자(19)가 고착되고, 절연 기판(10) 상의 예정된 위치에 다수개 배치된다.

보호 수지층(20)은, 절연 기판(10) 전체에 회로 소자(19)와 본딩 와이어를 보호하기 위해서 부착된다. 또한, 보호 수지층(20)으로서는, 수광 소자를 형성하는 경우에는 광이 통과할 수 있도록 투명 에폭시 수지 등을 이용한다.

다음으로, 실장 기판의 패턴에 대해서 설명한다.

도 1에 도시한 회로 기판(1)은, 구체적으로 150㎜×100㎜의 글래스 에폭시 기판(10)을 이용한다. 주변에는 위치 정렬 구멍(2)이 복수 형성되고, 내부에는 행렬 형상으로 다수의 개별 회로 장치가 배치된다.

본 실시 형태에서는 일례로서, 개별 회로 장치(21)를 13행×12열의 행렬 형상으로 배치한다. 이에 의해，1매의 회로 기판(1)에서는,

12×13=156개

의 개별 회로 장치를 취할 수 있다. 또한, 쓰루홀 전극(16)은 1개의 개별 회로 장치에 대하여, 세로로 7개, 가로로 8개를 배열한다. 이에 의해，1매의 회로 기판(1)의 행 방향으로는

(7개×12)×(13행+1))=1,176개

의 쓰루홀 전극(16)이 배치되어 있고, 열 방향으로는

(8개×13)×(12열+1))=1,352개

의 쓰루홀 전극(16)이 배치되어 있어, 전부해서 2,528개의 쓰루홀 전극이 배치되어 있다. 또한, 도 1에서는 실제의 개수보다도 적게 간략화하여 도시하고 있다.

다음으로, 도 2의 (A)에 회로 기판(1)의 표면 확대도를 나타낸다. 각 개별 회로 장치(21)의 크기는, 예를 들면 8㎜×6㎜로 매우 미소하다. 인접하는 각 개별 회로 장치(21)와는 쓰루홀 전극(16)을 공유한다.

본딩 패드(14)는 회로 소자 재치 영역(15)의 각 변을 근접하여 둘러싸고, 배선로(13a)보다 폭 넓게 형성된다.

도전 패턴(13)은, 본딩 패드(14)와 본딩 패드(14)로부터 쓰루홀 전극(16)까지를 곡절하여 연장되는 배선로(13a)로 이루어진다.

회로 소자 재치 영역(15)은, 재치되는 회로 소자(19)에 따라서 적절히 설계되지만, 예를 들면 3.5㎜×3.5㎜로 형성된다.

쓰루홀 전극(16)은, 회로 소자 재치 영역(15)을 포함하는 개별 회로 장치의 주변을 둘러싸서 형성된다. 쓰루홀 전극(16)은 라우터 등에 의해 직경 0.5㎜로 형성된다.

레지스트층(18)은, 회로 소자 재치 영역(15)을 둘러싸서 쓰루홀 전극(16) 상에 접착된다. 제1 도전박(11) 및 제2 도전박(12)을 레지스트층(18)으로 피복하고, 제1 도전박(11)에는 도 2의 (A)에 도시한 패턴을 노광 현상하고, 남은 레지스트층을 마스크로 하여 에칭을 행한다. 예를 들면, 레지스트층(18)의 폭은 1.5㎜이고, 두께는 55㎛이다. 또한, 노광 현상 시에 미세한 먼지 등이 노광면에 있으면 그것이 핀홀의 원인으로 된다. 10㎛ 이하의 핀홀의 경우에는, 광조차도 통과시키지 않으므로, 종래의 검사 방법에서는 핀홀을 발견할 수 없어, 결함을 빠뜨리고 있었다.

또한, 도 2의 (B)에 회로 기판(1)의 이면 확대도를 나타낸다. 쓰루홀 전극(16)과 쓰루홀 전극에 접속된 이면 전극으로 되는 도전 패턴(13)의 일부를 남기고, 절연 기판(10)은 노출되어 있다.

계속해서, 도 3을 참조하여 본 발명의 회로 기판의 제조 방법에 이용하는 회로 기판의 검사 방법에 대해서 설명한다.

도 3에 본 발명의 회로 기판의 검사를 행하는 검사기의 단면도를 나타낸다.

검사기(30)는 상측 케이스(31)와 하측 케이스(32)로 기밀실(33)을 구성하고, 양자 사이에 회로 기판(1)을 협지하고, 양자에 대향하여 설치한 가스켓(34)으로 기밀을 유지한다. 상측 케이스(31)에는 가압 구멍이 형성되고, 가압된 공기가 기밀실(33)의 상측에 공급되어 있다. 기밀실(33)의 상측과 하측의 차압을 차압계(35)로 측정하고 있다.

이러한 검사기(30)에는, 회로 기판(1)이 레지스트층(18)으로 덮여진 쓰루홀 전극(16)측을 하측으로 향하게 하여 회로 기판(1)의 종단부를 검사기 사이에 끼운다. 회로 기판(1) 상의 모든 개별 회로 장치가 검사기(30)의 기밀실(33)에 저장된 후, 기밀실(33)의 상측으로부터 가압된 공기가 보내어져, 기밀실(33)의 상측의 압력이 오른다. 또한, 기밀실(33)의 하측은 회로 기판(1)에 의해 차단되므로 가압은 되지 않고, 기밀실(33)의 상측과 하측에서 소정의 기압차가 유지되고, 이것을 차압계(35)로 측정한다.

그런데, 쓰루홀 전극(16)에 연속해 있는 레지스트층(18)에 벗겨짐이나 깨짐, 핀홀 등의 결함이 존재하는 경우에는, 그들 결함 부분으로부터 공기가 기밀실(33)의 하측에 리크한다. 그 때문에, 기밀실(33)의 상측의 공기가 결함부를 통하여 기밀실(33)의 하측으로 단숨에 유입되기 때문에, 기밀실(33)의 상측과 하측의 압력차가 급감한다. 이에 의해, 광조차도 통과시키지 않는 미세한 결함을 확실하게 순시로 검출할 수 있다.

구체적으로는, 기밀실(33)의 상측에 일정 시간 가압한 상태를 유지한 후, 기밀실(33)의 상측과 하측의 차압을 차압계(35)로 계측한다. 차압이 200㎩(파스칼) 이고 30초간에서 5㎩ 이상 리크가 있는 경우에는, 명백하게 레지스트층(18)에 결함이 생겨 있기 때문에 회로 기판(1)은 불량으로 판정되고, 이 이후의 공정에서는 일절 사용되지 않는다.

한편，리크가 30초간에서 5㎩ 이하인 경우에는, 레지스트층(18)에 결함이 없는 양품의 회로 기판(1)으로 판정된다.

계속해서, 도 4 및 도 5를 참조하여 본 발명의 회로 기판의 제조 방법에 대하여 설명한다.

본 발명의 제조 방법은, 회로 기판에 다수개의 회로 소자 재치 영역을 배열하고, 그 회로 소자 재치 영역의 주변에 다수의 쓰루홀 전극을 형성하고, 상기 쓰루홀 전극의 적어도 일단을 레지스트층으로 덮고, 상기 회로 기판을 가압하여 압력의 변화를 측정하고, 상기 레지스트층의 상기 쓰루홀 전극에 연속해 있는 벗겨짐, 깨짐, 혹은 핀홀 등의 결함의 유무를 검출하고, 상기 결함이 없는 상기 회로 기판에 상기 회로 소자를 내장하고, 상기 회로 소자를 피복하는 보호 수지층을 부착하고, 상기 레지스트층으로부터 상기 쓰루홀 전극으로의 상기 보호 수지의 유입을 방지함으로써 구성된다.

본 발명의 제1 공정은, 도 4의 (A)에 도시한 바와 같이, 양면에 구리 등의 제1 도전박(11) 및 제2 도전박(12)을 점착한 절연 기판(10)을 준비한다.

절연 기판(10)으로서는, 글래스 에폭시 기판 또는 글래스 폴리이미드 기판을 이용하는 것이 바람직하지만, 경우에 따라서는 불소 기판, 글래스 PPO 기판 또는 세라믹 기판 등을 채용하여도 된다. 또한, 플렉시블 시트, 필름 등이어도 된다. 본 형태에서는, 두께 0.5㎜의 글래스 에폭시 기판을 채용하였다.

제1 도전박(11) 및 제2 도전박(12)으로서는, 에칭이 가능한 금속이면 된다. 본 형태에서는, 구리로 이루어지는 금속박을 채용하고, 이들은 배선의 일부를 구성한다. 즉, 배선의 두께는, 실장되는 회로 소자의 전류 용량 등에 의해 임의로 결정할 수 있다. 제1 도전박(11) 및 제2 도전박(12)의 막 두께는 동등하며, 예를 들면 18㎛ 정도이다.

본 발명의 제2 공정은, 도 4의 (B)에 도시한 바와 같이, 절연 기판 및 도전박을 관통하는 쓰루홀을 예정된 위치에 형성하는 것에 있다.

본 공정에서는, 쓰루홀 전극(16)을 형성하기 위한 쓰루홀(16a)이, NC 공작기를 이용하여 드릴 등으로 제1 도전박(11), 제2 도전박(12) 및 절연 기판(10)을 관통하여 뚫어진다. 쓰루홀(16a)은, 도 2의 (A)에서 도시한 회로 소자 재치 영역(15)을 포함하는 개별 회로 장치의 주변에 다수개가 배치되고, 예를 들면 쓰루홀의 직경은 0.5㎜로 형성된다.

구체적으로는, 행 방향으로 1,176개, 열 방향으로는 1,352개가 배치되어 있어, 전부해서 2,528개의 쓰루홀 전극(16)이 1매의 회로 기판(1)에 형성된다.

본 발명의 제3 공정은, 도 4의 (C)에 도시한 바와 같이, 쓰루홀을 쓰루홀 도금에 의해 전기적으로 접속하는 쓰루홀 전극을 형성하는 것에 있다.

본 공정에서는, 전체를 팔라듐 용액에 침지하여, 제1 도전박(11) 및 제2 도전박(12)을 전극으로 하여 쓰루홀(16a)의 내벽에 구리의 무전해 도금 및 전해 도금에 의해 약 11∼15㎛의 막 두께의 쓰루홀 전극(16)을 형성한다.

본 발명의 제4 공정은, 도 4의 (D)에 도시한 바와 같이, 제1 도전박 및 제2 도전박을 에칭하여 각 회로 소자가 재치되는 회로 소자 재치 영역을 다수개 형성하는 것에 있다.

본 공정에서는, 절연 기판(10)의 제1 도전박(11) 및 제2 도전박(12)을 레지스트층(도시 생략)으로 피복하고, 도 2의 (A), (B)에 도시한 패턴을 노광 현상하고, 남은 레지스트층을 마스크로 하여 제1 도전박(11) 및 제2 도전박(12)의 에칭을 행한다. 이에 의해, 각 회로 소자(19)가 재치되는 회로 소자 재치 영역(15)이 행렬 형상으로 대수개 형성된다. 제1 도전박(11) 및 제2 도전박(12)이 구리일 때는 에칭 용액으로서 염화제2철을 이용한다. 계속해서, 레지스트층의 박리 제거를 행한다. 각 셀의 패턴의 형상에 대해서는 이미 도 2의 (A), (B)를 참조하여 설명하였으므로, 여기서는 생략한다.

본 발명의 제5 공정은, 도 4의 (E)에 도시한 바와 같이, 쓰루홀 전극, 도전 패턴 및 본딩 패드의 표면에 본딩 가능한 도전성 금속층을 도금에 의해 부착하는 것에 있다.

본 공정에서는 전기적으로 접속된 제1 도전박(11), 제2 도전박(12) 및 쓰루홀 전극(16) 상에 도전성 금속층(17)이 적층된다. 즉, 도전 패턴(13), 본딩 패드(14)에 본딩 가능한 도전성 금속층(17)을 전해 도금에 의해 부착한다. 도전성 금속층(17)으로서는 금 혹은 니켈 중 어느 하나가 선택된다. 금 도금의 경우에는 0.5㎛∼1㎛의 금 도금층이 형성되고, 니켈의 경우에는 5∼15㎛의 니켈층이 형성되어, 본딩 와이어의 본딩을 가능하게 한다. 또한, 방열을 행하는 경우에는 회로 소 자 재치 영역(15)의 표면에도 도전성 금속층(17)을 전해 도금에 의해 부착시켜도 된다.

본 발명의 제6 공정은, 도 4의 (F)에 도시한 바와 같이, 쓰루홀 전극의 일단을 레지스트층으로 덮는 것에 있다.

본 공정에서는 쓰루홀 전극(16)의 일단에 레지스트층(18)을 접착시킨다. 레지스트층(18)은 쓰루홀 전극(16)에 보호 수지가 유입되는 것을 방지하기 위한 것이며, 쓰루홀 전극(16)의 개구 폭보다 넓으면 된다. 본 형태에서는, 레지스트층(18)에 드라이 필름 레지스터를 채용한다. 구체적으로는, 레지스트층(18)의 폭은 1.5㎜이고, 두께는 55㎛이다.

또한, 본 공정 후, 도 3에 도시한 검사기(30)를 이용하여, 회로 기판(1)의 쓰루홀 전극(16)에 연속해 있는 레지스트층(18)에 핀홀 등의 결함의 유무의 검사를 행한다.

구체적으로는, 회로 기판(1)에는 전부해서 2,528개의 쓰루홀 전극(16)이 형성된다. 제1 도전박 및 제2 도전박을 레지스트층으로 피복하고, 노광 현상에 의해 패턴을 형성한다. 노광 현상 시에 먼지 등이 있었던 경우에는 레지스트층에 10㎛ 이하의 핀홀을 형성하는 원인으로 된다. 10㎛ 이하의 핀홀에서는 광을 통과시키지 않지만, 본 공정의 검사기(30)에 의하면 2000개 이상의 검사 대상을 순식간에 검사할 수 있고, 또한 10㎛ 이하의 핀홀조차도 확실하게 검출할 수 있다. 검사 방법에 대해서는 이미 도 3을 참조하여 설명하였으므로, 여기서는 생략한다.

본 발명의 제7 공정은, 도 5의 (A)에 도시한 바와 같이, 각 개별 회로 장치 의 회로 소자 재치 영역 상에 회로 소자를 고착하는 것에 있다.

본 공정에서는 회로 소자(19)의 칩을 절연성의 에폭시 수지 등의 접착제로 회로 소자 재치 영역(15)에 고착한다. 회로 소자(19)의 상면에는 애노드 및 캐소드 전극이 있고, 저면이 고착된다. 회로 소자(16)의 고착에는 칩 마운터를 이용한다.

본 발명의 제8 공정은, 도 5의 (A)에 도시한 바와 같이, 회로 소자(19)의 전극과 본딩 패드(14)를 본딩 와이어의 본딩에 의해 접속하는 것에 있다.

본 공정에서는 금의 본딩 와이어를 이용하여 본더로 전극의 위치를 패턴 인식하면서 초음파 열 압착에 의해, 회로 소자(19)의 전극과, 쓰루홀 전극(16)과 도전 패턴(13)으로 접속되어 있는 본딩 패드(14) 상의 도전성 금속층을 접속한다.

본 발명의 제9 공정은, 도 5의 (B)에 도시한 바와 같이, 회로 소자(19) 및 본딩 와이어를 보호 수지층(20)으로 피복하는 것에 있다.

본 공정에서는 회로 소자(19) 및 본딩 와이어를 퍼팅에 의해 보호 수지층(20)으로 피복하여 외기로부터 보호를 하고, 또한 발광 소자의 경우에는 광을 취출하는 볼록 렌즈로서도 기능한다. 본 형태에서는, 보호 수지층(20)으로서 투명 에폭시 수지를 채용한다.

본 공정에서는 퍼팅된 액상의 보호 수지층(20)은 레지스트층(18)에 의해 쓰루홀 전극(16)으로의 유입이 저지되어, 회로 기판(1)의 이면으로부터 각 쓰루홀 전극(16)으로 돌아 들어가는 것도 완전하게 막을 수 있다. 이 결과, 쓰루홀 전극(16)은 모두 투명한 보호 수지층(20)이 부착되지 않으므로 납땜 가능한 상태로 유지할 수 있다.

본 발명의 제10 공정은, 쓰루홀 전극(16) 상을 다이싱하여(도시 생략), 각 개별 회로 장치(21)마다 개별 분할하는 것에 있다.

본 공정에서는 절연 기판(10)에 행렬 형상으로 배열된 다수개의 개별 회로 장치(21)를, 쓰루홀 전극(16) 상을 다이싱하여, 개별로 완성된 개별 회로 장치(21)로 분리한다. 2개로 분할된 쓰루홀 전극은, 각각의 외부 전극으로 된다.

본 발명의 제11 공정은, 개별 회로 장치를 프린트 기판 상의 도전 패턴에 납땜으로 접착하는 것에 있다.

본 공정에서는 개별 회로 장치(21)의 쓰루홀 전극(16)이 외부 전극으로 되고, 프린트 기판(23) 상의 도전 패턴(24)에 재치한 후에, 땜납(22)으로 접속한다.

본 공정에서는 쓰루홀 전극(16) 표면에는 절연물로 되는 보호 수지층(20)의 부착이 없으므로 양호한 납땜을 행할 수 있다.

도 1은 본 발명의 제조 방법에 의해 완성한 회로 기판의 상면도.

도 2는 본 발명의 제조 방법에 의해 완성한 회로 기판의 (A) 표면 확대도, (B) 이면 확대도.

도 3은 본 발명의 제조 방법을 설명하는 단면도.

도 4의 (A)∼(D)는 본 발명의 제조 방법을 설명하는 단면도.

도 5의 (A)∼(C)는 본 발명의 제조 방법을 설명하는 단면도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 회로 기판

2 : 위치 정렬 구멍

10 : 절연 기판

11 : 제1 도전박

12 : 제2 도전박

13 : 도전 패턴

13a : 배선로

14 : 본딩 패드

15 : 회로 소자 재치 영역

16 : 쓰루홀 전극

16a : 쓰루홀

17 : 도전성 금속층

18 : 레지스트층

19 : 회로 소자

20 : 보호 수지층

21 : 개별 회로 장치

22 : 땜납

23 : 프린트 기판

24 : 도전 패턴

30 : 검사기

31 : 상측 케이스

32 : 하측 케이스

33 : 기밀실

34 : 가스켓

35 : 차압계

Claims

회로 기판에 다수개의 회로 소자 재치 영역을 배열하고, 그 회로 소자 재치 영역의 주변에 다수의 쓰루홀 전극을 형성하고,

상기 쓰루홀 전극의 적어도 일단을 레지스트층으로 덮고,

상기 회로 기판의 상면 및 하면을 협지하여 기밀실을 형성하고, 상기 기밀실의 상측으로부터 가압한 공기를 보내어 일정 시간 유지하고, 상기 기밀실의 상측과 하측의 차압을 측정하고, 상기 레지스트층의 상기 쓰루홀 전극에 연속해 있는 벗겨짐, 깨짐, 혹은 핀홀 등의 결함의 유무를 검출하고,

상기 결함이 없는 상기 회로 기판에 회로 소자를 내장하고, 상기 회로 소자를 보호 수지로 피복하며, 상기 레지스트층으로부터 상기 쓰루홀 전극에의 상기 보호 수지의 유입을 방지하는 것을 특징으로 하는 회로 기판의 제조 방법.
삭제
제1항에 있어서,

상기 기밀실의 상측으로부터 상기 기밀실의 하측으로의 리크압이 5㎩ 이하인 것을 양품으로 판정하는 것을 특징으로 하는 회로 기판의 제조 방법.
제1항에 있어서,

상기 회로 소자로서 수광 소자를 이용하고, 상기 보호 수지로서는 투명한 에폭시 수지를 이용하는 것을 특징으로 하는 회로 기판의 제조 방법.