KR20160121732A - 더미 칩 패키지, 이를 제조하는 방법, 및 이를 이용한 몰딩 평가 방법 - Google Patents

더미 칩 패키지, 이를 제조하는 방법, 및 이를 이용한 몰딩 평가 방법 Download PDF

Info

Publication number
KR20160121732A
KR20160121732A KR1020150050950A KR20150050950A KR20160121732A KR 20160121732 A KR20160121732 A KR 20160121732A KR 1020150050950 A KR1020150050950 A KR 1020150050950A KR 20150050950 A KR20150050950 A KR 20150050950A KR 20160121732 A KR20160121732 A KR 20160121732A
Authority
KR
South Korea
Prior art keywords
dummy chip
substrate
dummy
chip body
chip package
Prior art date
Application number
KR1020150050950A
Other languages
English (en)
Inventor
김재현
박성수
나우철
이은정
서경성
Original Assignee
삼성에스디아이 주식회사
주식회사 이롬테크놀러지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사, 주식회사 이롬테크놀러지 filed Critical 삼성에스디아이 주식회사
Priority to KR1020150050950A priority Critical patent/KR20160121732A/ko
Priority to PCT/KR2016/003565 priority patent/WO2016163731A1/ko
Publication of KR20160121732A publication Critical patent/KR20160121732A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 더미 칩 몸체부 및 상기 더미 칩 몸체부 하부에 형성된 범프를 포함하는 더미 칩; 및 상기 범프 하부에 형성된 기판; 을 포함하고, 상기 더미 칩 몸체부와 상기 기판 사이의 갭이 에폭시 몰딩 컴파운드로 밀봉된 것을 특징으로 하는 더미 칩 패키지에 관한 발명으로 범프 사이의 갭의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부에 대해 실시간으로 평가할 수 있다.

Description

더미 칩 패키지, 이를 제조하는 방법, 및 이를 이용한 몰딩 평가 방법{DUMMY CHIP PACKAGE, METHOD FOR PREPARING THE SAME AND METHOD FOR TESTING BUMP GAP FILLING AND VOID-FORMATION WITH THE SAME}
본 발명은 더미 칩 패키지, 이를 제조하는 방법, 및 이를 이용한 몰딩 평가방법에 관한 것이다. 보다 구체적으로 범프 사이의 갭의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부에 대해 실시간으로 목시평가할 수 있는 더미 칩 패키지 및 이를 제조하는 방법에 관한 것이다.
일반적으로 웨이퍼에 여러 가지 반도체 공정을 수행하여 반도체 칩을 형성하고, 각각의 반도체 칩을 기판에 실장하기 위하여 칩 범핑(Chip Bumping), 칩의 후면가공(Chip Back Grinding), 칩 재단(Chip Sawing)의 공정 후 인쇄회로기판의 실장공정(Mounting)에 의하여 인쇄회로기판의 범프(Bump)를 통해 칩이 인쇄회로기판에 연결 된다. 한편, 패키지 기판은 반도체 칩이 실장된 것으로서 반도체 칩과 기판을 전기적으로 연결시키는 범프 및 기판 상부에 형성되어 기판을 몰딩하는 몰딩 부재를 포함한다. 몰딩 부재는 반도체 칩을 충격, 수분, 먼지 등의 외부 환경으로부터 보호할 수 있도록 주로 에폭시 몰딩 컴파운드(EMC: epoxy molding compound)로 형성된다. 몰딩 공정에 의해 패키지에 EMC가 범프 사이의 갭(Gap)을 모두 채워야 하며, 공극(Void)이 없어야 한다.
이러한 EMC로 범프사이의 갭(Gap)을 채우는 동시에 칩을 캡슐화 하는 방법이 몰드 언더필(Molded Underfill)공정 중의 하나이다.
한편, 이러한 몰드 언더필에 의한 패키지 기판 제조 공정의 실장과 관련하여, 범프 사이의 갭의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부의 평가가 필요한데 이러한 평가는 실제 패키지를 분석하고 확인하여야 하므로 상당한 시간과 경비가 소요된다.
이와 관련하여, 한국공개특허 제2008-0095677호는 플립칩 패키지 및 그 패키지 제조방법을 개시하고 있다.
본 발명의 목적은 상술한 문제점을 해결하기 위하여 반도체 칩 패키지를 초음파영상장비(SAT: Scanning Acoustic Tomograph)를 이용한 단면 분석 없이 범프 사이의 갭의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부에 대해 실시간으로 평가하여 개발 기간을 단축할 수 있고, 고가의 반도체 칩을 폐기하는 일 없이 경제적 측면, 자원 절감 등의 측면에서 유용한 더미 칩 패키지 및 이를 제조하는 방법을 제공하는데 그 목적이 있다.
본 발명의 일 관점인 더미 칩 패키지는 더미 칩 몸체부 및 상기 더미 칩 몸체부 하부에 형성된 범프를 포함하는 더미 칩; 및 상기 범프 하부에 형성된 기판; 을 포함하고, 상기 더미 칩 몸체부와 상기 기판 사이의 갭이 에폭시 몰딩 컴파운드로 밀봉된다.
상기 범프가 구리(Cu)를 포함하고, 두께가 10 내지 100㎛, 직경은 50 내지 300㎛일 수 있다.
상기 더미 칩 몸체부는 에폭시수지를 포함할 수 있다.
상기 더미 칩은 복수의 단일 더미 칩이 간격을 두고 기판 상부에 배열될 수 있다.
상기 더미 칩 몸체부는 황색지수(YI)가 30 내지 100일 수 있다.
상기 기판은 절연층; 및 절연층의 상부에 형성되는 도전층을 포함하고, 상기 도전층은 상기 범프에 접할 수 있다.
상기 도전층은 구리(Cu)를 포함하고, 상기 절연층은 에폭시수지를 포함할 수 있다.
본 발명의 다른 관점인 더미 칩 패키지 제조방법은 더미 칩 몸체부 하부에 범프를 형성하는 단계; 상기 범프 하부에 기판을 형성하는 단계; 및 상기 더미 칩 몸체부와 상기 기판 사이의 갭을 에폭시 몰딩 컴파운드로 밀봉하는 단계를 포함한다.
본 발명은 반도체 칩 패키지의 범프 사이의 갭의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부에 대한 확인을 실시간으로 평가하여 개발 기간을 단축할 수 있고, 반도체 칩을 1회용 더미 칩으로 대체하여 고가의 반도체 칩을 폐기하는 일 없이 경제적 측면, 자원 절감 등의 측면에서 유용한 더미 칩 패키지 및 이를 제공하는 방법을 제공하였다.
도 1은 본 발명의 구성 중 에폭시 몰딩 컴파운드로 몰딩 되기 전의 더미 칩 패키지의 단면도이다.
도 2는 본 발명의 일실시예의 더미 칩 패키지의 단면도이다.
도 3은 본 발명의 다른 실시예의 더미 칩 패키지의 단면도이다.
도 4는 본 발명의 또 다른 실시예의 더미 칩 패키지의 단면도이다.
도 5는 본 발명의 더미 칩 패키지가 복수로 구성된 더미 패키지의 평면도이다.
도 6은 본 발명의 더미 칩 패키지가 복수로 구성된 더미 패키지의 실제 사진이다.
첨부한 도면을 참고하여 실시예에 의해 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성 요소에 대해서는 동일한 도면 부호를 붙였다.
본 명세서에서 '상부'와 '하부'는 편의상 도면을 기준으로 한 것으로, 보는 시각에 따라 '상부'가 '하부'로 '하부'가 '상부'로 변경될 수 있다.
본 명세서에서 "더미 칩(dummy chip)"은 범프 사이의 갭의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부에 대한 확인을 실시간으로 평가하기 위한 반도체 칩 패키지 테스트용 반도체 칩의 대용품으로 더미 칩 몸체부와 범프를 포함한다. 그리고, "더미 칩 패키지(dummy chip package)"는 상기 더미 칩을 포함한 반도체 칩이 실장된 패키지의 대용품을 의미한다.
반도체 칩 패키지는 반도체 칩, 반도체 칩이 실장되는 것으로서 반도체 칩과 패키지 기판을 전기적으로 연결시키는 범프, 및 기판 상부에 형성되어 칩과 기판을 몰딩하는 몰딩 부재를 포함할 수 있다. 본 발명의 더미 칩 패키지도 기판, 더미 칩, 및 더미 칩과 기판을 몰딩하는 몰딩 부재를 포함하게 된다.
몰딩 부재는 주로 에폭시 몰딩 컴파운드(EMC: epoxy molding compound)에 의해 형성된다. 이러한 에폭시수지 조성물로 플립칩의 갭(Gap)을 채우는 동시에 칩을 캡슐화 하는 방법이 몰드 언더필(Molded Underfill)공정 중의 하나이다.
도 1은 본 발명의 구성으로 에폭시 몰딩 컴파운드로 몰딩 되기 전의 더미 칩 패키지의 단면이다.
에폭시 몰딩 컴파운드로 몰딩 하기 전에 더미 칩 패키지는 더미 칩 몸체부 하부에 범프와 기판이 형성된다.
구체적으로 에폭시 몰딩 컴파운드로 몰딩 하기 전의 더미 칩 패키지(100)는 더미 칩 몸체부(110) 및 상기 더미 칩 몸체부(110) 하부에 형성된 범프(120)를 포함하는 더미 칩(150); 및 상기 범프(120) 하부에 형성된 기판(250)으로 구성된다.
더미 칩
더미 칩(150)은 반도체 칩 패키지 제조 공정 중 실제 반도체 칩을 대신하여 기판에 실장하게 되는 일종의 모조 칩을 말한다.
더미 칩(150)은 반도체 칩 패키지를 테스트하기 위한 반도체 칩의 대용품으로서, 더미 칩 몸체부(110)와 기판 사이에 형성된 범프(120)를 제외한 갭(140)의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부의 확인 테스트를 위한 목적으로 사용된다.
더미 칩(150)은 더미 칩 몸체부(110)와 범프(120)를 포함한다.
더미 칩 몸체부
더미 칩(150)을 구성하는 더미 칩 몸체부(110)를 통하여, 더미 칩 몸체부(110)와 기판(250) 사이에 형성 된 범프(120)를 제외한 갭(140)의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부의 확인을 할 수 있다. 이를 위해서 더미 칩 몸체부(110)는 투명 또는 반투명 재질로 이루어질 수 있다. 구체적으로 더미 칩 몸체부(110)는 페놀 수지, 실리콘 수지, 아크릴 수지, 에폭시 수지(epoxy resin)를 포함할 수 있고, 보다 구체적으로 에폭시 수지를 포함할 수 있다.
구체예에서는 상기 에폭시 수지는 투명성을 향상시키기 위하여 산 무수물계 경화제 및 알코올 중의 1종 이상을 포함할 수 있다.
더미 칩 몸체부(110)의 투명도는 투과율로 확인할 수 있다. 투과율은 Nippon Denshoku Kogyo(주)에서 제조된 탁도계(모델명: NDH 2000)를 이용하여 측정하였다. 투과율은 50 내지 90% 일 수 있다. 상기 범위에서 더미 칩 몸체부를 통해 갭(140)의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부의 확인이 목시적으로 실시간 가능한 효과가 있다.
더미 칩 몸체부(110)의 투명도는 황색지수로 확인할 수 있다. 황색지수(YI)는 Konica Minolta(주)에서 제조된 색차계(장치명: CM-3700D)를 이용하여 더미 칩몸체부의 시편에 대해 5회 측정한 후 평균값을 적용하였다. 황색지수는 30 내지 100일 수 있다. 상기 범위에서 더미 칩 몸체부를 통해 갭(140)의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부의 확인이 목시적으로 실시간 가능한 효과가 있다.
더미 칩 몸체부(110)는 두께가 30 내지 1,600㎛ 일 수 있다. 상기 범위에서 갭(140)의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부의 확인 테스트를 위한 반도체 칩의 대용품으로 사용될 수 있다.
상기 더미 칩 몸체부(110)는 더미 칩 몸체부의 말단에 접합부(130)가 형성되어 기판(250)과 접합될 수 있다. 더미 칩 몸체부(110)의 평면형태가 사각형일 경우 접합부(130)는 모서리 부분에 형성될 수 있다. 접합부(130)는 바람직하게 땝납분말에 플럭스를 혼합하여 페이스트 상태(풀모양)로 만든 솔더 페이스트가 사용될 수 있으며 다른 접합 재료로도 접합 할 수 있다.
범프
범프(120)는 반도체 칩 패키지에서 반도체 칩과 기판의 연결 수단 또는 외부와 전기적 신호를 교환하기 위한 접속단자로서 사용된다. 본 발명에서 범프(120)는 더미 칩 몸체부(110)와 기판(250)의 연결 수단으로 더미 칩 패키지를 구성한다.
범프(120)는 더미 칩 패키지를 구성하는 상기 더미 칩 몸체부(110)의 하부에 형성된다. 또한 기판(250)의 상부에 형성될 수 있다.
구체적으로 상기 범프(120)는 기판(250)을 구성하는 도전층(210)과 접하게 된다.
상기 범프(120)는 금속재료, 수지에 금속입자가 혼입된 도전성 수지, 또는 수지 표면에 금속재료를 피복한 수지-금속복합재료로 구별된다. 상기 금속으로는 구체적으로 금(gold) 구리(Cu), 니켈(Ni), 주석 합금(SnPb, SnAg)과 같은 도전성 금속물질을 포함하며, 더 구체적으로 구리(Cu)를 포함할 수 있다.
구체적으로 범프(120)는 더미 칩 몸체부(110)의 일면에 구리(Cu)를 10 내지 100 ㎛의 두께로 형성한 후 이를 마스크 얼라인하고 에칭하여 형성할 수 있다. 또는 기판 상부에 구리(Cu)를 10 내지 100 ㎛의 두께로 형성한 후 이를 마스크 얼라인하고 에칭하여 형성할 수 있다. 범프의 직경은 50 내지 300 ㎛이다.
상기 두께 및 직경의 범위에서 더미 칩 몸체부를 통해 갭(140)의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부의 확인이 목시적으로 실시간 가능한 효과가 있다.
보다 구체적으로 더미 칩 몸체부(110)의 일면 또는 양면이나 기판 상부에 구리층을 형성하고 구리층 위에 솔더 레지스트를 형성한 후, 솔더 레지스트로 선정된 회로 마스크 패턴에 따라 UV의 광원이 조사되는 노광 공정, UV 광원을 받지 못한 구리층 부분을 제거하는 현상 공정, 에칭을 하여 솔더 레지스트가 형성되지 않은 구리층이 부식되는 식각 공정을 진행하여 선택적으로 구리층이 노출되도록 한다. 식각 공정에서 노광 및 현상 공정에서 제거되지 않은 잔류물이 제거되고 표면처리가 이루어진다. 도시 되지 않았지만 범프 하부에 금속층이 추가로 형성될 수 있다. 이러한 범프 하부 금속층은 니켈(Ni), 팔라듐(Pd), 백금(Pt) 및 그 합금을 포함할 수 있으며, 전기도금에 의해 형성 될 수 있다.
도 1에 도시되지 않았지만 더미 칩 몸체부(110)의 상부에도 범프가 형성될 수 있다.
기판
기판(250)은 단면, 양면 또는 다층으로 구성된 인쇄회로기판(Printed Circle Board; PCB)일 수 있다.
상기 기판(250)은 구체예로 절연층(230), 및 절연층(230)의 상부에 형성되는 도전층(210)을 포함할 수 있다.
상기 절연층(230)은 매트릭스 수지에 보강재가 함침된 복합재, 페놀수지, 세라믹 등을 포함할 수 있다. 상기 매트릭스 수지로는 에폭시 수지, 페놀수지 등이 사용될 수 있다. 상기 보강재로는 유리섬유, 유리섬유포, 종이 등이 사용될 수 있다.
상기 절연층(230)의 두께는 30 내지 1,600 ㎛의 범위로 형성될 수 있다. 상기 범위에서 기판의 전체 두께를 최소화할 수 있고, 고밀도 미세회로 패턴 구현이 가능하며, 부가적으로 기판의 유연성을 부여할 수 있는 효과를 가지게 된다.
상기 도전층(210)은 절연층(230)의 일면 또는 양면에 형성될 수 있다. 구체예에서는 상기 도전층(210)은 절연층(230)의 상부에만 형성될 수 있다. 또 다른 구체예에서는 상기 도전층(210)은 절연층(230)의 상부와 하부 양면에 형성될 수 있다. 예를 들면, 도 1의 경우와 같이, 도전층(210)은 절연층(230)의 상부 및 하부에 모두 형성될 수 있다.
구체예에서 상기 도전층(210)의 두께는 10 내지 100 ㎛의 범위로 형성될 수 있다. 상기 범위에서 도전층에 형성된 회로배선의 패턴 밀도를 향상시키는 효과를 가지게 된다.
상기 도전층(210)의 재질은 전도성 물질로서, 금속, 구체적으로 구리(Cu), 금(Au), 알루미늄(Al), 은(Ag) 중 적어도 하나를 포함할 수 있으며, 더 구체적으로 구리를 포함할 수 있다. 도전층은 단층 또는 다층으로 형성될 수 있다.
상기 도전층(210)은 패턴이 형성될 수 있다. 예를 들면, 상기 도전층은 전도성 물질로 도전층을 형성한 다음, 감광막 도포, 노광, 에칭, 감광막 스트립 등의 공정을 통해 인쇄회로 패턴을 형성할 수 있다.
도시되지 않았지만 상기 기판은 도전층을 보호하기 위한 보호층이 도전층 상부 또는 하부에 형성될 수 있다. 보호층은 도전층의 부식을 방지하기 위해 보호하는 재질로 형성될 수 있다. 상기 보호층은 상기 도전층이 습도나 수분에 의해 부식되지 않도록 절연성 재질로 형성될 수 있다. 상기 보호층은 절연성 잉크인 예컨대, 에폭시 수지와 같은 솔더 레지스트 재질로 형성될 수 있다.
또한 도 1에 도시되지 않았지만 기판(250)의 하부면(또는 상부면)에 외부 단자들이 형성될 수 있고 상기 외부 단자들은 외부 장치와 전기적으로 연결될 수 있다.
도 2는 본 발명 일실시예의 더미 칩 패키지의 단면도이다. 도 2를 참조하면, 본 발명 일실시예의 더미 칩 패키지(200)는 더미 칩 몸체부(110); 상기 더미 칩 몸체부(110) 하부에 형성된 범프(120); 및 상기 범프(120) 하부에 형성된 기판(250)을 포함하고, 더미 칩 몸체부(110)와 기판(250) 간의 갭(140)은 에폭시 몰딩 컴파운드(350)로 봉지될 수 있다.
도 3는 본 발명 다른 실시예의 더미 칩 패키지의 단면도이다. 도 3을 참조하면, 본 발명 또 다른 실시예의 더미 칩 패키지(300)는 더미 칩 몸체부(110); 상기 더미 칩 몸체부(110) 하부에 형성된 범프(120); 및 상기 범프(120) 하부에 형성된 기판(250)을 포함하고, 더미 칩 몸체부(110)와 기판(250) 간의 갭(140)과 더미 칩 몸체부(110)의 상부면 전체가 에폭시 몰딩 컴파운드(350)로 봉지될 수 있다.
도 4은 본 발명 또 다른 실시예의 더미 칩 패키지의 단면도이다. 도 4를 참조하면, 본 발명 또 다른 실시예의 더미 칩 패키지(400)는 더미 칩 몸체부(110); 상기 더미 칩 몸체부(110) 하부에 형성된 범프(120); 및 상기 범프(120) 하부에 형성된 기판(250)을 포함하고, 더미 칩 몸체부(110)와 기판(250) 간의 갭(140), 및 더미 칩 몸체부(110)의 상부면을 제외한 더미 칩 몸체부(110)의 측면 전체가 에폭시 몰딩 컴파운드(350)로 봉지될 수 있다.
도 1 내지 도 4에서 더미 칩 몸체부, 범프, 및 기판의 두께와 범프의 개수는 임의로 도시된 것으로서, 변경될 수 있다.
반도체 칩 패키지 공정을 통해 실제 반도체 칩을 기판에 실장하는 대신 더미 칩을 실장하여 본 발명의 더미 칩 패키지를 제조할 수 있으며 이 더미 칩 패키지는 반도체 칩 패키지 테스트용으로 사용된다.
구체적으로 적용하고자 하는 실제 반도체 패키징 공정을 통해 더미 칩 패키지(목적에 맞는 필요 수량) 제조한 후, 더미 칩 패키지를 구성하는 투명 또는 반투명 상태의 더미 칩을 통해 갭의 밀봉(Bump Gap Filling) 상태 및 공극(Void) 형성 여부를 목시로 광학 현미경을 이용하여 관찰할 수 있다. 즉, 갭의 밀봉(Bump Gap Filling) 상태 및 공극(Void) 형성 여부를 실제 반도체 칩을 사용하지 않고, 초음파영상장비(SAT: Scanning Acoustic Tomograph) 장비를 이용한 단면 분석 없이 직접 눈으로 관찰할 수 있다.
따라서, 반도체 칩 패키지 제조 공정상 불량여부를 고가의 반도체 칩을 폐기하는 일없이 확인할 수 있어 경제적 측면에서 비용 절감의 효과를 가져오게 된다.
도 5는 단일 더미 칩 패키지가 복수로 구성된 더미 칩 패키지의 평면도이다. 구체적으로 기판(150)에 복수의 더미 칩 몸체부(110)가 정렬이 되어 있으며 상기 더미 칩 몸체부(110) 및 상기 기판(250)의 사이에 접합부(130)가 형성될 수 있다. 상기 접합부(130)는 더미 칩 몸체부(110)의 평면형태가 사각형일 경우 모서리 부분에 형성될 수 있다. 상기 접합부(130)는 바람직하게 땝납분말에 플럭스를 혼합하여 페이스트상태(풀모양)로 만든 솔더 페이스트가 사용될 수 있다. 접합부(130)는 투명 또는 반투명 재질의 더미 칩 몸체부(110)에 의해 해당 위치 및 형태를 확인할 수 있다. 도시되지 않았지만 상기 더미 칩 몸체부(110)와 상기 기판(250) 사이에는 복수의 범프(120)가 형성된다. 더미 칩을 복수로 기판 상부에 배열하여 더미 칩 패키지를 구성하면 반도체 칩 패키지 제조 공정상 불량여부에 관한 테스트를 위하여 한번에 복수의 더미 칩 패키지를 이용하여 갭의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부에 대한 확인을 실시간으로 평가할 수 있다.
도 6은 단일 더미 칩 패키지가 복수로 구성된 더미 칩 패키지의 실제 사진이다.
이하, 본 발명의 일 실시예에 따른 더미 칩 패키지의 제조방법을 설명한다.
본 발명의 일 실시예에 따른 더미 칩 패키지의 제조 방법은 더미 칩 몸체부 하부에 범프를 형성하는 단계; 상기 범프 하부에 기판을 형성하는 단계; 및 상기 더미 칩 몸체부와 상기 기판 사이의 갭을 에폭시 몰딩 컴파운드로 밀봉하는 단계를 포함한다. 이러한 제조방법을 통해 반도체 칩 패키지의 범프 사이의 갭의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부에 대한 확인을 실시간으로 평가할 수 있는 더미 칩 패키지를 얻을 수 있다.
구체적으로 범프(120)는 더미 칩 몸체부(110)의 일면에 구리(Cu)를 10 내지 100 ㎛의 두께로 형성한 후 이를 마스크 얼라인하고 에칭하여 형성할 수 있다. 또는 기판 상부에 구리(Cu)를 10 내지 100 ㎛의 두께로 형성한 후 이를 마스크 얼라인하고 에칭하여 형성할 수 있다. 범프의 직경은 50 내지 300 ㎛이다.
상기 더미 칩 몸체부 하부에 범프를 형성하는 단계에서는 구체적으로 더미 칩 몸체부(110)의 하부에 10 내지 100 ㎛의 두께로 구리층을 형성하고 이를 마스크 얼라인하고 에칭하여 범프를 형성하게 된다. 상기 범프의 형성 공정은 이에 제한되지 않는다. 범프의 직경은 50 내지 300 ㎛일 수 있다.
상기 더미 칩 몸체부와 상기 기판 사이의 갭을 에폭시 몰딩 컴파운드로 밀봉하는 단계에서는 도 2 내지 도 4에 도시된 바와 같이 더미 칩 몸체부와 기판 사이에만 에폭시 몰딩 컴파운드로 봉지되거나, 더미 칩 몸체부와 기판 간의 갭과 더미 칩 몸체부의 상부면 전체가 에폭시 몰딩 컴파운드로 봉지되거나, 또는 더미 칩 몸체부와 기판 간의 갭, 및 더미 칩 몸체부의 상부면을 제외한 더미 칩 몸체부의 측면 전체가 에폭시 몰딩 컴파운드로 봉지될 수 있다.
실시예
하기 실시예에서는 본원발명에 의해 제조된 더미 칩 패키지에 대하여 이하에서 서술하는 측정방법으로서 하기 표 1 의 물성을 평가하였다.
(1) 투과율(%)
에폭시를 포함하는 더미 칩 몸체부를 10mm * 10mm로 자른 후 두께를 하기 표와 같이하여 Nippon Denshoku Kogyo(주)에서 제조된 투과율 측정기(Model 명: NDH 2000)에 Loading 후 측정을 하였다.(측정 광원 할로겐 Lamp, 독일(나르바 회사 제품), 20W)
(2) 황색지수(YI)
에폭시를 포함하는 더미 칩 몸체부를 10mm * 10mm로 자른 후 두께를 하기 표와 같이하여 Konica Minolta(주)에서 제조된 색차계(장치명: CM-3700D)를 이용하여 각 시편에 대해 5회 측정한 후 평균값을 적용하였다.
두께(mm) 투과율(%) 황색지수
실시예 1 0.12 69.60 56.68
실시예 2 0.53 61.93 89.84
실시예 3 1.01 55.02 90.10
이상 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야 한다.
100: 에폭시 몰딩 컴파운드로 밀봉되지 않은 더미 칩 패키지
200, 300, 400: 에폭시 몰딩 컴파운드로 밀봉된 더미 칩 패키지
110: 더미 칩 몸체부, 120: 범프, 130:접합부, 140: 갭, 150: 더미 칩
210: 도전층, 230: 절연층, 250: 기판
350: 에폭시 몰딩 컴파운드(EMC: epoxy molding compound)

Claims (8)

  1. 더미 칩 몸체부 및 상기 더미 칩 몸체부 하부에 형성된 범프를 포함하는 더미 칩; 및
    상기 범프 하부에 형성된 기판;
    을 포함하고,
    상기 더미 칩 몸체부와 상기 기판 사이의 갭이 에폭시 몰딩 컴파운드로 밀봉된 것을 특징으로 하는 더미 칩 패키지.
  2. 제1항에 있어서, 상기 범프가 구리(Cu)를 포함하고, 두께가 10 내지 100 ㎛ 직경은 50 내지 300 ㎛인 것을 특징으로 하는 더미 칩 패키지.
  3. 제1항에 있어서, 상기 더미 칩 몸체부는 에폭시수지를 포함하는 것을 특징으로 하는 더미 칩 패키지.
  4. 제1항에 있어서, 상기 더미 칩은 복수의 단일 더미 칩이 간격을 두고 기판 상부에 배열된 더미 칩 패키지.
  5. 제1항에 있어서, 상기 더미 칩 몸체부는 황색지수(YI)가 30 내지 100 인 것을 특징으로 하는 더미 칩 패키지.
  6. 제1항에 있어서, 상기 기판은 절연층; 및 상기 절연층의 상부에 형성된 도전층을 포함하고,
    상기 도전층은 상기 범프에 접하는 더미 칩 패키지.
  7. 제6항에 있어서, 상기 도전층은 구리(Cu)를 포함하고, 상기 절연층은 에폭시수지를 포함하는 더미 칩 패키지.
  8. 더미 칩 몸체부 하부에 범프를 형성하는 단계;
    상기 범프 하부에 기판을 형성하는 단계; 및
    상기 더미 칩 몸체부와 상기 기판 사이의 갭을 에폭시 몰딩 컴파운드로 밀봉하는 단계를 포함하는 더미 칩 패키지 제조방법.
KR1020150050950A 2015-04-10 2015-04-10 더미 칩 패키지, 이를 제조하는 방법, 및 이를 이용한 몰딩 평가 방법 KR20160121732A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150050950A KR20160121732A (ko) 2015-04-10 2015-04-10 더미 칩 패키지, 이를 제조하는 방법, 및 이를 이용한 몰딩 평가 방법
PCT/KR2016/003565 WO2016163731A1 (ko) 2015-04-10 2016-04-06 더미 칩 패키지 및 이를 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150050950A KR20160121732A (ko) 2015-04-10 2015-04-10 더미 칩 패키지, 이를 제조하는 방법, 및 이를 이용한 몰딩 평가 방법

Publications (1)

Publication Number Publication Date
KR20160121732A true KR20160121732A (ko) 2016-10-20

Family

ID=57072772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150050950A KR20160121732A (ko) 2015-04-10 2015-04-10 더미 칩 패키지, 이를 제조하는 방법, 및 이를 이용한 몰딩 평가 방법

Country Status (2)

Country Link
KR (1) KR20160121732A (ko)
WO (1) WO2016163731A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2018275894A1 (en) 2017-06-02 2019-12-12 Juno Therapeutics, Inc. Articles of manufacture and methods for treatment using adoptive cell therapy

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980066687A (ko) * 1997-01-28 1998-10-15 김광호 에폭시 몰딩 컴파운드(emc)의 유동 특성 평가방법
KR100300497B1 (ko) * 1999-07-23 2001-11-01 이수남 몰딩후 불량 반도체 패키지 검출 방법
KR100843202B1 (ko) * 2006-09-06 2008-07-02 삼성전자주식회사 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법
KR101007320B1 (ko) * 2008-07-25 2011-01-13 김종윤 반도체 몰드 금형의 세정용 더미
KR101238949B1 (ko) * 2011-03-29 2013-03-04 안영진 검사용 더미 기판

Also Published As

Publication number Publication date
WO2016163731A1 (ko) 2016-10-13

Similar Documents

Publication Publication Date Title
TWI654731B (zh) 包括電磁吸收及屏蔽之半導體元件
JP2949490B2 (ja) 半導体パッケージの製造方法
US20100091472A1 (en) Semiconductor package
JP5503322B2 (ja) 半導体装置の製造方法
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
DE102016105581A1 (de) Umleiten von Lotmaterial zu einer visuell prüfbaren Packungsoberfläche
Chen et al. Semiconductor packaging: materials interaction and reliability
US20120187585A1 (en) Manufacturing method of semiconductor device, semiconductor device and mobile communication device
Braun et al. Large area embedding for heterogeneous system integration
DE102010029550B4 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
JP2001024085A (ja) 半導体装置
TW200915943A (en) Method to form opening on solder mask layer with high precision of alignment
US20200083150A1 (en) Semiconductor device and method for manufacturing same
KR20160121732A (ko) 더미 칩 패키지, 이를 제조하는 방법, 및 이를 이용한 몰딩 평가 방법
US10192842B2 (en) Package for environmental parameter sensors and method for manufacturing a package for environmental parameter sensors
JP2010533383A (ja) はんだを用いない電子組立品およびこれらの製造方法
JP2004343122A (ja) 金属チップスケール半導体パッケージ及びその製造方法（Ｍｅｔａｌｃｈｉｐｓｃａｌｅｓｅｍｉｃｏｎｄｕｃｔｏｒｐａｃｋａｇｅａｎｄｍａｎｕｆａｃｔｕｒｉｎｇｍｅｔｈｏｄｔｈｅｒｅｏｆ）
WO2023223915A1 (ja) 回路基板、及び実装基板の製造方法
JP5592526B2 (ja) 樹脂封止型半導体装置の製造方法
JP2000307025A (ja) 電子部品とその製造方法および電子部品実装体
JP5308464B2 (ja) 半導体装置の製造方法
JP2011003890A (ja) 積層用半導体モジュール及び積層型半導体モジュール
JP2006303517A (ja) 半導体装置の製造方法
JP4507473B2 (ja) リードフレームの製造方法
KR101690859B1 (ko) 반도체 패키지용 기판 및 패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment