JP2001068799A - 多数個取りセラミック配線基板 - Google Patents
多数個取りセラミック配線基板Info
- Publication number
- JP2001068799A JP2001068799A JP24322799A JP24322799A JP2001068799A JP 2001068799 A JP2001068799 A JP 2001068799A JP 24322799 A JP24322799 A JP 24322799A JP 24322799 A JP24322799 A JP 24322799A JP 2001068799 A JP2001068799 A JP 2001068799A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring board
- board
- sealing resin
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 得られる電子装置を外部電気回路基板に強固
に実装することが困難である。また、搭載される電子部
品を封止する作業が煩雑である。 【解決手段】 セラミック母基板１に各々が分割線３で
区切られて配列形成された多数の配線基板領域２と、こ
の分割線３上にセラミック母基板１を貫通して形成され
た配線用貫通孔４と、この配線用貫通孔４の内壁を通
り、各配線基板領域２の上面から下面にかけて導出する
メタライズ配線導体５とを具備して成り、各配線基板領
域２の上面に電子部品７が搭載されるとともに封止樹脂
９が滴下される多数個取りセラミック配線基板であっ
て、配線用貫通孔４の上面側開口が樹脂膜６で塞がれて
いる。各配線基板領域２の上面に封止樹脂９を滴下して
も配線用貫通孔４の内部に封止樹脂９が流れ込むような
ことがない。
に実装することが困難である。また、搭載される電子部
品を封止する作業が煩雑である。 【解決手段】 セラミック母基板１に各々が分割線３で
区切られて配列形成された多数の配線基板領域２と、こ
の分割線３上にセラミック母基板１を貫通して形成され
た配線用貫通孔４と、この配線用貫通孔４の内壁を通
り、各配線基板領域２の上面から下面にかけて導出する
メタライズ配線導体５とを具備して成り、各配線基板領
域２の上面に電子部品７が搭載されるとともに封止樹脂
９が滴下される多数個取りセラミック配線基板であっ
て、配線用貫通孔４の上面側開口が樹脂膜６で塞がれて
いる。各配線基板領域２の上面に封止樹脂９を滴下して
も配線用貫通孔４の内部に封止樹脂９が流れ込むような
ことがない。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子や水晶
振動子等の電子部品を搭載するための配線基板となる配
線基板領域を広面積のセラミック母基板中に縦横に多数
個配列形成して成る多数個取りセラミック配線基板に関
するものである。
振動子等の電子部品を搭載するための配線基板となる配
線基板領域を広面積のセラミック母基板中に縦横に多数
個配列形成して成る多数個取りセラミック配線基板に関
するものである。
【０００２】
【従来の技術】従来、半導体素子や水晶振動子等の電子
部品を搭載するための配線基板は、図６に断面図で、図
７に斜視図で示すように、酸化アルミニウム質焼結体等
のセラミック材料から成り、外周側面に上下に貫通する
複数の切り欠き部31ａを有する略四角平板状の絶縁基体
31と、この絶縁基体31の上面から切り欠き部31ａの側面
を介して下面に導出する複数のメタライズ配線導体32と
から構成されている。
部品を搭載するための配線基板は、図６に断面図で、図
７に斜視図で示すように、酸化アルミニウム質焼結体等
のセラミック材料から成り、外周側面に上下に貫通する
複数の切り欠き部31ａを有する略四角平板状の絶縁基体
31と、この絶縁基体31の上面から切り欠き部31ａの側面
を介して下面に導出する複数のメタライズ配線導体32と
から構成されている。
【０００３】そして、この配線基板は、その上面中央部
に電子部品33を搭載するとともに、電子部品33の各電極
を半田バンプ34等の電気的接続手段を介してメタライズ
配線導体32に電気的に接続し、しかる後、絶縁基体31の
上面に電子部品33を覆うようにして封止樹脂35を固着さ
せ、この封止樹脂35により電子部品33を封止することに
よって製品としての電子装置となり、メタライズ配線導
体32で絶縁基体31の切り欠き部31ａの側面から下面にか
けて導出する部位を外部電気回路基板の配線導体に半田
を介して接続することによって外部電気回路基板に実装
されることとなる。
に電子部品33を搭載するとともに、電子部品33の各電極
を半田バンプ34等の電気的接続手段を介してメタライズ
配線導体32に電気的に接続し、しかる後、絶縁基体31の
上面に電子部品33を覆うようにして封止樹脂35を固着さ
せ、この封止樹脂35により電子部品33を封止することに
よって製品としての電子装置となり、メタライズ配線導
体32で絶縁基体31の切り欠き部31ａの側面から下面にか
けて導出する部位を外部電気回路基板の配線導体に半田
を介して接続することによって外部電気回路基板に実装
されることとなる。
【０００４】ところで、このような配線基板は近時、電
子装置の小型化の要求に伴い、その大きさが数ｍｍ角程
度の極めて小さなものとなってきており、多数個の配線
基板の取り扱いを容易とするために、また、配線基板お
よび電子装置の製作を効率よくするために、１枚の広面
積のセラミック母基板中から多数個の配線基板を同時集
約的に得るようになした、いわゆる多数個取りセラミッ
ク配線基板の形態で製作される。
子装置の小型化の要求に伴い、その大きさが数ｍｍ角程
度の極めて小さなものとなってきており、多数個の配線
基板の取り扱いを容易とするために、また、配線基板お
よび電子装置の製作を効率よくするために、１枚の広面
積のセラミック母基板中から多数個の配線基板を同時集
約的に得るようになした、いわゆる多数個取りセラミッ
ク配線基板の形態で製作される。
【０００５】このような多数個取りセラミック配線基板
の従来の例を図８（ａ）・（ｂ）にそれぞれ上面図およ
び断面図で示す。
の従来の例を図８（ａ）・（ｂ）にそれぞれ上面図およ
び断面図で示す。
【０００６】従来の多数個取りセラミック配線基板は、
図８（ａ）・（ｂ）に示すように、セラミックスから成
る略四角平板状の広面積のセラミック母基板21に、各々
が上述の配線基板となる多数個の配線基板領域22が分割
線23で区切られるようにして縦横に配列形成されて成る
とともに、各配線基板領域22を区切る分割線23上に上述
の配線基板の切り欠き部31ａとなる複数の配線用貫通孔
24がセラミック母基板21を貫通するようにして形成され
て成る。そして、各配線基板領域22の上面から配線用貫
通孔24の内壁を介して下面にかけては、上述の配線基板
のメタライズ配線導体32となるメタライズ配線導体25が
被着形成されている。
図８（ａ）・（ｂ）に示すように、セラミックスから成
る略四角平板状の広面積のセラミック母基板21に、各々
が上述の配線基板となる多数個の配線基板領域22が分割
線23で区切られるようにして縦横に配列形成されて成る
とともに、各配線基板領域22を区切る分割線23上に上述
の配線基板の切り欠き部31ａとなる複数の配線用貫通孔
24がセラミック母基板21を貫通するようにして形成され
て成る。そして、各配線基板領域22の上面から配線用貫
通孔24の内壁を介して下面にかけては、上述の配線基板
のメタライズ配線導体32となるメタライズ配線導体25が
被着形成されている。
【０００７】なお、この多数個取りセラミック配線基板
においては、各配線基板領域22の上面中央部に電子部品
を搭載するとともに、電子部品の各電極とメタライズ配
線導体25とを半田バンプ等の電気的接続手段を介して電
気的に接続し、しかる後、各配線基板領域22の上面に電
子部品を覆うようにして液状の封止樹脂を滴下するとと
もに熱硬化させて電子部品を封止し、最後にセラミック
母基板21を分割線23に沿って分割すれば、図６・７に示
すような電子装置が多数個、同時集約的に製作されこと
となる。
においては、各配線基板領域22の上面中央部に電子部品
を搭載するとともに、電子部品の各電極とメタライズ配
線導体25とを半田バンプ等の電気的接続手段を介して電
気的に接続し、しかる後、各配線基板領域22の上面に電
子部品を覆うようにして液状の封止樹脂を滴下するとと
もに熱硬化させて電子部品を封止し、最後にセラミック
母基板21を分割線23に沿って分割すれば、図６・７に示
すような電子装置が多数個、同時集約的に製作されこと
となる。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
多数個取りセラミック配線基板では、各配線基板領域22
を区切る分割線23上に配線用貫通孔24が形成されている
ことから、各配線基板領域22に電子部品を搭載した後、
各配線基板領域22の上面に電子部品を覆うようにして液
状の封止樹脂を滴下すると、液状の封止樹脂の一部がそ
の流動性により配線用貫通孔24内に流れ込んでしまいや
すい。そして、配線用貫通孔24内に封止樹脂が流れ込む
と、セラミック母基板21を分割線23に沿って分割して電
子装置となした後、配線基板の切り欠き部側面のメタラ
イズ配線導体を封止樹脂が覆ってしまい、その結果、電
子装置を外部電気回路基板に実装する際に配線基板のメ
タライズ配線導体と外部電気回路基板の配線導体との間
に大きな半田の溜まりが形成されずに電子装置を外部電
気回路基板に強固に実装することができなくなってしま
うという問題を発生させる。
多数個取りセラミック配線基板では、各配線基板領域22
を区切る分割線23上に配線用貫通孔24が形成されている
ことから、各配線基板領域22に電子部品を搭載した後、
各配線基板領域22の上面に電子部品を覆うようにして液
状の封止樹脂を滴下すると、液状の封止樹脂の一部がそ
の流動性により配線用貫通孔24内に流れ込んでしまいや
すい。そして、配線用貫通孔24内に封止樹脂が流れ込む
と、セラミック母基板21を分割線23に沿って分割して電
子装置となした後、配線基板の切り欠き部側面のメタラ
イズ配線導体を封止樹脂が覆ってしまい、その結果、電
子装置を外部電気回路基板に実装する際に配線基板のメ
タライズ配線導体と外部電気回路基板の配線導体との間
に大きな半田の溜まりが形成されずに電子装置を外部電
気回路基板に強固に実装することができなくなってしま
うという問題を発生させる。
【０００９】また、この従来の多数個取りセラミック配
線基板では、各配線基板領域22を区切る分割線23上に配
線用貫通孔24が形成されていることから、各配線基板領
域22に電子部品を搭載した後、各配線基板領域22の上面
に電子部品を覆うようにして液状の封止樹脂を滴下する
際に、配線用貫通孔24内に封止樹脂が流れ込むのを防止
するために、液状の封止樹脂を各配線基板領域22の中央
部にそれぞれ個別に滴下する必要があり、このため封止
の作業が極めて煩雑であるという問題点があった。
線基板では、各配線基板領域22を区切る分割線23上に配
線用貫通孔24が形成されていることから、各配線基板領
域22に電子部品を搭載した後、各配線基板領域22の上面
に電子部品を覆うようにして液状の封止樹脂を滴下する
際に、配線用貫通孔24内に封止樹脂が流れ込むのを防止
するために、液状の封止樹脂を各配線基板領域22の中央
部にそれぞれ個別に滴下する必要があり、このため封止
の作業が極めて煩雑であるという問題点があった。
【００１０】本発明は、かかる従来の問題点に鑑み案出
されたものであり、その目的は各配線基板領域に電子部
品を搭載した後、各配線基板領域の上面に電子部品を覆
うようにして液状の封止樹脂を滴下する際に、配線用貫
通孔内に封止樹脂が流れ込むことがなく、その結果、セ
ラミック母基板を分割して電子装置となした後、配線基
板の切り欠き部側面の配線導体が完全に露出して、これ
により電子装置を外部電気回路基板に強固に実装するこ
とが可能な多数個取りセラミック配線基板を提供するこ
とにある。
されたものであり、その目的は各配線基板領域に電子部
品を搭載した後、各配線基板領域の上面に電子部品を覆
うようにして液状の封止樹脂を滴下する際に、配線用貫
通孔内に封止樹脂が流れ込むことがなく、その結果、セ
ラミック母基板を分割して電子装置となした後、配線基
板の切り欠き部側面の配線導体が完全に露出して、これ
により電子装置を外部電気回路基板に強固に実装するこ
とが可能な多数個取りセラミック配線基板を提供するこ
とにある。
【００１１】また、本発明の別の目的は、各配線基板領
域に電子部品を搭載した後、各配線基板領域の上面に電
子部品を覆うようにして液状の封止樹脂を滴下する際
に、液状の封止樹脂を各配線基板領域毎にそれぞれ個別
に滴下する必要がなく、セラミック母基板の上面に一括
して滴下することができ、それにより封止の作業を極め
て簡便なものとすることが可能な多数個取りセラミック
配線基板を提供することにある。
域に電子部品を搭載した後、各配線基板領域の上面に電
子部品を覆うようにして液状の封止樹脂を滴下する際
に、液状の封止樹脂を各配線基板領域毎にそれぞれ個別
に滴下する必要がなく、セラミック母基板の上面に一括
して滴下することができ、それにより封止の作業を極め
て簡便なものとすることが可能な多数個取りセラミック
配線基板を提供することにある。
【００１２】
【課題を解決するための手段】本発明の多数個取りセラ
ミック配線基板は、セラミック母基板に各々が分割線で
区切られて配列形成された多数の配線基板領域と、この
分割線上にセラミック母基板を貫通して形成された配線
用貫通孔と、この配線用貫通孔の内壁を通り、各配線基
板領域の上面から下面にかけて導出するメタライズ配線
導体とを具備して成り、各配線基板領域の上面に電子部
品が搭載されるとともに封止樹脂が滴下される多数個取
りセラミック配線基板であって、配線用貫通孔の上面側
開口が樹脂膜で塞がれていることを特徴とするものであ
る。
ミック配線基板は、セラミック母基板に各々が分割線で
区切られて配列形成された多数の配線基板領域と、この
分割線上にセラミック母基板を貫通して形成された配線
用貫通孔と、この配線用貫通孔の内壁を通り、各配線基
板領域の上面から下面にかけて導出するメタライズ配線
導体とを具備して成り、各配線基板領域の上面に電子部
品が搭載されるとともに封止樹脂が滴下される多数個取
りセラミック配線基板であって、配線用貫通孔の上面側
開口が樹脂膜で塞がれていることを特徴とするものであ
る。
【００１３】本発明の多数個取りセラミック配線基板に
よれば、各配線基板領域を区切る分割線上に形成された
配線用貫通孔は、その上面側開口が樹脂膜で塞がれてい
ることから、各配線基板領域に電子部品を搭載した後、
各配線基板領域の上面に電子部品を覆うようにして液状
の封止樹脂を滴下しても、配線用貫通孔内に封止樹脂が
流れ込むようなことはなく、したがって、セラミック母
基板を分割して半導体装置となした後、配線基板の切り
欠き部側面のメタライズ配線導体が封止樹脂で覆われる
ことはない。また、同時に、各配線基板領域に電子部品
を搭載した後、各配線基板領域の上面に電子部品を覆う
ようにして液状の封止樹脂を滴下する際に、配線用貫通
孔内に封止樹脂が流れ込むことがないことから、液状の
封止樹脂を各配線基板領域毎にそれぞれ個別に滴下する
必要がなく、セラミック母基板の上面に一括して滴下す
ることが可能である。
よれば、各配線基板領域を区切る分割線上に形成された
配線用貫通孔は、その上面側開口が樹脂膜で塞がれてい
ることから、各配線基板領域に電子部品を搭載した後、
各配線基板領域の上面に電子部品を覆うようにして液状
の封止樹脂を滴下しても、配線用貫通孔内に封止樹脂が
流れ込むようなことはなく、したがって、セラミック母
基板を分割して半導体装置となした後、配線基板の切り
欠き部側面のメタライズ配線導体が封止樹脂で覆われる
ことはない。また、同時に、各配線基板領域に電子部品
を搭載した後、各配線基板領域の上面に電子部品を覆う
ようにして液状の封止樹脂を滴下する際に、配線用貫通
孔内に封止樹脂が流れ込むことがないことから、液状の
封止樹脂を各配線基板領域毎にそれぞれ個別に滴下する
必要がなく、セラミック母基板の上面に一括して滴下す
ることが可能である。
【００１４】
【発明の実施の形態】次に、本発明の多数個取りセラミ
ック配線基板について添付の図面を基に説明する。
ック配線基板について添付の図面を基に説明する。
【００１５】図１（ａ）・（ｂ）は、それぞれ本発明の
多数個取りセラミック配線基板の実施の形態の一例を示
す上面図および断面図であり、１はセラミック母基板で
ある。
多数個取りセラミック配線基板の実施の形態の一例を示
す上面図および断面図であり、１はセラミック母基板で
ある。
【００１６】セラミック母基板１は、主として酸化アル
ミニウム質焼結体や窒化アルミニウム質焼結体・ムライ
ト質焼結体・窒化珪素質焼結体・炭化珪素質焼結体・ガ
ラスセラミックス等の電気絶縁材料から成る四角形状の
略平板であり、その中央部に各々が分割線３で区切られ
た多数の配線基板領域２が縦横に配列形成されており、
各配線基板領域２を区切る分割線３上にはセラミック母
基板１を貫通する配線用貫通孔４が形成されている。
ミニウム質焼結体や窒化アルミニウム質焼結体・ムライ
ト質焼結体・窒化珪素質焼結体・炭化珪素質焼結体・ガ
ラスセラミックス等の電気絶縁材料から成る四角形状の
略平板であり、その中央部に各々が分割線３で区切られ
た多数の配線基板領域２が縦横に配列形成されており、
各配線基板領域２を区切る分割線３上にはセラミック母
基板１を貫通する配線用貫通孔４が形成されている。
【００１７】セラミック母基板１に配列形成された各配
線基板領域２は、セラミック母基板１が分割線３に沿っ
て分割されることにより、それぞれが配線基板となる領
域であり、その上面中央部に圧電振動子や半導体素子等
の電子部品が搭載される。
線基板領域２は、セラミック母基板１が分割線３に沿っ
て分割されることにより、それぞれが配線基板となる領
域であり、その上面中央部に圧電振動子や半導体素子等
の電子部品が搭載される。
【００１８】また、各配線基板領域２には、配線用貫通
孔４の内壁を通ってその上面から下面に導出する複数個
のメタライズ配線導体５が被着形成されている。
孔４の内壁を通ってその上面から下面に導出する複数個
のメタライズ配線導体５が被着形成されている。
【００１９】メタライズ配線導体５は、タングステンや
モリブデン・銀・銅等の金属粉末メタライズから成り、
各配線基板領域２に搭載される電子部品の各電極を外部
の電気回路に電気的に導出するための導電路として機能
し、その上面部位には電子部品の電極が例えば半田バン
プやボンディングワイヤ等の電気的接続手段を介して電
気的に接続される。
モリブデン・銀・銅等の金属粉末メタライズから成り、
各配線基板領域２に搭載される電子部品の各電極を外部
の電気回路に電気的に導出するための導電路として機能
し、その上面部位には電子部品の電極が例えば半田バン
プやボンディングワイヤ等の電気的接続手段を介して電
気的に接続される。
【００２０】また、セラミック母基板１に形成された配
線用貫通孔４は、メタライズ配線導体５をセラミック母
基板１の上面から下面に導出させるための経路を提供す
るとともに、得られる配線基板の側面にメタライズ配線
導体５が被着された切り欠き部を形成するためのもので
ある。
線用貫通孔４は、メタライズ配線導体５をセラミック母
基板１の上面から下面に導出させるための経路を提供す
るとともに、得られる配線基板の側面にメタライズ配線
導体５が被着された切り欠き部を形成するためのもので
ある。
【００２１】このようなセラミック母基板１は、その絶
縁材料が例えば酸化アルミニウム質焼結体から成る場合
であれば、酸化アルミニウム・酸化珪素・酸化カルシウ
ム・酸化マグネシウム等の原料粉末に適当な有機バイン
ダおよび溶剤を添加混合して泥漿状となすとともに、こ
れを従来周知のドクタブレード法を採用してシート状に
形成してセラミックグリーンシートを得、しかる後、こ
のセラミックグリーンシートに適当な打ち抜き加工およ
びタングステンやモリブデン等の高融点金属粉末を含む
金属ペーストの印刷を施すとともに、これを還元雰囲気
中、約1600℃の温度で焼成することによって製作され
る。
縁材料が例えば酸化アルミニウム質焼結体から成る場合
であれば、酸化アルミニウム・酸化珪素・酸化カルシウ
ム・酸化マグネシウム等の原料粉末に適当な有機バイン
ダおよび溶剤を添加混合して泥漿状となすとともに、こ
れを従来周知のドクタブレード法を採用してシート状に
形成してセラミックグリーンシートを得、しかる後、こ
のセラミックグリーンシートに適当な打ち抜き加工およ
びタングステンやモリブデン等の高融点金属粉末を含む
金属ペーストの印刷を施すとともに、これを還元雰囲気
中、約1600℃の温度で焼成することによって製作され
る。
【００２２】さらに、本発明の多数個取りセラミック配
線基板においては、セラミック母基板１の分割線３上に
形成された配線用貫通孔４の上面側開口を塞ぐようにし
て、エポキシ樹脂やポリイミド樹脂・フェノール樹脂・
ビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成
る樹脂膜６が被着されている。
線基板においては、セラミック母基板１の分割線３上に
形成された配線用貫通孔４の上面側開口を塞ぐようにし
て、エポキシ樹脂やポリイミド樹脂・フェノール樹脂・
ビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成
る樹脂膜６が被着されている。
【００２３】そして、例えば図２に断面図で示すよう
に、セラミック母基板１の各配線基板領域２の上面中央
部に電子部品７を搭載するとともに、電子部品７の電極
とメタライズ配線導体５とを半田バンプ８等の電気的接
続手段を介して電気的に接続した後、セラミック母基板
１の上面の略全面に電子部品７を覆うようにして液状の
封止樹脂９を滴下するとともに熱硬化させ、最後にセラ
ミック母基板１および樹脂膜６ならびに封止樹脂９を分
割線３に沿って分割することによって、図３に断面図で
示すように、各配線基板領域２が独立することにより形
成され、側面に配線用貫通孔４が分割されることにより
形成された切り欠き部11ａを有する配線基板11上に電子
部品７が搭載されるとともに封止樹脂９で封止された電
子装置が製作される。
に、セラミック母基板１の各配線基板領域２の上面中央
部に電子部品７を搭載するとともに、電子部品７の電極
とメタライズ配線導体５とを半田バンプ８等の電気的接
続手段を介して電気的に接続した後、セラミック母基板
１の上面の略全面に電子部品７を覆うようにして液状の
封止樹脂９を滴下するとともに熱硬化させ、最後にセラ
ミック母基板１および樹脂膜６ならびに封止樹脂９を分
割線３に沿って分割することによって、図３に断面図で
示すように、各配線基板領域２が独立することにより形
成され、側面に配線用貫通孔４が分割されることにより
形成された切り欠き部11ａを有する配線基板11上に電子
部品７が搭載されるとともに封止樹脂９で封止された電
子装置が製作される。
【００２４】この多数個取りセラミック配線基板におい
て、樹脂膜６は、配線用貫通孔４の上面側開口を塞ぐこ
とにより、各配線基板領域２に電子部品７を搭載した
後、各配線基板領域２上に電子部品７を覆うようにして
液状の封止樹脂９を滴下する際に、滴下された封止樹脂
９が配線用貫通孔４の内部に流れ込むのを防止するため
のものであり、樹脂膜６が配線用貫通孔４の上面側開口
部を塞いでいることから、各配線基板領域２に電子部品
７を搭載した後、各配線基板領域２上に電子部品７を覆
うようにして液状の封止樹脂９を滴下したとしても、滴
下された封止樹脂９が配線用貫通孔４の内部に流れ込む
ことは一切ない。
て、樹脂膜６は、配線用貫通孔４の上面側開口を塞ぐこ
とにより、各配線基板領域２に電子部品７を搭載した
後、各配線基板領域２上に電子部品７を覆うようにして
液状の封止樹脂９を滴下する際に、滴下された封止樹脂
９が配線用貫通孔４の内部に流れ込むのを防止するため
のものであり、樹脂膜６が配線用貫通孔４の上面側開口
部を塞いでいることから、各配線基板領域２に電子部品
７を搭載した後、各配線基板領域２上に電子部品７を覆
うようにして液状の封止樹脂９を滴下したとしても、滴
下された封止樹脂９が配線用貫通孔４の内部に流れ込む
ことは一切ない。
【００２５】したがって、各配線基板領域２に電子部品
７を搭載してこれを封止樹脂９で封止した後、セラミッ
ク母基板１を分割線３に沿って分割することにより、電
子装置となした際に、配線基板11の切り欠き部11ａ側面
のメタライズ配線導体５が封止樹脂９で覆われることは
一切なく、その結果、電子装置を外部電気回路基板に実
装する際に、切り欠き部11ａ内のメタライズ配線導体５
と外部電気回路基板の配線導体との間に大きな半田の溜
りを形成して両者を極めて強固に接続することが可能と
なる。
７を搭載してこれを封止樹脂９で封止した後、セラミッ
ク母基板１を分割線３に沿って分割することにより、電
子装置となした際に、配線基板11の切り欠き部11ａ側面
のメタライズ配線導体５が封止樹脂９で覆われることは
一切なく、その結果、電子装置を外部電気回路基板に実
装する際に、切り欠き部11ａ内のメタライズ配線導体５
と外部電気回路基板の配線導体との間に大きな半田の溜
りを形成して両者を極めて強固に接続することが可能と
なる。
【００２６】また、各配線基板領域11に電子部品７を搭
載した後、各配線基板領域２上に電子部品７を覆うよう
にして液状の封止樹脂９を滴下しても、滴下された封止
樹脂９が配線用貫通孔４の内部に流れ込むことがないこ
とから、液状の封止樹脂９を各配線基板領域２毎に個別
に滴下する必要がなく、封止樹脂９をセラミック母基板
１の上面に一括して滴下することにより電子部品７を封
止することができ、封止の作業を極めて簡便なものとす
ることが可能である。
載した後、各配線基板領域２上に電子部品７を覆うよう
にして液状の封止樹脂９を滴下しても、滴下された封止
樹脂９が配線用貫通孔４の内部に流れ込むことがないこ
とから、液状の封止樹脂９を各配線基板領域２毎に個別
に滴下する必要がなく、封止樹脂９をセラミック母基板
１の上面に一括して滴下することにより電子部品７を封
止することができ、封止の作業を極めて簡便なものとす
ることが可能である。
【００２７】なお、樹脂膜６は、その厚みが0.05ｍｍ未
満であると、多数個取りセラミック配線基板を取り扱う
際等に印加される外力により容易に破れてしまい、各配
線基板領域２に電子部品７を搭載した後、各配線基板領
域２上に電子部品７を覆うようにして液状の封止樹脂９
を滴下する際に、滴下された封止樹脂９が配線用貫通孔
４の内部に流れ込むのを有効に防止する機能を喪失して
しまいやすい。他方、0.5 ｍｍを超えると、各配線基板
領域２に電子部品７を搭載した後、各配線基板領域２上
に電子部品７を覆うようにして液状の封止樹脂９を滴下
する際に、滴下された封止樹脂９の流れを阻害し、封止
樹脂９の中にボイドを発生させる危険性が高いものとな
るとともに、得られる電子装置の高さが不要に高いもの
となってしまう危険性がある。したがって、樹脂膜６
は、その厚みを0.05〜0.5 ｍｍの範囲としておくことが
好ましい。
満であると、多数個取りセラミック配線基板を取り扱う
際等に印加される外力により容易に破れてしまい、各配
線基板領域２に電子部品７を搭載した後、各配線基板領
域２上に電子部品７を覆うようにして液状の封止樹脂９
を滴下する際に、滴下された封止樹脂９が配線用貫通孔
４の内部に流れ込むのを有効に防止する機能を喪失して
しまいやすい。他方、0.5 ｍｍを超えると、各配線基板
領域２に電子部品７を搭載した後、各配線基板領域２上
に電子部品７を覆うようにして液状の封止樹脂９を滴下
する際に、滴下された封止樹脂９の流れを阻害し、封止
樹脂９の中にボイドを発生させる危険性が高いものとな
るとともに、得られる電子装置の高さが不要に高いもの
となってしまう危険性がある。したがって、樹脂膜６
は、その厚みを0.05〜0.5 ｍｍの範囲としておくことが
好ましい。
【００２８】また、樹脂膜６は、電子部品７を各配線基
板領域２に搭載する際や、得られる電子装置を外部電気
回路基板に実装する際等に約200 ℃程度の熱に曝される
ことから、エポキシ樹脂やポリイミド樹脂・フェノール
樹脂・ビスマレイミドトリアジン樹脂等の200 ℃以上の
耐熱性を有する熱硬化樹脂で形成することが好ましい。
板領域２に搭載する際や、得られる電子装置を外部電気
回路基板に実装する際等に約200 ℃程度の熱に曝される
ことから、エポキシ樹脂やポリイミド樹脂・フェノール
樹脂・ビスマレイミドトリアジン樹脂等の200 ℃以上の
耐熱性を有する熱硬化樹脂で形成することが好ましい。
【００２９】なお、セラミック母基板１の上面に配線用
貫通孔４を塞ぐようにして樹脂膜６を被着させるには、
未硬化の感光性樹脂フィルムをセラミック母基板１の上
面の全面に貼り付けるとともに、これを配線用貫通孔４
を覆う所定のパターンに露光・現像した後、加熱して熱
硬化させる方法が採用され得る。あるいは、所定のパタ
ーンに打ち抜いた未硬化の熱硬化性樹脂フィルムをセラ
ミック母基板１の上面に配線用貫通孔４を覆うようにし
て貼り付け、これを加熱して熱硬化させる方法が採用さ
れ得る。
貫通孔４を塞ぐようにして樹脂膜６を被着させるには、
未硬化の感光性樹脂フィルムをセラミック母基板１の上
面の全面に貼り付けるとともに、これを配線用貫通孔４
を覆う所定のパターンに露光・現像した後、加熱して熱
硬化させる方法が採用され得る。あるいは、所定のパタ
ーンに打ち抜いた未硬化の熱硬化性樹脂フィルムをセラ
ミック母基板１の上面に配線用貫通孔４を覆うようにし
て貼り付け、これを加熱して熱硬化させる方法が採用さ
れ得る。
【００３０】かくして、本発明の多数個取りセラミック
配線基板によれば、各配線基板領域２の上面中央部に電
子部品７を搭載するとともに、この電子部品７の各電極
を各々対応するメタライズ配線導体５に半田バンプ８等
の電気的接続手段を介して接続した後、各配線基板領域
２の上面に電子部品７を覆うようにして封止樹脂を滴下
するとともに熱硬化させ、最後にセラミック母基板１お
よび樹脂膜６ならびに封止樹脂９を分割線３に沿って分
割することにより、多数個の電子装置が同時集約的に製
作されることとなる。
配線基板によれば、各配線基板領域２の上面中央部に電
子部品７を搭載するとともに、この電子部品７の各電極
を各々対応するメタライズ配線導体５に半田バンプ８等
の電気的接続手段を介して接続した後、各配線基板領域
２の上面に電子部品７を覆うようにして封止樹脂を滴下
するとともに熱硬化させ、最後にセラミック母基板１お
よび樹脂膜６ならびに封止樹脂９を分割線３に沿って分
割することにより、多数個の電子装置が同時集約的に製
作されることとなる。
【００３１】なお、本発明は、上述の実施の形態の一例
に限定されるものではなく、本発明の要旨を逸脱しない
範囲であれば、種々の変更は可能であり、例えば上述の
実施の形態の一例では、樹脂膜６は各配線用貫通孔４毎
に個別のパターンで覆うものであったが、樹脂膜６は図
４に上面図で示すように各配線用貫通孔４を連続したパ
ターンで覆うものであってもよい。
に限定されるものではなく、本発明の要旨を逸脱しない
範囲であれば、種々の変更は可能であり、例えば上述の
実施の形態の一例では、樹脂膜６は各配線用貫通孔４毎
に個別のパターンで覆うものであったが、樹脂膜６は図
４に上面図で示すように各配線用貫通孔４を連続したパ
ターンで覆うものであってもよい。
【００３２】また、図５に上面図で示すように、各配線
基板領域２を区切る分割線３上に、樹脂膜６により塞が
れてないダミーの貫通孔10を設けてもよい。このよう
に、分割線３上に樹脂膜６により塞がれていないダミー
の貫通孔10を設けることによって、各配線基板領域２に
電子部品を搭載した後、各配線基板領域２の上に電子部
品を覆うようにして封止樹脂を滴下する際に、ダミーの
貫通孔10内に封止樹脂の一部を入り込ませ、これにより
セラミック母基板１を分割線３に沿って分割して得た電
子装置において、ダミーの貫通孔10が分割されて形成さ
れる切り欠き部側面に封止樹脂が固着し、このダミーの
貫通孔10が分割されて形成される切り欠き部側面および
配線基板上面を介して封止樹脂と配線基板とを三次元的
に強固に固着させることができる。
基板領域２を区切る分割線３上に、樹脂膜６により塞が
れてないダミーの貫通孔10を設けてもよい。このよう
に、分割線３上に樹脂膜６により塞がれていないダミー
の貫通孔10を設けることによって、各配線基板領域２に
電子部品を搭載した後、各配線基板領域２の上に電子部
品を覆うようにして封止樹脂を滴下する際に、ダミーの
貫通孔10内に封止樹脂の一部を入り込ませ、これにより
セラミック母基板１を分割線３に沿って分割して得た電
子装置において、ダミーの貫通孔10が分割されて形成さ
れる切り欠き部側面に封止樹脂が固着し、このダミーの
貫通孔10が分割されて形成される切り欠き部側面および
配線基板上面を介して封止樹脂と配線基板とを三次元的
に強固に固着させることができる。
【００３３】
【発明の効果】本発明の多数個取りセラミック配線基板
によれば、各配線基板領域を区切る分割線上に形成され
た配線用貫通孔は、その上面側開口が樹脂膜で塞がれて
いることから、各配線基板領域に電子部品を搭載した
後、各配線基板領域の上面に電子部品を覆うようにして
液状の封止樹脂を滴下しても、配線用貫通孔内に封止樹
脂が流れ込むようなことはなく、したがって、セラミッ
ク母基板を分割して半導体装置となした後、配線基板の
切り欠き部側面のメタライズ配線導体が封止樹脂で覆わ
れることはなく、これにより電子装置を外部電気回路基
板に強固に実装することが可能である。
によれば、各配線基板領域を区切る分割線上に形成され
た配線用貫通孔は、その上面側開口が樹脂膜で塞がれて
いることから、各配線基板領域に電子部品を搭載した
後、各配線基板領域の上面に電子部品を覆うようにして
液状の封止樹脂を滴下しても、配線用貫通孔内に封止樹
脂が流れ込むようなことはなく、したがって、セラミッ
ク母基板を分割して半導体装置となした後、配線基板の
切り欠き部側面のメタライズ配線導体が封止樹脂で覆わ
れることはなく、これにより電子装置を外部電気回路基
板に強固に実装することが可能である。
【００３４】また、同時に、各配線基板領域に電子部品
を搭載した後、各配線基板領域の上面に電子部品を覆う
ようにして液状の封止樹脂を滴下する際に、配線用貫通
孔内に封止樹脂が流れ込むことがないことから、液状の
封止樹脂を各配線基板領域毎にそれぞれ個別に滴下する
必要がなく、セラミック母基板の上面に一括して滴下す
ることができ、それにより封止の作業を極めて簡便なも
のとすることが可能である。
を搭載した後、各配線基板領域の上面に電子部品を覆う
ようにして液状の封止樹脂を滴下する際に、配線用貫通
孔内に封止樹脂が流れ込むことがないことから、液状の
封止樹脂を各配線基板領域毎にそれぞれ個別に滴下する
必要がなく、セラミック母基板の上面に一括して滴下す
ることができ、それにより封止の作業を極めて簡便なも
のとすることが可能である。
【図面の簡単な説明】
【図１】（ａ）および（ｂ）は、それぞれ本発明の多数
個取りセラミック配線基板の実施の形態の一例を示す上
面図および断面図である。
個取りセラミック配線基板の実施の形態の一例を示す上
面図および断面図である。
【図２】図１に示す多数個取りセラミック配線基板に電
子部品を搭載して封止樹脂を滴下した状態を示す断面図
である。
子部品を搭載して封止樹脂を滴下した状態を示す断面図
である。
【図３】図２に示す多数個取りセラミック配線基板を分
割して得られる電子装置を示す断面図である。
割して得られる電子装置を示す断面図である。
【図４】本発明の多数個取りセラミック基板の別の例を
示す上面図である。
示す上面図である。
【図５】本発明の多数個取りセラミック基板の更に別の
例を示す上面図である。
例を示す上面図である。
【図６】従来の多数個取りセラミック配線基板から得ら
れる電子装置の例を示す断面図である。
れる電子装置の例を示す断面図である。
【図７】図６に示す電子装置の斜視図である。
【図８】（ａ）および（ｂ）は、それぞれ従来の多数個
取りセラミック配線基板を示す上面図および断面図であ
る。
取りセラミック配線基板を示す上面図および断面図であ
る。
１・・・セラミック母基板 ２・・・配線基板領域 ３・・・分割線 ４・・・配線用貫通孔 ５・・・メタライズ配線導体 ６・・・樹脂膜 ７・・・電子部品
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/28
Claims (1)
- 【請求項１】セラミック母基板に各々が分割線で区切ら
れて配列形成された多数の配線基板領域と、前記分割線
上に前記セラミック母基板を貫通して形成された配線用
貫通孔と、該配線用貫通孔の内壁を通り、前記各配線基
板領域の上面から下面にかけて導出するメタライズ配線
導体とを具備して成り、前記各配線基板領域の上面に電
子部品が搭載されるとともに封止樹脂が滴下される多数
個取りセラミック配線基板であって、前記配線用貫通孔
の上面側開口が樹脂膜で塞がれていることを特徴とする
多数個取りセラミック配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24322799A JP2001068799A (ja) | 1999-08-30 | 1999-08-30 | 多数個取りセラミック配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24322799A JP2001068799A (ja) | 1999-08-30 | 1999-08-30 | 多数個取りセラミック配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001068799A true JP2001068799A (ja) | 2001-03-16 |
Family
ID=17100739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24322799A Pending JP2001068799A (ja) | 1999-08-30 | 1999-08-30 | 多数個取りセラミック配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001068799A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006057117A1 (ja) * | 2004-11-25 | 2006-06-01 | Rohm Co., Ltd. | 半導体装置の製造方法および半導体装置 |
| WO2006090827A1 (ja) * | 2005-02-25 | 2006-08-31 | Kyocera Corporation | 電子装置及びその製造方法 |
| WO2006095852A1 (ja) * | 2005-03-10 | 2006-09-14 | Kyocera Corporation | 電子部品モジュール及びその製造方法 |
| JP2007184448A (ja) * | 2006-01-10 | 2007-07-19 | Nec Corp | 半導体装置 |
| JP2009283546A (ja) * | 2008-05-20 | 2009-12-03 | Element Denshi:Kk | 回路基板の製造方法 |
| WO2010143597A1 (ja) * | 2009-06-08 | 2010-12-16 | 日本カーバイド工業株式会社 | 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板 |
-
1999
- 1999-08-30 JP JP24322799A patent/JP2001068799A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7928581B2 (en) | 2004-11-25 | 2011-04-19 | Rohm Co., Ltd. | Semiconductor device having a conductive member including an end face substantially fush with an end face of a wiring board and method of manufacturing the same |
| JP2006156491A (ja) * | 2004-11-25 | 2006-06-15 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
| WO2006057117A1 (ja) * | 2004-11-25 | 2006-06-01 | Rohm Co., Ltd. | 半導体装置の製造方法および半導体装置 |
| CN101015053B (zh) * | 2004-11-25 | 2012-10-03 | 罗姆股份有限公司 | 半导体装置 |
| WO2006090827A1 (ja) * | 2005-02-25 | 2006-08-31 | Kyocera Corporation | 電子装置及びその製造方法 |
| JPWO2006090827A1 (ja) * | 2005-02-25 | 2008-08-07 | 京セラ株式会社 | 電子装置及びその製造方法 |
| JP4922155B2 (ja) * | 2005-02-25 | 2012-04-25 | 京セラ株式会社 | 電子装置及びその製造方法 |
| WO2006095852A1 (ja) * | 2005-03-10 | 2006-09-14 | Kyocera Corporation | 電子部品モジュール及びその製造方法 |
| US7808796B2 (en) | 2005-03-10 | 2010-10-05 | Kyocera Corporation | Electronic component module and method for manufacturing the same |
| JP2007184448A (ja) * | 2006-01-10 | 2007-07-19 | Nec Corp | 半導体装置 |
| JP2009283546A (ja) * | 2008-05-20 | 2009-12-03 | Element Denshi:Kk | 回路基板の製造方法 |
| JP4567073B2 (ja) * | 2008-05-20 | 2010-10-20 | 株式会社エレメント電子 | 回路基板の製造方法 |
| TWI395534B (zh) * | 2008-05-20 | 2013-05-01 | Element Denshi Co Ltd | 電路基板之製造方法 |
| WO2010143597A1 (ja) * | 2009-06-08 | 2010-12-16 | 日本カーバイド工業株式会社 | 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板 |
| JP5566383B2 (ja) * | 2009-06-08 | 2014-08-06 | 日本カーバイド工業株式会社 | 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004055965A (ja) | 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP2004103811A (ja) | 多数個取り配線基板 | |
| JP2001068799A (ja) | 多数個取りセラミック配線基板 | |
| JP2002299775A (ja) | 電子部品装置 | |
| JP2003318314A (ja) | 多数個取り配線基板 | |
| JP2001274280A (ja) | 多数個取りセラミック配線基板 | |
| JP3523418B2 (ja) | 配線基板 | |
| JP3554189B2 (ja) | 多数個取りセラミック配線基板 | |
| JP2003068920A (ja) | 配線基板 | |
| JP2004288661A (ja) | 配線基板 | |
| JP3359521B2 (ja) | 半導体装置の製造方法 | |
| JP3801935B2 (ja) | 電子部品搭載用基板 | |
| JP6818457B2 (ja) | 配線基板、電子装置および電子モジュール | |
| JP3850343B2 (ja) | 電子部品搭載用基板 | |
| JP2004119909A (ja) | 配線基板 | |
| JP2000252308A (ja) | 半導体装置の製造方法 | |
| JP2004023051A (ja) | 多数個取り配線基板 | |
| JPH08162589A (ja) | 半導体装置 | |
| JP2004047821A (ja) | 多数個取り配線基板 | |
| JP2003347690A (ja) | 多数個取り配線基板 | |
| JP2005019749A (ja) | 配線基板および多数個取り配線基板 | |
| JP2001185675A (ja) | 半導体装置 | |
| JPS6316644A (ja) | 半導体素子収納用パツケ−ジの製造法 | |
| JP2020123618A (ja) | 回路基板、電子部品および電子モジュール | |
| JP3170433B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081226 |