WO2006090827A1 - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
WO2006090827A1
WO2006090827A1 PCT/JP2006/303397 JP2006303397W WO2006090827A1 WO 2006090827 A1 WO2006090827 A1 WO 2006090827A1 JP 2006303397 W JP2006303397 W JP 2006303397W WO 2006090827 A1 WO2006090827 A1 WO 2006090827A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
passage
electronic component
main surface
electronic device
Prior art date
Application number
PCT/JP2006/303397
Other languages
English (en)
French (fr)
Inventor
Hidefumi Hatanaka
Tomohiko Taniguchi
Original Assignee
Kyocera Corporation
Kyocera Kinseki Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corporation, Kyocera Kinseki Corporation filed Critical Kyocera Corporation
Priority to JP2007504805A priority Critical patent/JP4922155B2/ja
Publication of WO2006090827A1 publication Critical patent/WO2006090827A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Definitions

  • the present invention relates to an electronic device having an electronic component mounted thereon and a method of manufacturing the same.
  • the first electronic component is mounted on one main surface of the substrate, the second electronic component is accommodated in the recess formed on the other main surface, and the first electronic component and the second electronic component are made of insulating resin. It is known that they are molded separately.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 7-111299
  • the bonding strength between the substrate and the electronic components and the insulating resin is required. May be insufficient.
  • An object of the present invention is to provide an electronic device having high reliability and excellent productivity, and a method of manufacturing the same.
  • An electronic device includes a substrate having a passage connecting one main surface and another main surface, a first electronic component mounted on the one main surface, and a second electron mounted on the other main surface.
  • the electrical connection between the first electronic component and the second electronic component can be achieved through the substrate. Interference can be effectively suppressed, and the bonding strength between the substrate and the resin material can be increased.
  • the resin material may be filled in the passage.
  • the entire inside of the passage may be filled, or part of the inside of the passage may be filled.
  • an electronic component with a large area can be mounted on a small substrate by appropriately determining the formation position of the passage, and an electronic device Can be miniaturized.
  • the shape of the passage is, for example, a concave groove.
  • the passage may be formed inside the substrate. In this case, the bonding strength between the substrate and the resin material can be further increased.
  • the specific shape of the passage may be a hole formed through the upper and lower surfaces of the substrate.
  • a recess is formed on the other main surface of the substrate in a state of being connected to the passage, and the second electronic component is mounted in the recess. OK.
  • the substrate may be a wiring substrate having a wiring pattern formed on the surface of the substrate and / or inside the substrate.
  • a plurality of substrate regions are arranged in a matrix, and a passage communicating the one main surface side and the other main surface side of the substrate region is provided.
  • a master substrate is prepared, and the first electronic component is mounted on one main surface of the substrate region, and the second electronic component is mounted on the other main surface.
  • a resin material is applied to cover at least a part of the first electronic component on one principal surface side of the substrate region, and a part of the resin material is made to flow to the other principal surface side through the passage.
  • at least a part of the second electronic component is covered with the resin material, and a plurality of electronic devices are obtained by cutting along the outer periphery of the substrate region.
  • the electronic device can be miniaturized by appropriately determining the formation position of the passage.
  • a recess is formed on the other main surface of the substrate region, and the second electronic component is mounted in the recess, and if it is one, the influence of external noise etc. on the second electronic component Can be reduced.
  • FIG. 1 is an external perspective view of an electronic device according to an embodiment of the present invention, as viewed from an upper diagonal direction.
  • FIG. 2 is an external perspective view of an electronic device according to an embodiment of the present invention as viewed from below in a diagonal direction.
  • FIG. 3 is a cross-sectional view of the electronic device of FIG.
  • FIG. 4 is a cross-sectional view of the electronic device of FIG.
  • FIG. 5 A passage so as to communicate with the recess 3 of the other main surface through the through hole from one main surface of the wiring substrate 1
  • FIG. 6 is an external perspective view of a master substrate used in a method of manufacturing an electronic device according to an embodiment of the present invention, as viewed obliquely from above.
  • FIG. 7 is an external perspective view of a master substrate used in a method of manufacturing an electronic device according to an embodiment of the present invention, as viewed obliquely from below.
  • FIG. 8 This is an external perspective view of the master substrate on which the electronic component is mounted, as well as the oblique force.
  • FIG. 9 is an external perspective view of a master substrate on which electronic components are mounted, as well as a downward diagonal force.
  • FIG. 10 is an external perspective view of a master substrate coated with a resin material, as viewed obliquely from above.
  • FIG. 11 is an external perspective view of a master substrate on which a resin material is applied, as viewed obliquely from below.
  • FIG. 12 is an external perspective view of a plurality of electronic devices formed by cutting a master substrate, viewed obliquely from above.
  • FIG. 13 is an external perspective view of a plurality of electronic devices formed by cutting a master substrate, as viewed obliquely from below.
  • FIG. 1 is an external perspective view of an electronic device according to an embodiment of the present invention, as viewed obliquely from above.
  • FIG. 2 is an external perspective view of the electronic device as viewed obliquely from below.
  • FIG. 3 is a cross-sectional view of the electronic device of FIG.
  • FIG. 4 is a cross-sectional view of the electronic device of FIG.
  • the electronic device is accommodated in the wiring board 1, one or more first electronic components 2 mounted on one main surface of the wiring board 1, and the recess 3 formed on the other main surface of the wiring board 1.
  • a second electronic component 4 and a resin material 5 integrally formed so as to cover the first electronic component 2 and the second electronic component 4 are included.
  • the wiring pattern 7 is formed on the surface and the inside, and the via hole conductor 7 b is formed on the inside.
  • a wiring pattern 7 a which doubles as a mounting electrode for mounting the first electronic component 2 and the second electronic component 4 is provided in one main surface of the wiring substrate 1 and in the recess 3.
  • external terminals 11 such as input / output terminals and ground electrodes are provided around the recess 3 in the other main surface of the wiring board 1.
  • examples of the first electronic component 2 and the second electronic component 4 include an IC element, a capacitor, and a resistor.
  • the wiring board 1 is formed with a passage 6 connecting the one main surface and the other main surface, and the resin material 5 is connected via the passage 6.
  • the shape of the passage 6 is a concave groove.
  • the cross section of the passage 6 is semicircular.
  • each insulating layer constituting such a wiring board 1
  • ceramic materials such as glass ceramics and alumina ceramics are used, for example.
  • the thickness of each insulating layer is set to, for example, 50 m to 300 / ⁇ .
  • the number of laminated insulating layers is arbitrary, for example, it is set to 5 to 15 layers.
  • a material of the wiring pattern 7 and the via hole conductor 7b for example, a conductive material containing silver as a main component is preferably used.
  • the thickness of the wiring pattern 7 is set to, for example, 5 m to 20 m.
  • Wiring pattern 7 and via hole conductor 7 b contain, for example, an Ag-based powder such as Ag, Ag—Pd, Ag—Pt, etc., an organic binder such as borosilicate low melting point glass frit, ethyl cellulose, and an organic solvent.
  • the conductive paste is applied onto the ceramic green sheets corresponding to the respective insulating layers (uppermost layer in the case of the wiring pattern 7a) of the wiring substrate 1 by screen printing or the like known in the related art, and the conductive paste is formed.
  • the insulating layer of the wiring substrate 1 holes of a predetermined shape are formed in the state of the ceramic green sheet using a known method such as punching. Thereafter, the respective insulating layers are stacked and then fired to form the recess 3 and the passage 6 in the wiring board 1. As shown in FIG. 1, FIG. 2 and FIG. 4, the passage 6 is formed to communicate with the recess 3 of the other main surface from the one main surface of the wiring substrate 1 through the side surface.
  • the first electronic component 2, the second electronic component 4 and the passage 6 are integrally covered with the resin material 5.
  • the first electronic component 2 and the second electronic component 4 are integrally covered with the resin material 5, and the passage 6 is also covered, so that the contact area is increased. Resin It is possible to increase the bonding strength with the material 5.
  • the bonding strength between the wiring board 1 and the resin material 5 can be further increased.
  • the passage 6 is provided at the corner (four corners) of the wiring board, and the resin material 5 is formed there to improve the strength of the electronic device against external pressure. It will also be possible to
  • the resin material 5 enters the wiring board 1 of the first electronic component 2 and the second electronic component 4 by entering as an underfill between the first electronic component 2 and the second electronic component 4 and the mounting electrode. Bond strength can be improved.
  • the first electronic component 2 and the second electronic component 4 are separately mounted on different main surfaces of the wiring board 1, it is necessary to suppress electrical interference between the two. it can. More preferably, a ground pattern for electromagnetic shielding is provided between the first electronic component 2 and the second electronic component 4. This can further suppress electrical interference between the two.
  • the passage 6 is formed so as to communicate with the recess 3 of the other main surface from the one main surface of the wiring board 1 via the side surface. It is not limited to
  • the passage 6 may be formed to communicate with the recess 3 of the other main surface from the one main surface of the wiring substrate 1 through the through hole.
  • the passage 6 may be formed inside the wiring board 1, the effect of improving the bonding strength between the wiring board 1 and the resin material 5 is particularly remarkable.
  • a mobile radio communication device is taken as an example.
  • the substrate region 8 has a plurality of substrate regions 8 arranged in a matrix as shown in FIGS. 6 and 7, and a recess 3 is formed on the other main surface of the substrate region 8.
  • a master substrate 10 having a passage 6 communicating with the surface side is prepared.
  • the master substrate 10 is, for example, a rectangular shape which also has a ceramic material such as glass and ceramic It is constructed by laminating the flat substrates of
  • a wiring pattern 7 is formed on the one main surface side.
  • a recess 3 is formed in a central portion on the other main surface side, and an external terminal 11 such as an input / output terminal or a ground terminal is formed in a region where the recess 3 is not formed.
  • each substrate region 8 of the master substrate 10 is vertically cut out continuously to form a passage 6 communicating the one principal surface side and the other principal surface side, and the passage communicates with the recess 3. It is done.
  • Such a master substrate 10 may be prepared, for example, by adding a suitable organic solvent or the like to a ceramic material powder which also has a glass-ceramic equivalent force and mixing it on the surface of a ceramic green sheet or the like.
  • the conductive paste to be the wiring pattern 7 and the like is applied on a predetermined pattern by printing, and a plurality of sheets are stacked, press-formed, and fired at a high temperature.
  • the recess 3 and the passage 6 are formed by providing holes of a predetermined shape in the state of the ceramic green sheet using a conventionally known method such as punching and thereafter firing.
  • a conductor paste may be applied to the passage 6 so as to be connected to the wiring patterns provided on both main surfaces of the master substrate 10.
  • the passage 6 plays a role of electrically connecting the wiring patterns provided on both main surfaces of the master substrate 10.
  • a predetermined discarding area 9 is provided between the substrate areas arranged in a matrix, and only in the area or from the area.
  • a passage 6 may be formed over the substrate area 8.
  • a high frequency passive component may be formed inside the master substrate 10.
  • the high frequency passive components include, for example, inductors, capacitors, distributed constant lines, resonators, filters, and balanced-unbalanced circuit elements.
  • the first electronic component 2 is mounted on one main surface of the substrate area 8 as shown in FIGS.
  • An RF (for high frequency) IC element that performs high frequency oscillation and reception as the second electronic component 4 is accommodated in the recess 3 on the other main surface of the substrate region, and the wiring pattern of the recess 3 is soldered etc. It will be implemented from ⁇ .
  • BB for base band
  • a surface mounting component is mounted as the first electronic component 2 on one main surface of the substrate region.
  • the BBIC is for performing signal control of the entire high frequency module.
  • the surface mounted components include, for example, inductors, capacitors, resistors, transistors and diodes.
  • the resin material 5 is applied to the substrate region 8 as shown in FIGS. 10 and 11, and is filled in the recess 3 formed on the other main surface through the passage 6.
  • the resin material 5 when the resin material 5 is applied to one main surface of the substrate region 8 to cover the first electronic component 2, the resin material 5 flows into the other main surface side of the substrate region 8 through the passage 6. Do. As a result, the passage 6 and the recess 3 can be partially filled with the resin material 5 and the second electronic component 4 can be coated simultaneously.
  • the resin material 5 is a mixture of a thermosetting resin such as epoxy resin and a curing agent, a curing accelerator and, if necessary, an inorganic filler added thereto, which is printed by a well-known screen printing method etc. It is formed by heat curing after curing.
  • Printing of the resin article 5 is performed by vacuum printing.
  • a jig for maintaining the pressure reduction state including the passage 6 and the recess 3 is disposed. It is preferable to use one that can accommodate the entire master substrate as the jig.
  • the master substrate is mounted on a frame member to which the master substrate 11 can be inserted horizontally and mounted on a base, and a predetermined degree of vacuum is established. Depressurize until Next, the force on the one principal surface side of the master substrate 11 is also supplied by printing and applying the precursor of the resin material 5.
  • the precursor of the resin material 5 supplied from the one main surface side is recessed through the passage 6. It also flows into 3.
  • the resin By curing the resin, the first electronic component mounted on one main surface of the substrate and the second electronic component mounted on the other main surface are integrally covered with the resin material 5.
  • the width of the passage 6 is 0.2 to 0.5 mm, and printing
  • the degree of vacuum at that time is preferably set to 80 to 130 Pa.
  • a jig for performing the vacuum printing one which is disposed only on the other principal surface side of the substrate region 8 may be used.
  • step C shown in FIGS. 12 and 13 the master substrate 10 and the resin material 5 integrated in one piece are divided and cut along the outer periphery of each substrate region 8.
  • the cutting of the master substrate 10 and the resin material 5 is performed, for example, by collectively cutting the force of the master substrate 10 and the resin material 5 on the side of the master substrate 10 using a dicer laser or the like. A plurality of electronic devices can be obtained simultaneously.
  • the cutting direction may be selected appropriately depending on the cutting means and the materials used for the master substrate 10 and the resin 5, etc. As described above, it is not necessary to perform the cutting direction from the master substrate 10 side, You may go to the 5 side of the resin material.
  • the assembly process of the electronic device can be greatly simplified, and the productivity of the electronic device can be improved.
  • a columnar body which also has a force such as ceramic material is bonded to four corners of the other main surface of the wiring substrate 1
  • the second electronic component 4 may be mounted in the area surrounded by the columnar body. In this case, adjacent pillars function as part of the passage 6.
  • a mask member may be used instead of the frame member in the above-described method of manufacturing an electronic device.
  • the bottom surface of the mask member on the master substrate 10 is fixed to the thickness of the resin material 5 to be formed, and the resin material 5 is moved on the entire surface of the opening by a squeegee and flows into the opening.
  • the above-mentioned mask member it is possible to easily change the thickness (height) of the resin material 5 to be coated only by changing the height of the shielding wall.
  • an electronic device for high frequency signal processing used in a mobile radio communication device has been described as an example of the electronic device, the present invention is not limited to this, and various tuner modules, clock modules, etc. It is applicable to the electronic device of application.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

　一主面から側面を介して他主面の凹部３をつなぐ通路６を有する基板１と、一主面に搭載された第一電子部品２と、他主面の凹部３に搭載された第二電子部品４とを備える電子装置。前記通路６を介して、前記第一電子部品２の少なくとも一部及び第二電子部品４の少なくとも一部を樹脂材５によって、一体的に被覆している。

Description

明 細 書
電子装置及びその製造方法
技術分野
[0001] 本発明は、電子部品を搭載してなる電子装置及びその製造方法に関するものであ る。
背景技術
[0002] 近年、基板上に複数の電子部品を搭載してなる小型の電子装置が急速に普及し てきた。
特に、基板の一主面に第一電子部品が搭載され、他主面に形成されている凹部に 第二電子部品が収容され、かつ、第一電子部品及び第二電子部品を絶縁性榭脂に て別個にモールドしてなるものが知られている。
特許文献 1 :特開平 7— 111299号公報
発明の開示
発明が解決しょうとする課題
[0003] し力しながら、このような電子装置では、第一電子部品及び第二電子部品を別個の 絶縁性榭脂にてモールドするため、基板や電子部品と絶縁性榭脂との接合強度が 不十分となるおそれがある。
また、モールド工程を基板の表面側と裏面側で別々に行う必要があるため、工程数 が増え生産性が低下してしまうという欠点があった。
[0004] 本発明の目的は、信頼性が高く生産性に優れた電子装置及びその製造方法を提 供するものである。
課題を解決するための手段
[0005] 本発明の電子装置は、一主面及び他主面をつなぐ通路を有する基板と、前記一主 面に搭載された第一電子部品と、前記他主面に搭載された第二電子部品と、前記第 一電子部品の少なくとも一部及び前記第二電子部品の少なくとも一部を、一体的に 被覆する榭脂材とを有して成るものである。
この構造によれば、基板を介して、第一電子部品及び第二電子部品の間の電気的 な干渉を効果的に抑制するとともに、基板と榭脂材との接合強度を大きくすることが 可能となる。
[0006] 前記榭脂材は、前記通路内に充填されているものであってもよい。通路内の全部 に充填されていてもよぐ通路内の一部に充填されていてもよい。前記榭脂材を前記 通路内に充填することにより、基板と榭脂材との接合強度をより大きくすることができ る。
前記通路は、前記基板の側面又は角に形成されているものであれば、通路の形成 位置を適宜決定することで、小型の基板に広い面積の電子部品を搭載することがで き、電子装置の小型化が可能となる。
[0007] 前記通路の形状は、例えば凹状の溝である。
また、前記通路は、前記基板の内部に形成されているものであってもよい。この場 合、基板と榭脂材との接合強度をさらに大きくすることができる。
前記通路の具体的形状は、前記基板の上下面を貫通して形成されて!、る孔であつ てもよい。
[0008] また、本発明の電子装置において、前記基板の他主面に、前記通路につながった 状態で凹部を形成し、該凹部内に前記第二電子部品を搭載した構造を採用してもよ い。この構造により、第二電子部品への外部ノイズなどの影響を抑制することが可能 となるとともに、基板のコンパクトィ匕を図ることができる。
前記基板は、基板表面及び,又は基板内部に配線パターンの形成された配線基 板であってもよい。
[0009] 本発明の電子装置の製造方法によれば、複数個の基板領域をマトリクス状に配し、 該基板領域の一主面側と他主面側とを連通する通路を有して成るマスター基板を準 備し、前記基板領域の一主面に第一電子部品を、他主面に第二電子部品を、搭載 する。前記基板領域の一主面側で前記第一電子部品の少なくとも一部を被覆するよ うに榭脂材を塗布し、該榭脂材の一部を前記通路を通じて前記他主面側に流入させ ることによって、該榭脂材で前記第二電子部品の少なくとも一部を被覆させ、前記基 板領域の外周に沿って切断することで複数個の電子装置を得る。
[0010] これらの工程を行うことにより、単一の榭脂材の塗布工程によって、両主面への塗 布を一括的に行うことができる。したがって、製造工程を簡略ィ匕できるとともに、製造 された電子部品の基板と榭脂材との接合強度を大きくすることができる。
前記通路は、前記基板領域を一部除去して形成されているものであれば、通路の 形成位置を適宜決定することで電子装置の小型化が可能となる。
[0011] 前記基板領域の他主面には凹部が形成され、該凹部内に前記第二電子部品が搭 載されて!、るものであれば、第二電子部品への外部ノイズなどの影響を抑制すること が可能となる。
本発明における上述の、又はさらに他の利点、特徴及び効果は、添付図面を参照 して次に述べる実施形態の説明により明らかにされる。
図面の簡単な説明
[0012] [図 1]本発明の一実施形態に係る電子装置を上斜め方向力 見た外観斜視図である
[図 2]本発明の一実施形態に係る電子装置を下斜め方向力 見た外観斜視図である
[図 3]図 1の電子装置を、通路 6を含まない断面で切った断面図である。
[図 4]図 1の電子装置を、通路 6を含む断面で切った断面図である。
[図 5]配線基板 1の一主面から貫通孔を介して他主面の凹部 3に連通するように通路
6を形成した例を示す断面図である。
[図 6]本発明の一実施形態に係る電子装置の製造方法で用いられるマスター基板を 上斜め方向から見た外観斜視図である。
[図 7]本発明の一実施形態に係る電子装置の製造方法で用いられるマスター基板を 下斜め方向から見た外観斜視図である。
[図 8]電子部品を搭載したマスター基板を上斜め方向力も見た外観斜視図である。
[図 9]電子部品を搭載したマスター基板を下斜め方向力も見た外観斜視図である。
[図 10]榭脂材を塗布したマスター基板を上斜め方向カゝら見た外観斜視図である。
[図 11]榭脂材を塗布したマスター基板を下斜め方向カゝら見た外観斜視図である。
[図 12]マスター基板を切断して形成された複数個の電子装置を上斜め方向から見た 外観斜視図である。 圆 13]マスター基板を切断して形成された複数個の電子装置を下斜め方向から見た 外観斜視図である。
符号の説明
1·· '基板 (配線基板)
2" •第一電子部品
3·· •凹部
4·· •第二電子部品
5·· '樹脂材
6·· ，通路
7" '配線パターン 7
8·· '基板領域
9·· ，捨代領域
lO- 'マスター基板
ll- •外部端子
発明を実施するための最良の形態
[0014] 図 1、本発明の一実施形態に係る電子装置を斜め上方向力 見た外観斜視図であ る。図 2は、電子装置を下斜め方向から見た外観斜視図である。
図 3は、図 1の電子装置を、通路 6を含まない断面で切った断面図である。図 4は、 図 1の電子装置を、通路 6を含む断面で切った断面図である。
電子装置は、配線基板 1と、該配線基板 1の一主面に実装された 1又は複数の第 一電子部品 2と、配線基板 1の他主面に形成された凹部 3に収容されている第二電 子部品 4と、第一電子部品 2及び第二電子部品 4を被覆するように一体的に形成され た榭脂材 5とから構成されて ヽる。
[0015] 配線基板 1は、表面及び内部に配線パターン 7が形成されるとともに、内部にビアホ ール導体 7bが形成されて 、る。
特に、配線基板 1の一主面及び凹部 3内には、第一電子部品 2及び第二電子部品 4を搭載するための搭載電極を兼ねる配線パターン 7aが設けられている。
配線基板 1に形成された配線パターン 7aと、第一電子部品 2及び第二電子部品 4 の端子とは、導電性接合材で接続される。
[0016] また、配線基板 1の他主面における凹部 3の周囲には、入出力端子やグランド用電 極等の外部端子 11が設けられて 、る。
ここで、第一電子部品 2や第二電子部品 4の例として、 IC素子、コンデンサ及び抵 抗等が挙げられる。
また、配線基板 1には、その一主面及び他主面をつなぐ通路 6が形成されており、 榭脂材 5は通路 6を介してつながっている。通路 6の形状は凹状の溝となっている。 通路 6の断面は、半円状である。
[0017] このような配線基板 1を構成する複数の絶縁層には、例えばガラスセラミックスゃァ ルミナセラミックス等のセラミック材料が用いられる。各絶縁層の厚みは例えば 50 m 〜300 /ζ πιに設定される。絶縁層の積層数は任意であるが、例えば、 5〜15層に設 定される。
また、配線パターン 7、ビアホール導体 7bの材料としては、例えば、銀を主成分とす る導電材料が好適に用いられる。配線パターン 7の厚みは、例えば 5 m〜20 mに 設定される。
[0018] 配線パターン 7、ビアホール導体 7bは、例えば Ag、 Ag— Pd、 Ag— Pt等の Ag系 粉末、ホウ珪酸系低融点ガラスフリット、ェチルセルロース等の有機バインダー及び 有機溶剤を含有してなる導体ペーストを、従来周知のスクリーン印刷等によって配線 基板 1の各絶縁層（配線パターン 7aの場合は最上層）に対応するセラミックグリーン シート上に塗布し、焼成することによって形成される。
[0019] また、配線基板 1の絶縁層には、セラミックグリーンシートの状態で従来周知のパン チング等の手法を用いて所定形状の孔が形成される。この後、各絶縁層を重ねて、 その後焼成することによって前記凹部 3及び通路 6が、配線基板 1に形成される。 図 1、図 2及び図 4に示すように、通路 6は、配線基板 1の一主面から側面を介して 他主面の凹部 3に連通するようにして形成されている。これによつて、第一電子部品 2 、第二電子部品 4及び通路 6を、榭脂材 5によって一体的に被覆している。
[0020] 榭脂材 5によって、第一電子部品 2及び第二電子部品 4を一体的に被覆し、さらに 通路 6をも覆うように形成したことによって、接触面積が大きくなり、配線基板 1と榭脂 材 5との接合強度を大きくすることが可能となる。
特に、通路 6を複数設けることによって、配線基板 1と榭脂材 5との接合強度をより大 さくすることがでさる。
[0021] さらに、図 1、図 2に示すように、通路 6を配線基板の角部（四隅部）に設け、そこに 榭脂材 5を形成することで、外圧に対する電子装置の強度を向上させることも可能と なる。
また、榭脂材 5は、第一電子部品 2と及び第二電子部品 4と搭載電極との間にアン ダーフィルとして入り込むことによって、第一電子部品 2及び第二電子部品 4の配線 基板 1への接合強度を向上させることができる。
[0022] また、この構造では、配線基板 1の異なる主面に第一電子部品 2及び第二電子部 品 4を別個に搭載しているため、両者間の電気的な干渉を抑制することができる。より 好ましくは第一電子部品 2と第二電子部品 4との間に電磁遮蔽用のグランドパターン を設けておくことである。これにより、両者間の電気的な干渉をよりいっそう抑制するこ とがでさる。
なお、図 1、図 2,図 4では、通路 6は、配線基板 1の一主面から側面を介して他主 面の凹部 3に連通するように形成されていた力 本発明の構造はこれに限られるもの ではない。
[0023] 図 5に断面図を示すように、通路 6を、配線基板 1の一主面から貫通孔を介して他 主面の凹部 3に連通するように形成してもよい。このように、配線基板 1の内部に通路 6を形成したことにより、配線基板 1と榭脂材 5との接合強度向上の効果は、特に顕著 となる。
次に上述した電子装置の製造方法について、図 6から図 13を用いて以下に説明す る。電子装置として、移動無線通信装置を例にあげる。
[0024] (工程 A)
まず、図 6、図 7に示す如ぐマトリクス状に配列された複数個の基板領域 8を有し、 基板領域 8の他主面に凹部 3が形成され、側面に一主面側及び他主面側を連通す る通路 6が形成されたマスター基板 10を準備する。
マスター基板 10は、例えば、ガラス一セラミック等のセラミック材料力もなる矩形状 の平板状基板を積層して構成されて 、る。
[0025] その一主面側には配線パターン 7が形成されている。他主面側の中央部分には凹 部 3が形成され、該凹部 3が形成されていない領域に入出力端子やグランド端子等 の外部端子 11が被着 ·形成されて 、る。
また、マスター基板 10の各基板領域 8の側面を縦に連続的に切り欠いて、一主面 側及び他主面側を連通する通路 6が形成されており、該通路が凹部 3へと連絡され ている。
[0026] このようなマスター基板 10は、例えば、ガラス一セラミック等力も成るセラミック材料 粉末に適当な有機溶剤等を添加'混合して得たセラミックグリーンシートの表面等に 配線パターン 7aや外部端子 11、配線パターン 7等となる導体ペーストを所定パター ンに印刷'塗布するとともに、これを複数枚積層してプレス成形した後、高温で焼成 すること〖こよって製作される。
[0027] また、凹部 3及び通路 6は、セラミックグリーンシートの状態で従来周知のパンチング 等の手法を用いて所定形状の孔を設け、その後焼成して形成される。
なお、焼成前に、マスター基板 10の両主面に設けられた配線パターンに接続され るように、通路 6に導体ペーストを印刷'塗布しておいてもよい。この場合、通路 6は、 マスター基板 10の両主面に設けられた配線パターン同士を電気的に接続する役割 を果たす。
[0028] また、本実施形態においては、図 6に示すように、マトリクス状に配された基板領域 の間に所定の捨代領域 9が設けられており、当該領域にのみ、或いは当該領域から 基板領域 8にわたつて通路 6を形成してもよ 、。
なお、マスター基板 10の内部には、高周波用受動部品が形成されていても構わな い。高周波用受動部品は、たとえば、インダクタ、コンデンサ、分布定数線路、共振 器、フィルタおよび平衡ー不平衡回路素子などを含む。
[0029] (工程 B)
次に、図 8、図 9に示す如ぐ基板領域 8の一主面に第一電子部品 2を搭載する。 基板領域の他主面の凹部 3には、第二電子部品 4として高周波発振や受信を行う RF (高周波用） IC素子が収容されると共に、凹部 3の配線パターンに半田付けなど すること〖こより実装される。
[0030] また、基板領域の一主面には、第一電子部品 2として、 BB (ベースバンド用） IC素 子、及び表面実装部品が実装される。 BBICは、高周波モジュール全体の信号制御 を行うためのものである。表面実装部品は、例えばインダクタ、コンデンサ、抵抗、トラ ンジスタ及びダイオード等を含むものである。
(工程。）
次に、図 10、図 11に示す如ぐ基板領域 8に榭脂材 5を塗布するとともに、通路 6を 通して他主面に形成されている凹部 3に充填する。
[0031] すなわち、基板領域 8の一主面に榭脂材 5を塗布し、第一電子部品 2を被覆すると 、榭脂材 5は、通路 6を通じて、基板領域 8の他主面側に流入する。このこと〖こよって 通路 6及び凹部 3に、榭脂材 5の一部を充填させるとともに、第二電子部品 4も同時に 被覆することができる。
榭脂材 5は、エポキシ榭脂等の熱硬化性榭脂に硬化剤、硬化促進剤、その他必要 に応じて無機質充填剤などを添加'混合したものを、従来周知のスクリーン印刷法等 により印刷し、しカゝる後、加熱硬化することにより形成される。
[0032] 榭脂財 5の印刷は真空印刷により行われる。この時、通路 6及び凹部 3を含めて減 圧状態を保っための治具を配置する。上記治具として、マスター基板全体を収容で きるものを用いることが好まし 、。マスター基板全体を収容する治具を用いて真空印 刷する場合、マスター基板 11が水平状態で嵌入することが可能な枠部材にマスター 基板を装着して基台に載置し、所定の真空度になるまで減圧する。次いで、マスター 基板 11の一主面側力も榭脂材 5の前駆体を印刷塗布して供給する。このとき、マスタ 一基板全体が所定の真空度に保たれた治具に収容されていることから、一主面側か ら供給された榭脂材 5の前駆体が、通路 6を介して凹部 3にも流れ込む。これを硬化 させることにより、基板の一主面に搭載された第一電子部品と他主面に搭載された第 二電子部品とが榭脂材 5により一体的に被覆されることとなる。
[0033] 一般的な電子部品封止用の榭脂材 5、例えば、粘度が 30〜80Pa' s程度の榭脂材 5を用いる場合、通路 6の幅は 0. 2〜0. 5mm、印刷時の真空度は 80〜130Paに設 定することが好ましい。この範囲に設定することにより、ボイド等の発生を抑えて、通 路 6及び凹部 3に良好な状態で榭脂材 5を充填することができる。
なお、真空印刷を行うための治具としては、基板領域 8の他主面側にのみ配置する ようなものを用いても良い。
[0034] (工程。）
そして、図 12、図 13に示す如ぐ工程 Cにおいて一体ィ匕したマスター基板 10と榭 脂材 5を各基板領域 8の外周に沿って分割 '切断する。
マスター基板 10及び榭脂材 5の切断は、例えば、ダイサーゃレーザ等を用いてマ スター基板 10と榭脂材 5とをマスター基板 10側力も一括的に切断することによって行 われ、これによつて複数個の電子装置が同時に得られる。
[0035] なお、切断方向は、切断手段及びマスター基板 10、榭脂材 5に用いられる材料な どとの関係で適当に選択すれば良ぐ上述のようにマスター基板 10側から行わずに 、榭脂材 5側力 行っても良い。
これにより、電子装置の組み立て工程が大幅に簡素化されるようになり、電子装置 の生産性向上に供することが可能となる。
[0036] なお、本発明は上述の実施形態に限定されるものではなぐ本発明の要旨を逸脱 しな 、範囲にぉ 、て種々の変更、改良等が可能である。
例えば、上記電子装置において、配線基板 1の他主面に凹部 3を形成したのに代 えて、例えば配線基板 1の他主面の四隅部にセラミック材料など力もなる柱状体を接 合し、該柱状体で囲まれる領域内に第二電子部品 4を搭載するようにしても良い。こ の場合、隣接する柱状体間が通路 6の一部として機能することになる。
[0037] また上述の電子装置の製造方法における枠部材に代えて、マスク部材を用いても 良 、。マスター基板 10上でマスク部材の底面を形成対象となる榭脂材 5の厚みに合 わせて固定し、スキージによって榭脂材 5を開口部の全面を移動して開口部内に流 し込む。上記のマスク部材を用いることによって、遮蔽壁の高さを変更するだけで、塗 布する榭脂材 5の厚み (高さ）を容易に変更することが可能となる。
[0038] また、電子装置として、移動無線通信装置に用いられる高周波信号処理用の電子 装置を例あげて説明したが、本発明は、これに限られるものではなぐチューナモジ ユール、クロックモジュールなど種々の用途の電子装置に適用可能である。

Claims

請求の範囲
一主面及び他主面をつなぐ通路を有する基板と、
前記一主面に搭載された第一電子部品と、
前記他主面に搭載された第二電子部品と、
前記第一電子部品の少なくとも一部及び前記第二電子部品の少なくとも 一体的に被覆してなる榭脂材と、を有する電子装置。
[2] 前記榭脂材は、前記通路内に充填されて!、る請求項 1に記載の電子装置。
[3] 前記通路は、前記基板の側面に形成されて ヽる請求項 1に記載の電子装置。
[4] 前記通路は、凹状の溝である請求項 3に記載の電子装置。
[5] 前記通路は、前記基板の角に形成されて ヽる請求項 1に記載の電子装置。
[6] 前記通路は、凹状の溝である請求項 5に記載の電子装置。
[7] 前記通路は、前記基板の内部に形成されて!ヽる請求項 1に記載の電子装置。
[8] 前記通路は、前記基板の上下面を貫通して形成されている請求項 7に記載の電子
-
[9] 前記基板の他主面には、前記通路につながった状態で凹部が形成され、該凹部 内に前記第二電子部品が搭載されて 、る請求項 1に記載の電子装置。
[10] 前記基板は、基板表面及び Z又は基板内部に配線パターンの形成された配線基 板である請求項 1に記載の電子装置。
[11] 複数個の基板領域をマトリクス状に配し、該基板領域の一主面側と他主面側とを連 通する通路を有して成るマスター基板を準備する工程と、
前記基板領域の一主面に第一電子部品を、他主面に第二電子部品を、搭載する 工程と、
前記基板領域の一主面側で前記第一電子部品の少なくとも一部を被覆するように 榭脂材を塗布し、該榭脂材の一部を前記通路を通じて前記他主面側に流入させるこ とによって、該榭脂材で前記第二電子部品の少なくとも一部を被覆させる工程と、 前記基板領域の外周に沿って切断することで複数個の電子装置を得る工程と、を 含む電子装置の製造方法。
[12] 前記通路は、前記基板領域を一部除去して形成されて！ヽる請求項 11に記載の電 子装置の製造方法。
[13] 前記基板領域の他主面には凹部が形成され、該凹部内に前記第二電子部品が搭 載されて!ヽる請求項 11に記載の電子装置の製造方法。
PCT/JP2006/303397 2005-02-25 2006-02-24 電子装置及びその製造方法 WO2006090827A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007504805A JP4922155B2 (ja) 2005-02-25 2006-02-24 電子装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-051877 2005-02-25
JP2005051877 2005-02-25

Publications (1)

Publication Number Publication Date
WO2006090827A1 true WO2006090827A1 (ja) 2006-08-31

Family

ID=36927460

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/303397 WO2006090827A1 (ja) 2005-02-25 2006-02-24 電子装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP4922155B2 (ja)
WO (1) WO2006090827A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1918988A2 (en) * 2006-11-01 2008-05-07 Integrant Technologies Inc. A semiconductor package manufacturing method and semiconductor apparatus
JP2009123869A (ja) * 2007-11-14 2009-06-04 Panasonic Corp モジュールとこれを用いた電子機器
JP2015050419A (ja) * 2013-09-04 2015-03-16 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP2015088519A (ja) * 2013-10-28 2015-05-07 三菱電機株式会社 半導体装置及びその製造方法
CN109309011A (zh) * 2017-07-28 2019-02-05 爱立发株式会社 柱状构件搭载装置以及柱状构件搭载方法
CN110473791A (zh) * 2019-08-30 2019-11-19 华天科技（西安）有限公司 一种设置有凹槽的存储类封装结构和封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106462A (ja) * 1993-10-07 1995-04-21 Nec Corp 半導体装置
JPH09107067A (ja) * 1995-10-09 1997-04-22 Hitachi Ltd 半導体装置
JPH11312712A (ja) * 1998-04-30 1999-11-09 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001068799A (ja) * 1999-08-30 2001-03-16 Kyocera Corp 多数個取りセラミック配線基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0221745A (ja) * 1988-07-11 1990-01-24 Matsushita Electric Ind Co Ltd 回線タイムスロット割当方法
JPH02275655A (ja) * 1989-04-17 1990-11-09 Nec Corp 混成集積回路
JPH0927583A (ja) * 1995-07-12 1997-01-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002100710A (ja) * 2001-07-23 2002-04-05 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP3842229B2 (ja) * 2003-02-27 2006-11-08 太陽誘電株式会社 回路モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106462A (ja) * 1993-10-07 1995-04-21 Nec Corp 半導体装置
JPH09107067A (ja) * 1995-10-09 1997-04-22 Hitachi Ltd 半導体装置
JPH11312712A (ja) * 1998-04-30 1999-11-09 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001068799A (ja) * 1999-08-30 2001-03-16 Kyocera Corp 多数個取りセラミック配線基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1918988A2 (en) * 2006-11-01 2008-05-07 Integrant Technologies Inc. A semiconductor package manufacturing method and semiconductor apparatus
EP1918988A3 (en) * 2006-11-01 2009-11-11 Integrant Technologies Inc. A semiconductor package manufacturing method and semiconductor apparatus
JP2009123869A (ja) * 2007-11-14 2009-06-04 Panasonic Corp モジュールとこれを用いた電子機器
JP2015050419A (ja) * 2013-09-04 2015-03-16 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP2015088519A (ja) * 2013-10-28 2015-05-07 三菱電機株式会社 半導体装置及びその製造方法
CN109309011A (zh) * 2017-07-28 2019-02-05 爱立发株式会社 柱状构件搭载装置以及柱状构件搭载方法
CN110473791A (zh) * 2019-08-30 2019-11-19 华天科技（西安）有限公司 一种设置有凹槽的存储类封装结构和封装方法

Also Published As

Publication number Publication date
JPWO2006090827A1 (ja) 2008-08-07
JP4922155B2 (ja) 2012-04-25

Similar Documents

Publication Publication Date Title
US7808796B2 (en) Electronic component module and method for manufacturing the same
KR100674793B1 (ko) 세라믹 적층 소자
WO2009122835A1 (ja) 電子部品モジュール及び該電子部品モジュールの製造方法
JP4986507B2 (ja) 回路モジュール
WO1998012744A1 (fr) Composants electroniques passifs, elements de circuit integre et plaquette
JPWO2006011508A1 (ja) 複合型電子部品及びその製造方法
EP1519641B1 (en) Module and method of manufacturing a module
WO2006090827A1 (ja) 電子装置及びその製造方法
JP2001244688A (ja) 高周波モジュール部品及びその製造方法
WO2005122247A1 (ja) 複合型電子部品
WO2010041356A1 (ja) 電子部品モジュールの製造方法
KR100790695B1 (ko) 전자부품 패키지용 세라믹 기판의 제조방법
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
US7378049B2 (en) Method for producing ceramic substrate and electronic component module using ceramic substrate
JP2008219348A (ja) 圧電デバイスの製造方法および圧電デバイス
JP2008085742A (ja) 水晶発振器およびその製造方法
JP4044552B2 (ja) セラミック基板の製造方法及びセラミック基板を用いた電子部品モジュール
JPH11329842A (ja) 電子部品及びその製造方法
CN110832773B (zh) 电子部件收纳用封装、电子装置以及电子模块
JP4558004B2 (ja) 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器
JP3935833B2 (ja) 電子装置
CN113748599A (zh) 电子部件及其制造方法
JP4276284B2 (ja) 電子部品の製造方法および電子部品用母基板
JP4511573B2 (ja) 電子部品およびこれを備えた電子機器
JP2013098236A (ja) 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007504805

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06714536

Country of ref document: EP

Kind code of ref document: A1