JP2011029482A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011029482A
JP2011029482A JP2009175149A JP2009175149A JP2011029482A JP 2011029482 A JP2011029482 A JP 2011029482A JP 2009175149 A JP2009175149 A JP 2009175149A JP 2009175149 A JP2009175149 A JP 2009175149A JP 2011029482 A JP2011029482 A JP 2011029482A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
region
convex portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009175149A
Other languages
English (en)
Inventor
Masanori Shoji
正宣 庄司
Toru Fujita
透 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009175149A priority Critical patent/JP2011029482A/ja
Publication of JP2011029482A publication Critical patent/JP2011029482A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】不良マークの識別を容易にするとともに、不良個所の位置と付与した不良マークの位置との照合作業にかかる労力を低減した半導体装置の製造方法を提供する。
【解決手段】連結部で連結された凸部１７ａと凸部１７ｂとがそれぞれ領域Ｒ１と領域Ｒ２とに位置するように基板に形成する工程と、電極２４ａを有する半導体素子２１ａを領域Ｒ１に搭載する工程と、電極２４ｂを有する半導体素子２１ｂを領域Ｒ２に搭載する工程と、電極２４ａと凸部１７ａとを電気的に接続する工程と、電極２４ｂと凸部１７ｂとを電気的に接続する工程と、領域Ｒ１の検査する工程と、領域Ｒ１に不良が検出された場合には、領域Ｒ１にインク２５を設ける工程と、半導体素子２１ａ及び半導体素子２１ｂを樹脂で覆う工程と、第１の部分を第２の面１３から除去し、インク２５を露出させる工程と、連結部を除去する工程とを有することを特徴とする半導体装置１０２の製造方法。
【選択図】図１５

Description

本発明は半導体装置の製造方法、特にパッケージ実装における不良マーキングの処理方法に関するものである。
この種の技術としては、例えば特許文献１に開示されたものがある。この特許文献１に記載された基板は、平面視で縦方向及び横方向に並んだ複数本のポスト（以下、凸部ともいう。）と、複数本のポストを表面から裏面に至る間の一部分で互いに連結する連結部と、を備えている。
このため、複数本の凸部を、半導体素子を搭載するためのダイパッドとして、又は、半導体素子の外部端子として利用することができる。任意に設定される半導体素子固定領域の形状及び大きさに応じて、複数本の凸部をダイパッド又は外部端子として使い分けることができるため、汎用性が高い。以下に、このような基板を用いた半導体装置の製造方法を説明する。
図２０は、従来例に係る半導体装置２００の製造方法を示す断面図である。
まず、図２０（ａ）に示すように、複数本の凸部２０１が一定の間隔で並んだ基板２０２（即ち、リードフレーム２０２）を製造する。その後、図２０（ｂ）に示すように、凸部２０１上に一定の間隔で複数の半導体素子２０３を取り付ける。次いで、この半導体素子２０３と隣接する凸部２０１とを線材２０４（例えば、金線）を用いて電気的に接続する。そして、搭載された半導体素子の性能が一定の基準を満たしているか否か（即ち、不良品であるか否か）についての検査を行う。
次に、図２０（ｂ）に示すように、凸部２０１上の半導体素子２０３および線材２０４を、樹脂２０５（例えば、モールド樹脂）を用いて一括して封止する（以下、パッケージ実装ともいう。）。
その後、図２０（ｃ）に示すように、半導体素子２０３が搭載された面（表面）とは反対側の面（裏面）をハーフエッチング（以下、裏面エッチングともいう。）し、隣り合う凸部２０１同士をそれぞれ電気的に分離する。そして、図２０（ｄ）に示すように、半導体素子２０３の配置間隔と同じピッチで、リードフレーム２０２及び樹脂２０５をダイシングする。これにより、個々にパッケージ化された半導体装置２００を完成させる。そして、上記の検査で「不良品の半導体装置」と判別された場合には、その半導体装置を製品の中から取り除く。
なお、不良品の半導体装置と良品の半導体装置とを識別するために、性能の検査段階で、不良品の半導体装置には識別マーク（不良マーク）を付与することが、例えば特許文献２に開示されている。
特許２００９−５５０１４号公報 特開２００１−３３８９３３号公報
従来の、不良マーク２０７，２０８が付与された半導体装置を図２１（ａ）〜図２２（ｂ）に示す。図２１（ａ）及び図２２（ａ）は、それぞれリードフレーム２０２の半導体素子２０３が搭載された面（即ち、表面）を平面視で示したものであり、図２１（ｂ）及び図２２（ｂ）は、それぞれリードフレーム２０２の半導体素子２０３が搭載された面の反対側の面（すなわち、裏面）を平面視で示したものである。
なお、本来、表面は樹脂封止されているので、平面視では凸部２０１、半導体素子２０３及び線材２０４の位置を視認できないが、図２１（ａ）及び図２２（ａ）では便宜的に、凸部２０１、半導体素子２０３及び線材２０４の位置をそれぞれ破線で示している。また、結線不良の凸部２０６及び結線された凸部２１１も併せて、図２１（ａ）及び図２２（ａ）に記載している。
従来は「不良品の半導体装置」を識別するために、樹脂２０５を封止した後（すなわち、パッケージ実装後）に、製品区分に応じて製品エリア外２０９（即ち、外枠２０９）、又は製品エリア内２１０にそれぞれ不良マーク２０７，２０８を、表面及び裏面の両面に付与する場合があった。これにより、「不良品の半導体装置」に対する識別性（視認性）を高めることができた。なお、図２１（ａ）及び（ｂ）は不良マーク２０７を製品エリア外２０９に付与した場合を、図２２（ａ）及び（ｂ）は不良マーク２０８を製品エリア内２１０に付与した場合を、それぞれ図示している。
ところが、不良マーク２０７，２０８の付与後に実施される裏面エッチングでは、リードフレーム２０２がエッチングの最初から最後まで常に薬液（エッチング液）に浸されていた。この際、この付与された不良マーク２０７，２０８が過度にエッチングされたり、変質したりする場合があった。このため、付与された不良マーク２０７，２０８（特に裏面側に付与された不良マーク２０７，２０８）の識別性が低下しやすいという課題があった。
さらに、従来技術では樹脂封止を実施した後、不良マーク２０７，２０８を付与するために、不良が発生した半導体装置の位置と不良マーク２０７，２０８の位置とを対応させる作業（即ち、不良半導体装置の位置と付与した不良マークの位置との照合作業）が必要であった。このため、この照合作業に労力を要するという課題もあった。
そこで、本発明はこのような事情に鑑みてなされたものであって、不良マークの識別を容易にし、不良が発生した半導体装置の位置と付与した不良マークの位置との照合作業にかかる労力を低減できるようにした半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る半導体装置の製造方法は、連結部によって連結された第１の凸部と第２の凸部とを、前記第１の凸部が第１の領域内に位置し、前記第２の凸部が第２の領域内に位置するように、基板に形成する工程と、第１の電極を有する第１の半導体素子を前記基板の第１の面であって前記第１の領域内に搭載する工程と、第２の電極を有する第２の半導体素子を前記基板の前記第１の面であって前記第２の領域内に搭載する工程と、前記第１の電極と前記第１の凸部とを電気的に接続する工程と、前記第２の電極と前記第２の凸部とを電気的に接続する工程と、前記第１の領域内を検査する工程と、前記検査の工程において、前記第１の領域内に不良が検出された場合には、前記第１の面の前記第１の領域内にインクを設ける工程と、前記第１の領域内にインクを設ける工程の後、前記第１の半導体素子及び前記第２の半導体素子を樹脂で覆う工程と、前記第１の半導体素子及び前記第２の半導体素子を樹脂で覆う工程の後、前記基板の第１の部分を前記第１の面の反対側の第２の面から除去し、前記インクを露出させる工程と、前記連結部を除去する工程とを有することを特徴とするものである。
上記半導体装置の製造方法によれば、第１の領域内において不良が検出された場合には、第１の部分を除去する過程で、不良を示すインクを第１の領域内であって第２の面側から露出させることができる。従来例と比べて、例えばエッチングの途中からインクを露出させることができるので、エッチング液によるインクの損傷を低減することができ、インクの識別を容易にすることができる。
また、従来技術では、不良個所の位置とリードフレームの不良記入個所（表面及び裏面）の位置とを照合する作業を必要としていたが、上記半導体装置の製造方法によれば、第１の領域内であって第１の半導体素子が搭載された面側に、直接的にインクを設けることができるので（即ち、不良発生個所に直接的に不良入力することができるので）、不良部を含む半導体装置（即ち、不良品の半導体装置）の位置とインクを設けた場所の位置とを対応させる作業（即ち、照合作業）に要する労力を低減させることができる。
さらに、本発明の別の態様に係る半導体装置の製造方法は、連結部によって連結された第１の凸部と第２の凸部とを、前記第１の凸部が第１の領域内に位置し、前記第２の凸部が第２の領域内に位置するように、基板に形成する工程と、第１の電極を有する第１の半導体素子を前記基板の第１の面であって前記第１の領域内に搭載する工程と、第２の電極を有する第２の半導体素子を前記基板の前記第１の面であって前記第２の領域内に搭載する工程と、前記第１の電極と前記第１の凸部とを電気的に接続する工程と、前記第２の電極と前記第２の凸部とを電気的に接続する工程と、前記第１の領域内を検査する工程と、前記検査の工程において、前記第１の領域内に不良が検出された場合には、前記第１の面の前記第１の領域内に第１の樹脂を設ける工程と、前記第１の領域内に第１の樹脂を設ける工程の後、前記第１の半導体素子及び前記第２の半導体素子を第２の樹脂で覆う工程と、前記第１の半導体素子及び前記第２の半導体素子を第２の樹脂で覆う工程の後、前記基板の第１の部分を前記第１の面の反対側の第２の面から除去し、前記第１の樹脂を露出させる工程と、前記連結部を除去する工程とを有することを特徴とするものである。
上記半導体装置の製造方法によれば、第１の領域内において不良が検出された場合には、第１の部分を除去する過程で、不良を示す第１の樹脂を第１の領域内であって第２の面側から露出させることができる。これにより、例えばエッチングの途中から第１の樹脂を露出させることができるので、エッチング液による第１の樹脂の損傷を低減することができ、第１の樹脂の識別を容易にすることができる。
また、従来技術では、不良個所の位置とリードフレームの不良記入個所（表面及び裏面）の位置とを照合する作業を必要としていたが、上記半導体装置の製造方法によれば、第１の領域内であって第１の半導体素子が搭載された面側に、直接的に第１の樹脂を設けることができるので（即ち、不良発生個所に直接的に不良入力することができるので）、不良部を含む半導体装置（即ち、不良品の半導体装置）の位置と第１の樹脂を設けた場所の位置とを対応させる作業（即ち、照合作業）に要する労力を低減させることができる。
さらに、上記半導体装置の製造方法において、前記インクを露出させる工程と、前記連結部を除去する工程とは同一工程で行うことを特徴としても良い。
上記半導体装置の製造方法によれば、半導体装置の製造工程を短縮することができる。
さらに、上記半導体装置の製造方法において、前記第１の樹脂を露出させる工程と、前記連結部を除去する工程とを同一工程で行うことを特徴としても良い。
上記半導体装置の製造方法によれば、半導体装置の製造工程を短縮することができる。
さらに、上記半導体装置の製造方法において、前記インクと前記樹脂との色が異なることを特徴としても良い。
上記半導体装置の製造方法によれば、不良マークをより容易に認識することができる。
さらに、上記半導体装置の製造方法において、前記第１の樹脂と前記第２の樹脂との色が異なることを特徴としても良い。
上記半導体装置の製造方法によれば、不良マークをより容易に認識することができる。
さらに、上記半導体装置の製造方法において、前記第１の樹脂を硬化させる工程を有することを特徴としても良い。
上記半導体装置の製造方法によれば、例えば第１の部分を第２の面側からエッチングした後も、第１の樹脂が流出しないようにすることができる。
さらに、上記半導体装置の製造方法において、前記第１の樹脂を硬化させる工程を、前記第２の樹脂を設ける工程の前に実施することを特徴としても良い。
上記半導体装置の製造方法によれば、第１の領域内において、第１の樹脂と第２の樹脂とが混在しないようにすることができる。
さらに、上記半導体装置の製造方法において、前記第１の領域内の検査する工程を、前記第１の電極と前記第１の凸部とを電気的に接続する工程の後に、且つ、前記第２の電極と前記第２の凸部とを電気的に接続する工程の後に実施することを特徴としても良い。
上記半導体装置の製造方法によれば、電気的な検査を実施することができるので、電気的な不良を検出することができる。
さらに、本発明の別の態様に係る半導体装置の製造方法は、第１の面及び前記第１の面とは反対側を向く第２の面を有し、平面視で縦方向及び横方向に並んだ複数本の凸部であって、前記複数本の凸部は第１の凸部及び第２の凸部を有し、前記複数本の凸部を前記第１の面から前記第２の面に至る間の一部分で互いに連結する連結部と、を備えた基板を形成する工程と、前記第１の凸部の前記第１の面に半導体素子を搭載する工程と、前記半導体素子を搭載する工程の後、前記半導体素子の電極と前記第２の凸部の前記第１の面とを導電部材で接続する工程と、前記導電部材で接続する工程の後、前記半導体素子と、前記半導体素子が搭載された前記第１の凸部と、前記導電部材で前記半導体素子と接続された前記第２の凸部とを含む１つの製品領域内を検査する工程と、前記検査の工程において不良が検出された場合には、エッチング液に対して耐性を有する耐性物質を、前記不良が検出された前記製品領域内の前記第１の面側に設ける工程と、前記耐性物質を設ける工程の後、前記基板の前記第１の面に樹脂を供給して、前記半導体素子と、前記半導体素子が搭載された前記第１の凸部と、前記導電部材で前記半導体素子と接続された前記第２の凸部と、前記導電部材と、前記耐性物質とを封止する工程と、前記樹脂で封止する工程の後、前記連結部を前記第２の面側からエッチングして除去する工程とを有することを特徴とするものである。
上記半導体装置の製造方法によれば、第１の凸部と第２の凸部とを含む１つの製品領域内において不良が検出された場合には、連結部を除去する過程で、不良を示す耐性物質を製品領域内であって第２の面側から露出させることができる。これにより、例えばエッチングの途中から耐性物質を露出させることができるので、エッチング液による耐性物質の損傷を低減することができ、耐性物質の識別を容易にすることができる。
また、従来技術では、不良個所の位置とリードフレームの不良記入個所（表面及び裏面）の位置とを照合する作業を必要としていたが、上記半導体装置の製造方法によれば、製品領域内であって半導体素子が搭載された第１の面側に、直接的に耐性物質を設けることができるので（即ち、不良発生個所に直接的に不良入力することができるので）、不良部を含む半導体装置（即ち、不良品の半導体装置）の位置と耐性物質を設けた場所の位置とを対応させる作業（即ち、照合作業）に要する労力を低減させることができる。
第一の実施形態に係る半導体装置の製造方法を示す図（その１）。 第一の実施形態に係る半導体装置の製造方法を示す図（その２）。 第一の実施形態に係る半導体装置の製造方法を示す図（その３）。 第一の実施形態に係る半導体装置の製造方法を示す図（その４）。 第一の実施形態に係る半導体装置の製造方法を示す図（その５）。 第一の実施形態に係る半導体装置の製造方法を示す図（その６）。 第一の実施形態に係る半導体装置の製造方法を示す図（その７）。 第一の実施形態に係る半導体装置の製造方法を示す図（その８）。 第一の実施形態に係る半導体装置の製造方法を示す図（その９）。 第一の実施形態に係る半導体装置の製造方法を示す図（その１０）。 第一の実施形態に係る半導体装置の製造方法を示す図（その１１）。 第一の実施形態に係る半導体装置の製造方法を示す図（その１２）。 第一の実施形態に係る半導体装置の製造方法を示す図（その１３）。 第一の実施形態に係る半導体装置の製造方法を示す図（その１４）。 第一の実施形態に係る半導体装置の製造方法を示す図（その１５）。 第二の実施形態に係る半導体装置の製造方法を示す図（その１）。 第二の実施形態に係る半導体装置の製造方法を示す図（その２）。 第二の実施形態に係る半導体装置の製造方法を示す図（その３）。 第二の実施形態に係る半導体装置の製造方法を示す図（その４）。 従来の半導体装置の製造工程を示す断面図。 従来の、不良マークが付与された半導体装置を示す平面図。（その１）。 従来の、不良マークが付与された半導体装置を示す平面図。（その２）。
以下、本発明の実施の一形態を、添付図面を参照して説明する。
（１）第一の実施形態
図１（ａ）〜図１５（ｂ）は、本発明の第一の実施形態に係る半導体装置１０１の製造方法を示す工程図である。なお、図１（ａ）〜図８（ｂ）は連結部１８によって連結された凸部１７を備えた基板１００（以下、リードフレーム１００ともいう。）を形成する工程を図示するものである。また、図９（ａ）〜図１４（ｂ）は基板１００に半導体素子２１を実装する工程を図示するものである。さらに、図１５（ａ）及び（ｂ）はダイシングの工程を図示するものである。ここで、各図の（ａ）は平面図であり、各図の（ｂ）は断面図である。
まず、連結部１８によって連結された凸部１７を備えた基板１００を形成する工程を、図１（ａ）〜図８（ｂ）を用いて説明する。
最初に、図１（ａ）及び（ｂ）に示すように、金属基板１１に含まれる第１の面１２（以下、表面１２ともいう。）と、第１の面１２とは反対側を向いた第２の面１３（以下、裏面１３ともいう。）とにレジスト膜１４を塗布する。ここで、金属基板１１とは、例えば銅（Ｃｕ）基板である。
次に、図２（ａ）及び（ｂ）に示すように、表面１２に塗布されたレジスト膜１４を露光し、現像する（即ち、レジスト膜１４をパターニングする）ことで、レジスト膜１４下から金属基板１１の一部分（つまり、表面１２の一部分）を露出させる。
そして、図３（ａ）及び（ｂ）に示すように、露出させた金属基板１１の表面にメッキ層１５を形成し、その後、図４（ａ）及び（ｂ）に示すように、表面１２に残存するレジスト膜１４を除去する。
表面１２上のレジスト膜１４を除去した後、図５（ａ）及び（ｂ）に示すように、表面１２に形成したメッキ層１５をマスクにして、金属基板１１をウェットエッチングする。これにより、金属基板１１に凹部１６が形成される（つまり、エッチングされなかった部分は凸部１７となる。）。
ここで、金属基板１１の深さ方向の途中に連結部１８を設けるようにエッチング（即ち、ハーフエッチング）を実施する。
ハーフエッチングを実施した後、図６（ａ）及び（ｂ）に示すように、予め裏面１３に塗布しておいたレジスト膜１４をパターニングして、レジスト膜１４下から金属基板１１の一部分（つまり、裏面１３の一部分）を露出させる。
最後に、図７（ａ）及び（ｂ）に示すように、露出させた金属基板１１にメッキ層１５を形成し、その後、図８（ａ）及び（ｂ）に示すように、裏面１３に残存するレジスト膜１４を除去する。なお、図７に示したメッキ層１５を設ける工程及び図８に示したレジスト膜１４を除去する工程は、例えば図３及び図４にそれぞれ示した工程と同様にしてもよい。
こうして形成されたリードフレーム１００は、平面視で縦方向及び横方向に並んだ複数の凸部１７と、複数の凸部１７を表面から裏面に至る間の一部分で互いに連結する連結部１８と、を含んでいる。さらに、複数の凸部１７はその全てが同一形状をなしている。
なお、本実施形態では、図８（ａ）及び（ｂ）に示すように、形成した凸部１７を「第１の凸部１７ａ（以下、単に凸部１７ａともいう。）」と「第２の凸部１７ｂ（以下、単に凸部１７ｂともいう。）」とに便宜的に区別する。さらに、形成したリードフレーム１００内において、「第１の凸部１７ａ」が位置する領域を「第１の領域Ｒ１（以下、単に領域Ｒ１ともいう。）」、「第２の凸部１７ｂ」が位置する領域を「第２の領域Ｒ２ （以下、単に領域Ｒ２ともいう。）」とそれぞれ便宜的に区別する。
また、形成したメッキ層１５は単層であることが、例えば図８（ｂ）に図示されているが、本発明はこれに限定されるものではない。例えば、メッキ層１５は積層したものであっても構わない。このとき、メッキ層１５としては、銀（Ａｇ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）層のいずれかの単層で形成されてもよいし、これらを適宜積層させた複数層で形成されてもよい。例えば、ニッケル（Ｎｉ）層、パラジウム（Ｐｄ）層、金（Ａｕ）層からなる複数の層でメッキ層１５が形成されてもよい。具体的には、異なった金属を含むメッキ液を用いて、メッキ処理を複数回実施することで、メッキ層１５を積層化してもよい。
そして、形成したメッキ層１５は金属基板１１に直に設けられていることが、例えば図８（ｂ）に図示されているが、本発明はこれに限定されるものではない。例えば、金属酸化物層を介してメッキ層１５を設けても構わない。
なお、本実施形態では、金属基板１１にメッキ層１５を設け、そのメッキ層１５をマスクとして用いて、凸部１７及び凸部１７の上のメッキ層１５を形成する方法に関して説明したが、本発明はこれに限定されるものではない。例えば、凸部１７及び凸部１７の上のメッキ層１５を形成する際、金属基板１１に塗布したレジスト膜をマスクとして用いて金属基板１１をエッチングして凸部１７を形成し、その後、凸部１７の上にメッキ層１５を形成してもよい。
次に、半導体素子２１の実装に関する工程を、図９（ａ）〜図１４（ｂ）を用いて説明する。
まず初めに、図９（ａ）及び（ｂ）に示すように、上記工程により製造した基板１００に含まれる凸部１７の上に、メッキ層１５を介して、半導体素子２１を搭載する（即ち、搭載工程）。搭載工程の際、接着剤２３を用いることで半導体素子２１を凸部１７の上に固定することができる。なお、図９（ａ）及び（ｂ）に示すように、領域Ｒ１には第１の半導体素子２１ａ（以下、単に半導体素子２１ａともいう。）を、領域Ｒ２には第２の半導体素子２１ｂ（以下、単に半導体素子２１ｂともいう。）をそれぞれ搭載する。
搭載工程後、半導体素子２１に含まれる電極２４と凸部１７とを、メッキ層１５を介して電気的に接続する（即ち、接続工程）。なお、半導体素子２１ａに含まれる電極２４ａ（以下、単に電極２４ａともいう。）と凸部１７ａとを電気的に接続する。同様に、半導体素子２１ｂに含まれる電極２４ｂ（以下、単に電極２４ｂともいう。）と凸部１７ｂとを電気的に接続する。この接続の際、例えば金線等の線材２２（ボンディングワイヤー２２）を用いる。
なお、本実施形態では、ワイヤーボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）を用いて電極２４ａと凸部１７ａとを、また電極２４ｂと凸部１７ｂとを電気的に接続する場合について説明するが、本発明はこれに限定されるものではない。例えば、半導体素子２１とリードフレーム１００とを、ワイヤーボンディングにより、電気的に接続してもよいし、例えばフェースダウンボンディング（ｆａｃｅ ｄｏｗｎ ｂｏｎｄｉｎｇ）により、線材２２を用いることなく電気的に接続してもよい。
ここで、「フェースダウンボンディング」とは、半導体素子２１をリードフレーム１００に取り付ける方法の一つで、半導体素子２１とリードフレーム１００とを線材２２を用いることなく、半導体素子２１の表面（回路形成面）に設けた接点（例えば、バンプ）とリードフレーム１００に含まれる凸部１７とを用いて電気的に接続するボンディング方法を指す。
次に、上記工程により搭載した半導体素子２１（つまり、半導体素子２１ａ及び半導体素子２１ｂ）に対して、不良の有無を検査する（即ち、不良検査工程）。ここで「不良」とは、例えば、樹脂封止前に発生した、線材２２の結線不良や半導体素子２１の搭載不良、又は酸化や凸部が欠けているといったリードフレーム１００の元不良のことを指す。
この検査工程において不良が検出された場合には、図１０（ａ）及び（ｂ）に示すように、不良が検出された領域内（例えば、半導体素子２１の周辺部）に、目印となるインク２５（不良識別用のインク２５）を設ける（即ち、第１マーキング工程）。なお、ここでは、領域Ｒ１においては不良を検出し、領域Ｒ２においては不良を検出しなかった場合を想定している。具体的には、領域Ｒ１における不良として、例えば凸部２０で発生した結線不良を想定している。
この場合には、図１１（ａ）及び（ｂ）に示すように、インク２５が半導体素子２１ａの外周部の少なくとも一部を覆うようにインク２５を設ける。この際、インク２５が凹部１６に溜まるようにしてもよい。さらに、この凹部１６に溜まったインク２５が凹部１６から溢れ出て、メッキ層１５の一部を覆っても構わない。なお、「外周部の一部」とは、図１１（ａ）及び（ｂ）に示すように、例えば半導体素子２１ａの四隅のうちの一つである。
ここで、図１０（ａ）、（ｂ）及び図１１（ａ）、（ｂ）には、半導体素子２１ａの外周部の一部を覆うようにインク２５を設けることが図示されているが、本発明はこれに限定されるものではない。例えば、図１２（ａ）及び（ｂ）に示すように、領域Ｒ１内であれば、半導体素子２１ａの外周部に接することなくインク２５を設けても構わない。
また、図１０（ａ）、（ｂ）及び図１１（ａ）、（ｂ）には、領域Ｒ１内であって、半導体素子２１ａの外周部の一個所にインク２５を設けることが図示されているが、本発明はこれに限定されるものではない。例えば、領域Ｒ１内であれば、半導体素子２１ａの外周部の複数個所にこのインク２５を設けても構わない。
なお、領域Ｒ２においては不良を検出しなかったので、領域Ｒ２にはインクを設けない。
次に、図１３（ａ）及び（ｂ）に示すように、半導体素子２１（半導体素子２１ａ及び半導体素子２１ｂ）と、インク２５と、凸部１７（凸部１７ａ及び凸部１７ｂ）と、例えば金線等の線材２２とを樹脂２６を用いて封止する（即ち、封止工程）。この封止工程の際、図１３（ｂ）に示すように、例えば樹脂２６は凹部１６の中に埋め込まれてもよい。なお、この封止工程において、裏面１３側には樹脂２６を設けない。
また、封止工程の際に用いられる樹脂２６の色とインク２５の色とは同系色でもよいが、異なった色の方が好ましい。樹脂２６とインク２５とが異なった色（即ち、反対色）を有することで、インク２５の視認が容易となる。封止工程で用いられる樹脂２６は、一般的に黒系統の色である場合が多い。そのため、インク２５の色は、例えば白系統の色としてもよい。
そして、図１４（ａ）及び（ｂ）に示すように、裏面１３側から連結部１８をエッチングして（つまり、連結部１８を切除して）、インク２５及び樹脂２６を露出させる（即ち、裏面エッチング工程）。これにより、図１４（ｂ）に示すように、隣接する凸部１７同士はそれぞれ電気的に分離される。
なお、本実施形態では、裏面エッチングを実施する際、インク２５を露出させる工程と、連結部１８を除去する工程を同一工程で行っているが、別々の工程として行っても構わない。この除去工程を同一工程とすることで、製造工程を短縮することができる。
最後に、図１５（ａ）及び（ｂ）に示すように、半導体素子２１が実装されたリードフレーム１００をダイシングする（即ち、ダイシング工程）。このダイシング工程では、隣り合う凸部１７の間（即ち、凹部１６）でリードフレーム１００を切断することが図１５（ａ）及び（ｂ）に示されているが、本発明はこれに限定されるものではない。例えば、凸部１７の上（即ち、隣り合う凹部１６の間）でリードフレーム１００を切断しても構わない。
ダイシング工程後、リードフレーム１００の裏面１３側にインク２５が視認できるものは不良品の半導体装置１０１であり、インク２５が視認できないものは良品の半導体装置１０２であると容易に判別することができる。
本実施形態によれば、第１の領域Ｒ１内において不良が検出された場合には、第１の部分１８ａを除去する過程で、不良を示すインク２５を第１の領域Ｒ１内であって第２の面１３の側から露出させることができる。従来例と比べて、例えばエッチングの途中からインク２５を露出させることができるので、エッチング液によるインク２５の損傷を低減することができ、インク２５の識別を容易にすることができる。
さらに、従来技術では、不良個所の位置とリードフレーム１００の不良記入個所（表面及び裏面）の位置とを照合する作業を必要としていたが、上記半導体装置１０１の製造方法によれば、第１の領域Ｒ１内であって第１の半導体素子２１ａが搭載された面１２の側に、直接的にインク２５を設けることができるので（即ち、不良発生個所に直接的に不良入力することができるので）、不良部を含む半導体装置（即ち、不良品の半導体装置）の位置とインク２５を設けた場所の位置とを対応させる作業（即ち、照合作業）に要する労力を低減させることができる。
つまり、従来技術で製造される「不良間接入力型」の半導体装置と異なり、本実施形態によれば「不良直接入力型」の半導体装置を製造することができる。ここで、「不良間接入力型」の半導体装置とは、不良部位と基板の不良記入個所とが視覚的に直接対応せず、これらの照合作業を要する半導体装置を指す。一方、「不良直接入力型」の半導体装置とは、不良部位と基板の不良記入個所とが視覚的に直接対応し、これらの照合作業を要しない半導体装置を指す。
なお、本発明の「第１の凸部」とは、凸部１７ａに対応し、「第２の凸部」とは、凸部１７ｂに対応する。また、「第１の領域」とは、領域Ｒ１に対応し、「第２の領域」とは、領域Ｒ２に対応する。そして、「第１の電極」とは、電極２４ａに対応し、「第２の電極」とは、電極２４ｂに対応する。さらに、「第１の半導体」とは、半導体２１ａに対応し、「第２の半導体」とは、半導体２１ｂに対応する。最後に、「第１の部分」とは、連結部１８であって、インク２６と接する連結部１８ａに対応する。
（２）第二の実施形態
第二の実施形態は、第一の実施形態において設けたインク２５に代えて、樹脂２７を設ける以外は、第一の実施形態と同じである。そこで、第一の実施形態において製造された半導体装置１０１の製造工程と同一の工程に関してはその説明を省略し、樹脂２７を設ける工程について説明する。
第一の実施形態と同様にして、凸部１７に半導体素子（つまり、半導体素子２１ａ及び半導体素子２１ｂ）を搭載する（図１６参照）。その後、搭載した半導体素子２１（つまり、半導体素子２１ａ及び半導体素子２１ｂ）に対して、不良の有無を検査する（即ち、不良検査工程）。
この検査工程において不良が検出された場合には、図１６（ａ）及び（ｂ）に示すように、不良が検出された領域内（例えば、半導体素子２１の周辺部）に、目印となる樹脂２７（不良識別用の樹脂２７）を設ける（即ち、第２マーキング工程）。なお、ここでは、領域Ｒ１においては不良を検出し、領域Ｒ２においては不良を検出しなかった場合を想定している。具体的には、領域Ｒ１における不良として、例えば凸部２０で発生した結線不良を想定している。
樹脂２７を設ける工程は、第一の実施形態でインク２５を設ける工程と同様である。例えば、領域Ｒ１において不良を検出した場合には、目印となる樹脂２７を半導体素子２１ａの外周部の一部分を覆うように設ける。この際、例えば樹脂２７が凹部１６に溜まるようにしてもよい。図１６（ａ）、（ｂ）には、凹部１６に溜まった樹脂２７が凹部１６から溢れ出て、メッキ層１５の一部を覆っていることが図示されているが、本発明はこれに限定されるものではない。例えば、樹脂２７はメッキ層１５の一部を覆わなくても構わない。なお、「外周部の一部」とは、図１６（ａ）及び（ｂ）に示すように、例えば半導体素子２１ａの四隅のうちの一つである。
図１６（ａ）、（ｂ）及び図１７（ａ）、（ｂ）には、半導体素子２１ａの外周部の一部を覆うように樹脂２７を設けることが図示されているが、本発明はこれに限定されるものではない。例えば、図１８（ａ）及び（ｂ）に示すように、領域Ｒ１内であれば、半導体素子２１ａの外周部に接することなく樹脂２７を設けても構わない。
また、図１６（ａ）、（ｂ）及び図１７（ａ）、（ｂ）には、領域Ｒ１内であって、半導体素子２１ａの外周部の一個所に樹脂２７を設けることが図示されているが、本発明はこれに限定されるものではない。例えば、領域Ｒ１内であれば、半導体素子２１ａの外周部の複数個所に樹脂２７を設けても構わない。
なお、領域Ｒ２においては不良を検出しなかったので、領域Ｒ２にはインクを設けない。
そして、図１９（ａ）及び（ｂ）に示すように、半導体素子２１（半導体素子２１ａ及び半導体素子２１ｂ）と、樹脂２７と、凸部１７（凸部１７ａ及び凸部１７ｂ）と、例えば金線等の線材２２とを樹脂２６を用いて封止する（即ち、封止工程）。この封止工程の際、図１９（ｂ）に示すように、例えば樹脂２７は凹部１６の中に埋め込まれてもよい。なお、この封止工程において、裏面１３側には樹脂２７を設けない。
また、封止工程の際に用いられる樹脂２６の色と樹脂２７の色とは同系色でもよいが、異なった色の方が好ましい。樹脂２６と樹脂２７とが異なった色（即ち、反対色）を有することで、樹脂２７の視認が容易となる。封止工程で用いられる樹脂２６は、一般的に黒系統の色である場合が多い。そのため、樹脂２７の色は、例えば白系統の色としてもよい。
さらに、樹脂２７を設けた後に、この樹脂２７を硬化させる工程（即ち、硬化工程）を実施しても構わない。これにより、エッチングした後に樹脂２７が流出する可能性を低減させることができる。
なお、樹脂２７が熱硬化性樹脂であった場合には、樹脂２７を加熱し、熱硬化処理を実施することで、エッチングした後の樹脂２７の流出を低減させることができる。樹脂２７を加熱する際に加える温度（即ち、硬化温度）は、例えば１００度程度である。
また、樹脂２７が光硬化性樹脂であった場合には、光硬化処理を実施することで、エッチングした後の樹脂２７の流出を低減させることができる。この際に用いる光は、例えば紫外線である。例えば、この光をリードフレーム全体に照射することで、リードフレーム１００全体で光硬化処理を施してもよい。
さらに、この硬化工程を、樹脂２６を設ける工程（封止工程）の前に実施しても構わない。これにより、樹脂２７と樹脂２６とが混在する可能性を低減させることができる。
なお、本実施形態では、裏面エッチングを実施する際、樹脂２７を露出させる工程と、連結部１８を除去する工程を同一工程で行っているが、別々の工程として行っても構わない。この除去工程を同一工程とすることで、製造工程を短縮することができる。
さらに、領域Ｒ１内を検査する工程を、電極２４ａと凸部１７ａとを電気的に接続する工程の後に、且つ、電極２４ｂと凸部１７ｂとを電気的に接続する工程の後に実施しても構わない。これにより、電気的な検査を実施することができるので、電気的な不良を検出することができる。例えば、結線不良の凸部の有無を検出することができる。
本実施形態によれば、第１の領域Ｒ１内において不良が検出された場合には、第１の部分１８ａを除去する過程で、不良を示す第１の樹脂２７を第１の領域Ｒ１内であって第２の面１３側から露出させることができる。これにより、例えばエッチングの途中から第１の樹脂２７を露出させることができるので、エッチング液による第１の樹脂２７の損傷を低減することができ、第１の樹脂２７の識別を容易にすることができる。
さらに、従来技術では、不良個所の位置とリードフレーム１００の不良記入個所（表面及び裏面）の位置とを照合する作業を必要としていたが、上記半導体装置１０１の製造方法によれば、第１の領域Ｒ１内であって第１の半導体素子２１ａが搭載された面１２側に、直接的に第１の樹脂２７を設けることができるので（即ち、不良発生個所に直接的に不良入力することができるので）、不良部を含む半導体装置（即ち、不良品の半導体装置）の位置と第１の樹脂２７を設けた場所の位置とを対応させる作業（即ち、照合作業）に要する労力を低減させることができる。
つまり、従来技術で製造される「不良間接入力型」の半導体装置と異なり、本実施形態によれば「不良直接入力型」の半導体装置を製造することができる。
なお、本発明の「第１の凸部」とは、凸部１７ａに対応し、「第２の凸部」とは、凸部１７ｂに対応する。また、「第１の領域」とは、領域Ｒ１に対応し、「第２の領域」とは、領域Ｒ２に対応する。そして、「第１の電極」とは、電極２４ａに対応し、「第２の電極」とは、電極２４ｂに対応する。さらに、「第１の半導体」とは、半導体２１ａに対応し、「第２の半導体」とは、半導体２１ｂに対応する。最後に、「第１の部分」とは、連結部１８であって、樹脂２７と接する連結部１８ａに対応する。
第一の実施例ではインク２５を、第二の実施例では樹脂２７を、それぞれ不良を示すマーク（不良マーク）として用いる場合について説明したが、本発明はこれに限定されるものではない。例えば、不良マークとして、金属基板１１を、第２の面１３からエッチングする際に用いるエッチング液に対して耐性を有する物質（耐性物質）を用いても本発明を実施することができる。例えば、耐性物質として、金属基板１１よりも、このエッチング液に対してエッチングされ難い材料を用いてもよい。これにより、エッチングの途中から耐性物質を露出させることができるので、エッチング液による不良マークの損傷が低減する。このため、不良マークの識別を容易にすることができる。
１１ 金属基板，１２ （第１の）面，１３ （第２の）面，１４ レジスト膜，１５ メッキ層，１６ 凹部，１７ 凸部，１７ａ （第１の）凸部，１７ｂ （第２の）凸部，１８ 連結部，１８ａ 第１の部分，２０ 結線不良の凸部，２１ 半導体素子，２１ａ （第１の）半導体素子，２１ｂ （第２の）半導体素子，２２ 線材，２３ 接着剤，２４ 電極，２４ａ 半導体素子２１ａに含まれる電極，２４ｂ 半導体素子２１ｂに含まれる電極，２５ 不良識別インク，２６ （第２の）樹脂，２７ （第１の）樹脂，１００ リードフレーム，１０１ 不良品の半導体装置，１０２ 良品の半導体装置，２００ 半導体装置，２０１ 凸部，２０２ リードフレーム，２０３ 半導体素子，２０４ 線材（金線），２０５ 樹脂，２０６ 結線不良の凸部，２０７ 不良識別マーク，２０８ 不良識別マーク，２０９ 外枠，２１０ 製品エリア，２１１ 結線された凸部，Ｒ１ （第１の）領域，Ｒ２ （第２の）領域

Claims (10)

  1. 連結部によって連結された第１の凸部と第２の凸部とを、前記第１の凸部が第１の領域内に位置し、前記第２の凸部が第２の領域内に位置するように、基板に形成する工程と、
    第１の電極を有する第１の半導体素子を前記基板の第１の面であって前記第１の領域内に搭載する工程と、
    第２の電極を有する第２の半導体素子を前記基板の前記第１の面であって前記第２の領域内に搭載する工程と、
    前記第１の電極と前記第１の凸部とを電気的に接続する工程と、
    前記第２の電極と前記第２の凸部とを電気的に接続する工程と、
    前記第１の領域内を検査する工程と、
    前記検査の工程において、前記第１の領域内に不良が検出された場合には、前記第１の面の前記第１の領域内にインクを設ける工程と、
    前記第１の領域内にインクを設ける工程の後、前記第１の半導体素子及び前記第２の半導体素子を樹脂で覆う工程と、
    前記第１の半導体素子及び前記第２の半導体素子を樹脂で覆う工程の後、前記基板の第１の部分を前記第１の面の反対側の第２の面から除去し、前記インクを露出させる工程と、
    前記連結部を除去する工程とを有する半導体装置の製造方法。
  2. 連結部によって連結された第１の凸部と第２の凸部とを、前記第１の凸部が第１の領域内に位置し、前記第２の凸部が第２の領域内に位置するように、基板に形成する工程と、
    第１の電極を有する第１の半導体素子を前記基板の第１の面であって前記第１の領域内に搭載する工程と、
    第２の電極を有する第２の半導体素子を前記基板の前記第１の面であって前記第２の領域内に搭載する工程と、
    前記第１の電極と前記第１の凸部とを電気的に接続する工程と、
    前記第２の電極と前記第２の凸部とを電気的に接続する工程と、
    前記第１の領域内を検査する工程と、
    前記検査の工程において、前記第１の領域内に不良が検出された場合には、前記第１の面の前記第１の領域内に第１の樹脂を設ける工程と、
    前記第１の領域内に第１の樹脂を設ける工程の後、前記第１の半導体素子及び前記第２の半導体素子を第２の樹脂で覆う工程と、
    前記第１の半導体素子及び前記第２の半導体素子を第２の樹脂で覆う工程の後、前記基板の第１の部分を前記第１の面の反対側の第２の面から除去し、前記第１の樹脂を露出させる工程と、
    前記連結部を除去する工程とを有する半導体装置の製造方法。
  3. 前記インクを露出させる工程と、前記連結部を除去する工程とは同一工程で行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記第１の樹脂を露出させる工程と、前記連結部を除去する工程とを同一工程で行うことを特徴とする請求項２に記載の半導体装置の製造方法。
  5. 前記インクと前記樹脂との色が異なることを特徴とする請求項１または請求項３に記載の半導体装置の製造方法。
  6. 前記第１の樹脂と前記第２の樹脂との色が異なることを特徴とする請求項２または請求項４に記載の半導体装置の製造方法。
  7. 前記第１の樹脂を硬化させる工程を有することを特徴とする請求項２、請求項４または請求項６の何れか一項に記載の半導体装置の製造方法。
  8. 前記第１の樹脂を硬化させる工程を、前記第２の樹脂を設ける工程の前に実施することを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記第１の領域内を検査する工程を、前記第１の電極と前記第１の凸部とを電気的に接続する工程の後に、且つ、前記第２の電極と前記第２の凸部とを電気的に接続する工程の後に実施することを特徴とする請求項１から請求項８の何れか一項に記載の半導体装置の製造方法。
  10. 第１の面及び前記第１の面とは反対側を向く第２の面を有し、平面視で縦方向及び横方向に並んだ複数本の凸部であって、前記複数本の凸部は第１の凸部及び第２の凸部を有し、前記複数本の凸部を前記第１の面から前記第２の面に至る間の一部分で互いに連結する連結部と、を備えた基板を形成する工程と、
    前記第１の凸部の前記第１の面に半導体素子を搭載する工程と、
    前記半導体素子を搭載する工程の後、前記半導体素子の電極と前記第２の凸部の前記第１の面とを導電部材で接続する工程と、
    前記導電部材で接続する工程の後、前記半導体素子と、前記半導体素子が搭載された前記第１の凸部と、前記導電部材で前記半導体素子と接続された前記第２の凸部とを含む１つの製品領域内を検査する工程と、
    前記検査の工程において不良が検出された場合には、耐性物質を、前記不良が検出された前記製品領域内の前記第１の面側に設ける工程と、
    前記耐性物質を設ける工程の後、前記基板の前記第１の面に樹脂を供給して、前記半導体素子と、前記半導体素子が搭載された前記第１の凸部と、前記導電部材で前記半導体素子と接続された前記第２の凸部と、前記導電部材と、前記耐性物質とを封止する工程と、
    前記樹脂で封止する工程の後、前記連結部を前記第２の面側からエッチング液を用いてエッチングして除去する工程とを有し、
    前記耐性物質は、前記エッチング液に対して耐性を有することを特徴とする半導体装置の製造方法。
JP2009175149A 2009-07-28 2009-07-28 半導体装置の製造方法 Withdrawn JP2011029482A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009175149A JP2011029482A (ja) 2009-07-28 2009-07-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009175149A JP2011029482A (ja) 2009-07-28 2009-07-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011029482A true JP2011029482A (ja) 2011-02-10

Family

ID=43637873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009175149A Withdrawn JP2011029482A (ja) 2009-07-28 2009-07-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2011029482A (ja)

Similar Documents

Publication Publication Date Title
JP5315186B2 (ja) 半導体装置の製造方法
JP4091050B2 (ja) 半導体装置の製造方法
TWI668826B (zh) Lead frame, semiconductor device
JP2000058711A (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
JP2007048981A (ja) 半導体装置の製造方法
CN108463886A (zh) 具有改进接触引线的扁平无引线封装
JP2007103450A (ja) 配線基板およびその製造方法
JP6841550B2 (ja) リードフレーム及びその製造方法
JP3893624B2 (ja) 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
CN108701658B (zh) 半导体元件承载用基板、半导体装置及光半导体装置及其制造方法
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
JP2018166182A (ja) 半導体装置用リードフレームとその製造方法
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
JP2013157626A (ja) 半導体装置の製造方法
JP2008227410A (ja) 半導体装置およびその製造方法
JP2011029482A (ja) 半導体装置の製造方法
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP4567073B2 (ja) 回路基板の製造方法
JP2007266047A (ja) 樹脂封止型半導体装置およびその製造方法
JP2014022582A (ja) 半導体装置の製造方法、及び半導体装置
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
JP6615654B2 (ja) 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法
JP2017162946A (ja) リードフレーム集合基板及び半導体装置集合体
TW201530723A (zh) 用於處理導線框表面之方法及具有經處理之導線框表面之裝置
JP2020008550A (ja) 歪みセンサ、歪み検出モジュール

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20121002