JP2005039177A - 表面実装型半導体電子部品および製造方法 - Google Patents
表面実装型半導体電子部品および製造方法 Download PDFInfo
- Publication number
- JP2005039177A JP2005039177A JP2003404753A JP2003404753A JP2005039177A JP 2005039177 A JP2005039177 A JP 2005039177A JP 2003404753 A JP2003404753 A JP 2003404753A JP 2003404753 A JP2003404753 A JP 2003404753A JP 2005039177 A JP2005039177 A JP 2005039177A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- resin
- electronic component
- semiconductor electronic
- bare chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
Abstract
【解決手段】絶縁基板2の両面に配設された導体パターン3を内周面に金属導電膜4を施したスルーホールを介して電気的に導通させ、スルーホールの途中まで充填するようにスルーホールの開口部を2層のレジスト層6,7で覆った両面スルーホールプリント基板を形成する。そして、スルーホールに連結された各導体パターン3上にLEDベアチップ10と受光ベアチップ11を固定して各ベアチップ10,11の下部電極と導体パターン3とを電気的に接続し、各ベアチップの上部電極は各ベアチップが配置された導体パターン3とは分離されたスルーホール5に連結された導体パターン3にワイヤ12を介して電気的に接続する。そして各ベアチップおよびワイヤを覆うように光透過性樹脂で封止する。
【選択図】 図4
Description
本発明は上記問題に鑑みて創案なされたもので、電子機器に組み込まれるプリント基板に実装するときに信頼性の高い半田付けが確保できるような表面実装型半導体電子部品を低コストで製造する方法およびそれを用いて製造される表面実装型半導体電子部品を提供することを目的とするものである。
2 絶縁基板
3 導体パターン
4 金属導電膜
5 スルーホール
5′ ハーフスルーホール
6 第1レジスト
7 第2レジスト
8 金メッキ
9 開口部
9′ 開口部
10 LEDベアチップ
11 受光ベアチップ
12 ワイヤ
13 光透過性樹脂
14 レンズ
15 表面実装型半導体電子部品
16 プリント基板
17 導体パターン
18 半田
19 電極パッド
20 プリプレグ
21 絶縁シート
Claims (15)
- 絶縁基板の両面に多数の独立した導体パターンが配設され、内周面に金属導電膜が施されたスルーホールを介して前記両面の導体パターンが導通するようにした両面スルーホールプリント基板の前記スルーホールの一方の開口部を塞ぐ工程と、前記両面スルーホール基板の前記スルーホールの開口部を塞いだ面の導体パターン上に半導体ベアチップを配置する工程と、前記半導体ベアチップを配置した前記両面スルーホール基板がセットされた成形金型内に第1の樹脂を圧入することによって前記半導体ベアチップを覆うように樹脂封止を行なう工程とを有することを特徴とする表面実装型半導体電子部品の製造方法。
- 前記開口部を塞ぐ工程は、前記開口部から前記スルーホールの途中までを第2の樹脂により塞ぐことを特徴とする請求項1に記載の表面実装型半導体電子部品の製造方法。
- 前記第2の樹脂は、前記第1の樹脂を圧入する際の成形温度より高いガラス転移温度を有する樹脂であることを特徴とする請求項2に記載の表面実装型半導体電子部品の製造方法。
- 前記第2の樹脂は、エポキシ樹脂であることを特徴とする請求項2または3の何れか1項に記載の表面実装型半導体電子部品の製造方法。
- 前記開口部を塞ぐ工程は、前記スルーホールの上部に第1レジスト膜を形成し、該第1レジスト膜の上面に第2レジスト膜を形成して2層のレジスト膜で構成されることを特徴とする請求項1に記載の表面実装型半導体電子部品の製造方法。
- 前記第1レジスト膜は、前記スルーホールの途中までを塞ぐことを特徴とする請求項5に記載の表面実装型半導体電子部品の製造方法。
- 前記開口部を塞ぐ工程は、前記両面スルーホールプリント基板において、前記導体パターンの少なくとも前記半導体ベアチップが配置される位置の近傍および前記半導体ベアチップに一方の端部が接続されたワイヤの他方の端部が接続される位置の近傍を除いた部分に接着シートを備えた絶縁シートが貼着されることを特徴とする請求項1に記載の表面実装型半導体電子部品の製造方法。
- 前記接着シートは、プリプレグであり、該プリプレグに含浸された熱硬化性樹脂が前記スルーホールの途中までを塞ぐことを特徴とする請求項7に記載の表面実装型半導体電子部品の製造方法。
- 前記絶縁シートは、前記両面スルーホールプリント基板の絶縁基板と同一部材であることを特徴とする請求項7または8の何れか1項に記載の表面実装型半導体電子部品の製造方法。
- 前記半導体ベアチップを配置する工程は、前記半導体ベアチップが発光素子と受光素子のうち何れか一方または両方の組合わせであることを特徴とする請求項1から9の何れか1項に記載の表面実装型半導体電子部品の製造方法。
- 前記半導体ベアチップを配置した前記両面スルーホール基板がセットされた前記成形金型内に第1の樹脂を圧入することによって前記樹脂封止を行なう方法は、トランスファ成形であることを特徴とする請求項1から10の何れか1項に記載の表面実装型半導体電子部品の製造方法。
- 前記樹脂封止によって光学レンズ部が形成されることを特徴とする請求項11に記載の表面実装型半導体電子部品の製造方法。
- 前記請求項1から12の何れか1項に記載の表面実装型半導体電子部品の製造方法を用いて製造された表面実装型半導体電子部品。
- 絶縁基板の両面に多数の独立した導体パターンが配設され、内周面に金属導電膜が施されたハーフスルーホールを介して前記両面の導体パターンが導通するようにした両面スルーホールプリント基板の前記ハーフスルーホールの一方の開口部から前記ハーフスルーホールの途中まで充填材で塞ぎ、前記開口部を塞いだ面の導体パターン上に半導体ベアチップを配置し、前記半導体ベアチップを覆うように樹脂封止が行なわれていることを特徴とする表面実装型半導体電子部品。
- 前記充填材はレジスト材、樹脂、もしくはプリプレグであることを特徴とする請求14に記載の表面実装型半導体電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003404753A JP3876250B2 (ja) | 2003-06-24 | 2003-12-03 | 表面実装型半導体電子部品および製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003179632 | 2003-06-24 | ||
JP2003404753A JP3876250B2 (ja) | 2003-06-24 | 2003-12-03 | 表面実装型半導体電子部品および製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005039177A true JP2005039177A (ja) | 2005-02-10 |
JP3876250B2 JP3876250B2 (ja) | 2007-01-31 |
Family
ID=34220188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003404753A Expired - Fee Related JP3876250B2 (ja) | 2003-06-24 | 2003-12-03 | 表面実装型半導体電子部品および製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3876250B2 (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007088959A1 (ja) * | 2006-02-02 | 2007-08-09 | Nec Corporation | 光モジュール |
WO2007135764A1 (ja) * | 2006-05-24 | 2007-11-29 | Sharp Kabushiki Kaisha | 発光装置並びにこれを備えた照明装置および液晶表示装置 |
JP2008546192A (ja) * | 2005-05-30 | 2008-12-18 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | ケーシング本体およびケーシング本体の製造方法 |
GB2452121A (en) * | 2007-08-21 | 2009-02-25 | Ko-Hsin Lee | Packaging structure of a light emitting diode |
JP2010123654A (ja) * | 2008-11-18 | 2010-06-03 | Stanley Electric Co Ltd | 光半導体装置 |
US8053796B2 (en) | 2007-10-09 | 2011-11-08 | Foxsemicon Integrated Technology, Inc. | Solid state light emitting device |
WO2012020796A1 (ja) * | 2010-08-13 | 2012-02-16 | 株式会社オプトエレクトロニクス | 光検出装置、光学装置、光学的情報読取装置及び光源固定方法 |
EP2483939A1 (en) * | 2009-10-01 | 2012-08-08 | Excelitas Canada Inc. | Optoelectronic devices with laminate leadless carrier packaging in side-looker or top-looker device orientation |
KR101358215B1 (ko) | 2013-09-13 | 2014-02-06 | 주식회사 루멘스 | 발광 소자용 기판과, 발광 소자용 모듈 및 발광 소자용 기판의 제작 방법 |
US8798447B2 (en) | 2005-08-10 | 2014-08-05 | Mitsubishi Electric Corporation | Recording medium, reproducing apparatus, and reproducing method |
CN103968287A (zh) * | 2014-05-20 | 2014-08-06 | 贵州光浦森光电有限公司 | 大芯片垂直布置的led光机模组 |
KR101524004B1 (ko) * | 2008-03-17 | 2015-05-29 | 코닌클리케 필립스 엔.브이. | 플립 칩 led를 위한 언더필 프로세스 |
JP2020161697A (ja) * | 2019-03-27 | 2020-10-01 | ローム株式会社 | 半導体発光装置 |
US10903406B2 (en) | 2015-07-28 | 2021-01-26 | Osram Oled Gmbh | Housing comprising a semiconductor body and a method for producing a housing with a semiconductor body |
JP2022062937A (ja) * | 2020-10-09 | 2022-04-21 | Nissha株式会社 | 射出成形品及びその製造方法 |
CN115360186A (zh) * | 2022-08-23 | 2022-11-18 | 深圳市天成照明有限公司 | 一种chip led封装结构及加工工艺 |
-
2003
- 2003-12-03 JP JP2003404753A patent/JP3876250B2/ja not_active Expired - Fee Related
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8772065B2 (en) | 2005-05-30 | 2014-07-08 | Osram Opto Semiconductors Gmbh | Housing body and method for production thereof |
JP2008546192A (ja) * | 2005-05-30 | 2008-12-18 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | ケーシング本体およびケーシング本体の製造方法 |
US8798447B2 (en) | 2005-08-10 | 2014-08-05 | Mitsubishi Electric Corporation | Recording medium, reproducing apparatus, and reproducing method |
WO2007088959A1 (ja) * | 2006-02-02 | 2007-08-09 | Nec Corporation | 光モジュール |
WO2007135764A1 (ja) * | 2006-05-24 | 2007-11-29 | Sharp Kabushiki Kaisha | 発光装置並びにこれを備えた照明装置および液晶表示装置 |
US8698976B2 (en) | 2006-05-24 | 2014-04-15 | Sharp Kabushiki Kaisha | Light emitting device, illuminating apparatus having the same, and liquid crystal display apparatus |
GB2452121A (en) * | 2007-08-21 | 2009-02-25 | Ko-Hsin Lee | Packaging structure of a light emitting diode |
US8053796B2 (en) | 2007-10-09 | 2011-11-08 | Foxsemicon Integrated Technology, Inc. | Solid state light emitting device |
KR101524004B1 (ko) * | 2008-03-17 | 2015-05-29 | 코닌클리케 필립스 엔.브이. | 플립 칩 led를 위한 언더필 프로세스 |
JP2010123654A (ja) * | 2008-11-18 | 2010-06-03 | Stanley Electric Co Ltd | 光半導体装置 |
EP2483939A1 (en) * | 2009-10-01 | 2012-08-08 | Excelitas Canada Inc. | Optoelectronic devices with laminate leadless carrier packaging in side-looker or top-looker device orientation |
WO2012020796A1 (ja) * | 2010-08-13 | 2012-02-16 | 株式会社オプトエレクトロニクス | 光検出装置、光学装置、光学的情報読取装置及び光源固定方法 |
US8654425B2 (en) | 2010-08-13 | 2014-02-18 | Optoelectronics Co., Ltd. | Optical detection device, optical device, optical information reading device, and light source fixing method |
KR101358215B1 (ko) | 2013-09-13 | 2014-02-06 | 주식회사 루멘스 | 발광 소자용 기판과, 발광 소자용 모듈 및 발광 소자용 기판의 제작 방법 |
CN103968287A (zh) * | 2014-05-20 | 2014-08-06 | 贵州光浦森光电有限公司 | 大芯片垂直布置的led光机模组 |
US10903406B2 (en) | 2015-07-28 | 2021-01-26 | Osram Oled Gmbh | Housing comprising a semiconductor body and a method for producing a housing with a semiconductor body |
JP2020161697A (ja) * | 2019-03-27 | 2020-10-01 | ローム株式会社 | 半導体発光装置 |
US11532773B2 (en) | 2019-03-27 | 2022-12-20 | Rohm Co., Ltd. | Semiconductor light emitting device |
JP7283938B2 (ja) | 2019-03-27 | 2023-05-30 | ローム株式会社 | 半導体発光装置 |
JP2022062937A (ja) * | 2020-10-09 | 2022-04-21 | Nissha株式会社 | 射出成形品及びその製造方法 |
JP7102481B2 (ja) | 2020-10-09 | 2022-07-19 | Nissha株式会社 | 射出成形品及びその製造方法 |
US11877386B2 (en) | 2020-10-09 | 2024-01-16 | Nissha Co., Ltd. | Injection molded article and method for producing same |
CN115360186A (zh) * | 2022-08-23 | 2022-11-18 | 深圳市天成照明有限公司 | 一种chip led封装结构及加工工艺 |
CN115360186B (zh) * | 2022-08-23 | 2024-01-26 | 深圳市天成照明有限公司 | 一种chip led封装结构及加工工艺 |
Also Published As
Publication number | Publication date |
---|---|
JP3876250B2 (ja) | 2007-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3876250B2 (ja) | 表面実装型半導体電子部品および製造方法 | |
JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
JP2013101996A (ja) | 基板、発光装置及び基板の製造方法 | |
US7807510B2 (en) | Method of manufacturing chip integrated substrate | |
JP2007207802A (ja) | 電子回路モジュールとその製造方法 | |
US20120119358A1 (en) | Semicondiuctor package substrate and method for manufacturing the same | |
KR102356810B1 (ko) | 전자부품내장형 인쇄회로기판 및 그 제조방법 | |
JP2006165411A (ja) | 半導体装置およびその製造方法 | |
JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP2001068740A (ja) | 電子デバイスを相互接続するための方法 | |
KR20160084666A (ko) | 인쇄회로기판, 반도체 패키지 및 이들의 제조방법 | |
JP4942452B2 (ja) | 回路装置 | |
JP4100685B2 (ja) | 半導体装置 | |
CN100511611C (zh) | 表面安装型半导体电子部件及制造方法 | |
KR20160010246A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
KR20080082365A (ko) | 금속 코어를 사용한 pcb, 그 제조방법 및 반도체 패키지제조방법 | |
JP2017037863A (ja) | 電子装置 | |
KR100239387B1 (ko) | 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법 | |
JP7477154B2 (ja) | 回路装置 | |
JP2009152372A (ja) | プリント基板、半導体装置、及びこれらの製造方法 | |
KR101922873B1 (ko) | 전자 소자 모듈 제조 방법 | |
JP3818591B2 (ja) | スルーホール電極付き電子部品およびその製造方法 | |
KR100303392B1 (ko) | 반도체패키지의 회로기판 구조 및 그 제조방법 | |
KR100515101B1 (ko) | 반도체패키지의 제조 방법 및 그 반도체패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061030 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |