JP2005039177A - 表面実装型半導体電子部品および製造方法 - Google Patents

表面実装型半導体電子部品および製造方法 Download PDF

Info

Publication number
JP2005039177A
JP2005039177A JP2003404753A JP2003404753A JP2005039177A JP 2005039177 A JP2005039177 A JP 2005039177A JP 2003404753 A JP2003404753 A JP 2003404753A JP 2003404753 A JP2003404753 A JP 2003404753A JP 2005039177 A JP2005039177 A JP 2005039177A
Authority
JP
Japan
Prior art keywords
hole
resin
electronic component
semiconductor electronic
bare chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003404753A
Other languages
English (en)
Other versions
JP3876250B2 (ja
Inventor
Kozo Tanaka
弘三 田中
Hiroshi Nakajima
中島  宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2003404753A priority Critical patent/JP3876250B2/ja
Publication of JP2005039177A publication Critical patent/JP2005039177A/ja
Application granted granted Critical
Publication of JP3876250B2 publication Critical patent/JP3876250B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】本発明は、実装基板に確実な半田付けができる電極を備えた表面実装型半導体電子部品の製造方法およびそれを用いて製造した表面実装型半導体電子部品を提供する。
【解決手段】絶縁基板2の両面に配設された導体パターン3を内周面に金属導電膜4を施したスルーホールを介して電気的に導通させ、スルーホールの途中まで充填するようにスルーホールの開口部を2層のレジスト層6,7で覆った両面スルーホールプリント基板を形成する。そして、スルーホールに連結された各導体パターン3上にLEDベアチップ10と受光ベアチップ11を固定して各ベアチップ10,11の下部電極と導体パターン3とを電気的に接続し、各ベアチップの上部電極は各ベアチップが配置された導体パターン3とは分離されたスルーホール5に連結された導体パターン3にワイヤ12を介して電気的に接続する。そして各ベアチップおよびワイヤを覆うように光透過性樹脂で封止する。
【選択図】 図4

Description

本発明は、表面実装型半導体電子部品の製造方法に関し、詳しくは、半導体ベアチップが配置されたプリント基板をセットした成形金型内に流動性樹脂を圧入して半導体ベアチップを樹脂封止する工程を有する表面実装型半導体電子部品の製造方法に関する。
近年の電子機器の小型・軽量化に伴い、電子部品においても小型化、表面実装化への取組みが強力に推進されている。表面実装型の小型電子部品の一例として発光ダイオード(LED)が挙げられるが、表面実装型の発光ダイオード(以降、チップタイプLEDと言う)の製造方法は、絶縁基板の両面に導体パターンが配設されたプリント基板の一方の導体パターン上に導電性接着剤を介して縦および横に一定の間隔で多数のLEDベアチップを配置し、LEDベアチップをプリント基板に固定すると同時にLEDベアチップの下部電極と導体パターンとを電気的に接続する。また、LEDベアチップの上部電極は、LEDベアチップが配置された導体パターンとは分離された導体パターンにワイヤを介して接続され、電気的な導通が図られている。なお、プリント基板を作製するに当たっては、LEDベアチップが配置される導体パターンおよびワイヤが接続される導体パターンは、内周面にメッキ等によって金属導電膜が施されたスルーホールを介して反対面の導体パターンによる電極パッドと電気的に接続される。
そして、プリント基板のLEDベアチップが配置された面(以降、部品面と言う)は、LEDベアチップおよびワイヤを振動や衝撃等の外部応力および水分や塵埃等の外部環境から保護すると同時に、LEDベアチップから放射される光の配光を制御するレンズ機能を持たせるように光透過性樹脂で封止されている。但し、この封止工程では光透過性樹脂がスルーホールに進入し、プリント基板の裏面(以降、半田面と言う)まで回り込んで電極パッドを覆うことになり、電極パッドへの半田付けが不良な製品になってしまう。これを防止するために、光透過性樹脂で封止する前にスルーホールを全長に亘って導電部材で充填し、光透過性樹脂がスルーホールの部品面からプリント基板の半田面に回り込まないようにしたものがある(例えば、特許文献1および特許文献2参照。)。
また、両面に導体パターンが形成されたプリント基板のスルーホールを設ける位置にある半田面の導体パターンを取り除き、半田面側からレーザ、ドリル等の加工によって部品面の導体パターンを残してスルーホール用の穴をあけ、その後、穴の内周面にメッキ等によって金属導電膜を施すと共に、半田面の導体パターンが取り除かれた位置にも金属導電膜を施して電極パッドを再形成し、部品面の導体パターンと半田面の電極パッドとをスルーホールを介して導通させたものもある(例えば、特許文献2および特許文献3参照。)。
このような処理を施したプリント基板が光透過樹脂で封止された後は、各LEDベアチップ単位でスルーホールを均等に2分割するように縦、横にダイシングされて1枚のプリント基板から多数のチップタイプLEDが生産される。
特開平11−74410号公報(第4−6頁、第1図) 特開平8−213660号公報(第4−8頁、第1,8図) 特開平9−181359号公報(第2−3頁、第1図)
電子機器に搭載された電子部品が長期に亘って完全な機能を維持するためには、電子機器に組込まれるプリント基板に電子部品を強固に取付けて電気的接続を確実なものにする必要があり、そのためには電極パッドに対する半田付けが重要な役割を担ってくる。その際、小型化された電子部品においては、電極パッドは非常に小さいものとなるため、電子部品の半田付に使用される電極の形状が半田付けの信頼性に大きく影響することになる。特に上述したようなスルーホールの全長に亘って導電部材を充填した表面実装型の電子部品をスルーホールの面を電子機器のプリント基板に対向するように実装する場合には、スルーホールが半分にダイシングされて(以降、ハーフスルーホールと言う)平面となった導電部材の表面は半田付けに必要なフラックスが十分に行き渡らず、半田付が不完全な状態でプリント基板に固定されることになる。さらに、平面状の電極パッドのみの半田付部は、充填されていないハーフスルーホールと電極パッドが連結した立体的な半田付部を形成した場合に比較してフラックスおよび半田の延びが不十分で半田付性に劣るところがある。
また、両面に導体パターンが形成されたプリント基板のスルーホールを設ける位置にある半田面の導体パターンを取り除き、レーザ或いはドリルによって導体パターンまで到達する穴を設け、穴の内周面にメッキ等によって金属導電膜を施してスルーホールを形成する方法は、プリント基板を作製する過程に導体パターンを除去する工程が必要になること、また、1枚のプリント基板で電子部品の多数取りを行なうためにプリント基板には多数のスルーホールが設けてあり、それをレーザで形成するには多くの時間を有すること、また、ドリルによってスルーホール用の穴を形成する場合は導体パターンをドリルの歯が貫通しないように、しかも導体パターンにプリント基板の絶縁物が残らないように加工することが要求され、穴の深さの設定、再現性およびこれらを満足するために必要とされる作業精度等を考慮すると製品の歩留まりが大きな問題となる。従って、このような方法でスルーホールを形成するには、加工工数に係わる時間や手間の増加および完成品の歩留まりの低下による製品コストの上昇が問題となる。また、スルーホールのダイシング時に発生するバリによってスルーホールに直角な方向に設けられた電極パッドに半田が上がるのが阻害され、電極パッド全面まで半田が十分行き渡らず、固定強度が弱い半田付けになってしまうという問題点がある。
本発明は上記問題に鑑みて創案なされたもので、電子機器に組み込まれるプリント基板に実装するときに信頼性の高い半田付けが確保できるような表面実装型半導体電子部品を低コストで製造する方法およびそれを用いて製造される表面実装型半導体電子部品を提供することを目的とするものである。
上記課題を解決するために、本発明の請求項1に記載された発明は、絶縁基板の両面に多数の独立した導体パターンが配設され、内周面に金属導電膜が施されたスルーホールを介して前記両面の導体パターンが導通するようにした両面スルーホールプリント基板の前記スルーホールの一方の開口部を塞ぐ工程と、前記両面スルーホール基板の前記スルーホールの開口部を塞いだ面の導体パターン上に半導体ベアチップを配置する工程と、前記半導体ベアチップを配置した前記両面スルーホール基板がセットされた成形金型内に第1の樹脂を圧入することによって前記半導体ベアチップを覆うように樹脂封止を行なう工程とを有することを特徴とするものである。
また、本発明の請求項2に記載された発明は、請求項1において、前記開口部を塞ぐ工程は、前記開口部から前記スルーホールの途中までを第2の樹脂により塞ぐことを特徴とするものである。
また、本発明の請求項3に記載された発明は、請求項2において、前記第2の樹脂は、前記第1の樹脂を圧入する際の成形温度より高いガラス転移温度を有する樹脂であることを特徴とするものである。
また、本発明の請求項4に記載された発明は、請求項2または3の何れか1項において、前記第2の樹脂は、エポキシ樹脂であることを特徴とするものである。
また、本発明の請求項5に記載された発明は、請求項1において、前記開口部を塞ぐ工程は、前記スルーホールの上部に第1レジスト膜を形成し、該第1レジスト膜の上面に第2レジスト膜を形成して2層のレジスト膜で構成されることを特徴とするものである。請求項1に記載の表面実装型半導体電子部品の製造方法。
また、本発明の請求項6に記載された発明は、請求項5において、前記第1レジスト膜は、前記スルーホールの途中までを塞ぐことを特徴とするものである。
また、本発明の請求項7に記載された発明は、請求項1において、前記開口部を塞ぐ工程は、前記両面スルーホールプリント基板において、前記導体パターンの少なくとも前記半導体ベアチップが配置される位置の近傍および前記半導体ベアチップに一方の端部が接続されたワイヤの他方の端部が接続される位置の近傍を除いた部分に接着シートを備えた絶縁シートが貼着されることを特徴とするものである。
また、本発明の請求項8に記載された発明は、請求項7において、前記接着シートは、プリプレグであり、該プリプレグに含浸された熱硬化性樹脂が前記スルーホールの途中までを塞ぐことを特徴とするものである。
また、本発明の請求項9に記載された発明は、請求項7または8の何れか1項において、前記絶縁シートは、前記両面スルーホールプリント基板の絶縁基板と同一部材であることを特徴とするものである。
また、本発明の請求項10に記載された発明は、請求項1から9の何れか1項において、前記半導体ベアチップを配置する工程は、前記半導体ベアチップが発光素子と受光素子のうち何れか一方または両方の組合わせであることを特徴とするものである。
また、本発明の請求項11に記載された発明は、請求項1から10の何れか1項において、前記半導体ベアチップを配置した前記両面スルーホール基板がセットされた前記成形金型内に第1の樹脂を圧入することによって前記樹脂封止を行なう方法は、トランスファ成形であることを特徴とするものである。
また、本発明の請求項12に記載された発明は、請求項11において、前記樹脂封止によって光学レンズ部が形成されることを特徴とするものである。
また、本発明の請求項13に記載された発明は、請求項1から12の何れか1項に記載の表面実装型半導体電子部品の製造方法を用いて製造されたことを特徴とするものである。
また、本発明の請求項14に記載された発明は、絶縁基板の両面に多数の独立した導体パターンが配設され、内周面に金属導電膜が施されたハーフスルーホールを介して前記両面の導体パターンが導通するようにした両面スルーホールプリント基板の前記ハーフスルーホールの一方の開口部から前記ハーフスルーホールの途中まで充填材で塞ぎ、前記開口部を塞いだ面の導体パターン上に半導体ベアチップを配置し、前記半導体ベアチップを覆うように樹脂封止が行なわれていることを特徴とするものである。
また、本発明の請求項15に記載された発明は、請求項14において、前記充填材はレジスト材、樹脂、もしくはプリプレグであることを特徴とするものである。
以下、この発明の好適な実施の形態を図1から図7を参照しながら、詳細に説明する(同一部分については同じ符号を付す)。尚、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
本発明に係わる第1実施例は、最初に絶縁基板の両面に導体パターンが配設されたプリント基板において図1の(a)から(e)に示す工程によってスルーホールの部品面側の開口部を塞ぐ処理を行なう。まず、(a)に示すように、絶縁基板2の両面に導体パターン3と導体パターンで形成された電極パッド19が配設された両面プリント基板に貫通穴を設け、穴の内周面にメッキ等によって金属導電膜4を施してスルーホール5を形成し、スルーホール5を介して両面の導体パターン3と電極パッド19を導通させる。次に(b)に示すように、導体パターン3、電極パッド19およびスルーホール5の金属導電膜4の各表面をケミカルエッチングやサンドブラスト等によって荒らして(粗化処理)表面積を大きくする。そして、アクリル系の液状レジスト(第1レジスト)6をスルーホール5の貫通穴全体に充填すると同時に両面スルーホールプリント基板1両面のスルーホール開口部9、9′周辺部の導体パターン3および電極パッド19を覆う。次に(c)に示すように、両面スルーホールプリント基板1の半田面の方向から300mJ/cm程度のエネルギーの紫外線で露光した後、有機溶剤で現像して半田面側の電極パッド19を覆った第1レジスト6およびスルーホール5に充填された第1レジスト6を半田面側からスルーホール5の途中まで除去する。スルーホール5内の第1レジスト6を除去する深さDは、紫外線のエネルギー、紫外線を照射する時間等を制御することにより調整する。なお、第1レジスト6と接触する面を粗化処理して表面積を大きくしてあるため、第1レジスト6の接着強度が強く、強固なものになっている。次に(d)に示すように、両面スルーホールプリント基板1の部品面のスルーホール5の開口部9を塞ぐように覆った第1レジスト6を更にアクリル系の第2レジスト7で覆う。そして最後に(e)に示すように、半田面側のスルーホール5の第1レジスト6が除去されて露出した金属導電膜4と電極パッド(図2に示す半田面方向からみた斜視図の電極パッド19)19に金メッキ8を施してプリント基板の処理が完了する。ここで、両面スルーホールプリント基板1の絶縁基板2の厚み0.72mm、導電パターン3および電極パッド19(Cu膜上にNiおよびAu膜を形成した状態)の厚み18〜45μm、スルーホール5用貫通穴の直径0.35mmにおいては、スルーホール5内の第1レジスト6が除去される深さDは約0.4mm、部品面の導体パターン3表面から第2レジスト7の表面までの厚みは約70μmが好ましいが必ずしもこの値に拘る必要はない。
なお、スルーホール5にレジスト6,7を充填して部品面側の開口部9を塞ぐのは、上述したように、両面スルーホールプリント基板1に配置されたLEDベアチップ10、受光ベアチップ11およびワイヤ12を保護するために光透過性樹脂13で封止するが、そのときトランスファ成形で行われる場合、成形時の成形圧力(トランスファ成形の際の成形材料注入圧力)で光透過性樹脂13がスルーホール5に進入し、両面スルーホールプリント基板1の半田面まで回り込んで電極パッド19を覆うことになり、電極パッド19への半田付けが不可能な製品になってしまうことを防止するためのものである。但し、1層のレジストでは加圧された光透過性樹脂13がスルーホール5に浸入するのを阻止するには限界があるため、レジストを2層構造とし光透過樹脂13のスルーホール5への進入防止を確実なものにしている。
このようにスルーホール5の処理が行なわれた両面スルーホールプリント基板1の部品面に1対の半導体ベアチップを配置する工程および半導体ベアチップを光透過性樹脂で封止する工程を経た状態が図3に示されており、スルーホール5に連結された各導体パターン3上にLEDベアチップ10と受光ベアチップ11が導電性接着剤(図示せず)を介して多数配置され、両面スルーホールプリント基板1に固定されると同時に各チップ10,11の下部電極と導体パターン3とが電気的に接続されている。また、各チップ10,11の上部電極は、各チップ10,11が配置された導体パターン3とは分離されたスルーホール5に連結された導体パターン3にワイヤ12を介して接続され、電気的な導通が図られている。
そして、多数のLEDベアチップ10および受光ベアチップ11が配置された面に各チップ10,11およびワイヤ12を振動や衝撃等の外部応力および水分や塵埃等の外部環境から保護すると同時に、LEDベアチップから放射される光の配光を制御するレンズ14機能を持たせるように両面スルーホールプリント基板1の部品面を覆うように光透過性樹脂13で封止されている。この光透過性樹脂13で封止する方法は、例えばトランスファ成形で行なわれ、各チップ10,11およびワイヤ12が配置された両面スルーホールプリント基板1を金型内にセットして型締めされ、金型内に流動性の光透過性樹脂13を圧入して成形によって行なわれる。尚、このときの成形条件としては、プレス機型締圧力は約20t、プランジャ径はφ35mm(プランジャ面積は9.6cm)、プランジャ射出圧力は約1t、金型温度は約160℃、成形圧力は各チップ10,11と電極を結ぶワイヤが変形しないこと等を考慮すると80kg/cmから120kg/cmが最適である。このような条件のトランスファ成形によって樹脂封止が行なわれた場合、上述したような第1レジスト膜のみでスルーホールの途中まで充填した時は、樹脂の成形圧力を受けてスルーホールに充填されたレジストがスルーホール内を半田面側に移動し、約20%の確率でスルーホール内に樹脂が浸入して樹脂漏れを発生し、半田付不良を誘発する原因となった。そこで、レジストを2層構造に形成することで、樹脂漏れの発生率を殆んど0%にすることができた。そして、光透過性樹脂13で封止が完了した後、1対のLEDベアチップ10および受光ベアチップ11単位でスルーホール5を均等に2分割するように2点鎖線に沿って縦、横にダイシングされて1枚のプリント基板から多数の図4に示すような表面実装型半導体電子部品15が生産される。
そして、ダイシングによって分割された個々の表面実装型半導体電子部品15を電子機器に組み込まれるプリント基板に実装した状態を示した断面図が第5図である。表面実装型半導体電子部品は電子機器に組み込まれるプリント基板16に表面実装型半導体電子部品15のハーフスルーホール5′の面を対向するように配置され、プリント基板16の導電パターン17と表面実装型半導体電子部品15のハーフスルーホール5′の第1レジスト6が除去されて露出した金属導電膜4および電極パッド19とを半田18によって接合されて、固定と電気的導通が図られている。このような接合形態では、プリント基板16に対して表面実装型半導体電子部品15のハーフスルーホール5′面とそれに直角な面に設けられた電極パッド19との両面が立体的に半田18によって接続されるため、プリント基板16に対して強固な固定が確保されている。したがって、実装された表面実装型半導体電子部品15に振動や応力が加わることによる接触不良が原因で電子機器の不具合が生じる頻度が顕著に減少するものである。
本発明に係わる第2実施例は、上述した第1実施例において示した図1の(a)〜(c)の工程によってスルーホールの部品面側の開口部9を塞ぐ処理を行う。この工程は第1実施例においては、レジスト材料によって二層の膜を形成するものであったが、本実施例では、スルーホール5にエポキシ樹脂を充填し、その後レーザ加工等により半田面側のエポキシ樹脂の一部を除去してスルーホール内壁の金属導電膜4を露出させるものである。従って、スルーホール5に充填する充填材にエポキシ樹脂を用いることによって1回の充填工程で処理できるために製造工数の低減が図られるという利点がある。ところで、スルーホール5に充填するエポキシ樹脂は光透過性樹脂のトランスファ成形時の成形温度よりも高いガラス転移温度を有することが望ましく、本実施例では、ガラス転移温度が180〜220℃のエポキシ樹脂を使用した。その後、第1実施例と同様の工程で部品面に半導体ベアチップを載置した後、光透過性樹脂で封止して表面実装型半導体電子部品を組み上げる。
ここで、トランスファ成形によって光透過性樹脂で半導体ベアチップを封止する成形温度が150℃程度の高温であるのに対して、第1実施例でスルーホールを塞ぐために使用したアクリル系レジスト材料のガラス転移温度は110〜120℃、本実施例でスルーホールに充填するために使用したエポキシ樹脂のガラス転移温度は180〜220℃であった。成形温度よりも転移温度が高い方が軟化やトランスファ成形による光透過性樹脂のスルーホールへの浸入を確実に防止することができる。さらに、本実施例の利点は、封止樹脂となる光透過性成樹脂との密着性がレジストよりもエポキシ樹脂のほうが良く、歩留まりの向上および耐久性の向上が期待できることである。また、プリント基板の材質がエポキシ樹脂である場合には、基板と充填材料との熱膨張係数差を低減できるため、デバイスの耐熱性の向上も期待できる。
図6は、本発明に係わる第3実施例の表面実装型半導体電子部品が1枚の両面スルーホールプリント基板上に多数個取りで形成された状態を示す部分平面図である。両面スルーホールプリント基板1にLEDベアチップ10および受光ベアチップ11を配置し、光透過性樹脂13で部品面を封止するのは上述した第1実施例と同様であるが、光透過性樹脂13で封止するときにスルーホール5に光透過性樹脂13が流れ込まないようにスルーホール5を塞ぐ方法が異なっている。この場合、接着性を有する樹脂フィルム(プリプレグ)20をスルーホール5の部品面側の開口部9に配置し、プリプレグ20を介してさらにその上に両面スルーホールプリント基板1の絶縁基板2と同一の部材からなる絶縁材シート21を熱圧着する。このように、2層にスルーホール5の開口部9を塞ぐことにより封止成形時の射出圧力によって光透過樹脂13がスルーホー13へ進入することを確実に防止している。ここで使用されるプリプレグ20は炭素繊維、ガラス繊維或いはアラミド繊維等にエポキシ樹脂等の未硬化の熱硬化性樹脂を含浸させたものであり、これを、スルーホール5の開口部9に設けることにより、流れ出した熱硬化性樹脂によってスルーホールの途中までが充填される。このとき、スルーホール5への充填の深さは繊維に含浸される熱硬化性樹脂の量を調整することにより制御される。また、光透過性樹脂13のスルーホール5への流れ込み防止の効果が損なわれないように、充填された熱硬化性樹脂に気泡、クラックおよび異物の混入がないような管理が行なわれている。さらに、多数のスルーホール5の1ヵ所毎にこのような処理をすることは非常に時間を費やす作業になるため、プリプレグ20および絶縁シート21は必要な部分で構成されるシート状に形成されて両面スルーホールプリント基板1上に一括で貼り付けられる。なお、スルーホール5の開口部9を塞ぐ絶縁シート21を両面スルーホールプリント基板1の絶縁基板2と同一の部材にするのは、絶縁シート21を両面スルーホールプリント基板1に貼り付けるときに圧力および熱を加えるため、冷却過程で熱膨張係数の違いによって両者の間に応力が加わり、最悪の場合は剥離が生じる可能性がある。このため熱膨張係数が同一の材料を使用することにより応力の発生を防ぎ、貼り付けの確実性を確保するためである。
このようにスルーホール5の処理が行なわれた両面スルーホールプリント基板1の部品面には実施例1と同様に、スルーホール5に連結された各導体パターン3上に1対のLEDベアチップ10と受光ベアチップ11が導電性接着剤(図示せず)を介して多数配置され、プリント基板に固定されると同時に各チップ10,11の下部電極と導体パターン3とが電気的に接続されている。また、各チップ10,11の上部電極は、各チップ10,11が配置された導体パターン3とは分離されたスルーホール5に連結された導体パターン3にワイヤ12を介して接続され、電気的な導通が図られている。
そして、両面スルーホールプリント基板1の部品面は、LEDベアチップ10および受光ベアチップ11を覆うように光透過性樹脂13で封止され、2点鎖線に沿ってスクライブされて図7に示すような個々の表面実装型半導体電子部品15に分割される。
なお、本発明は上記実施例に限定されるものではない。例えば、スルーホールの開口部を塞ぐ充填材に関しては、ガラス転移温度が高い樹脂であれば使用可能であり、半導体ベアチップの封止工程において光透過性樹脂の種類、成形温度、後工程等の条件に対応して適宜選択されるものである。また、スルーホールを塞ぐ方法に関しても、治具等を使用してあらかじめスルーホールの途中まで樹脂を充填する方法、スルーホールに充填後にエッチングあるいはプラズマ照射等の手法によって半田面側の樹脂の一部を除去する方法等が考えられる。
上述したように、本発明では、スルーホールの開口部を2層に塞ぐことにより、LEDベアチップおよび受光ベアチップが配置された部品面をトランスファ成形によって封止するに当たり、成形時の成形圧力が80kg/cmから120kg/cmの光透過性樹脂がスルーホールに進入するのを確実に阻止することができる。従って、封止樹脂がスルーホールに進入してプリント基板の半田面まで回り込み、電極パッドを覆って電極パッドへの半田付けが不可能な製品になることを防止することができる。
また、スルーホールを塞ぐ時に使用されるレジストは印刷、スプレー等の方法で、接着シートを有する絶縁シートは貼り付けで共に一括形成される。従って、作業工数が少なく、製造コストを安くできる。
また、スルーホールの開口部を覆う2層の部材のうち、スルーホールに接する部材がスルーホールの途中までしか充填されないため、多数個取りで構成されて個々の表面実装型半導体電子部品に分割されるときにスルーホールが半分に分割されたハーフスルーホールに絶縁材が充填されないで金属導電膜が露出した部分が存在する。これにより、表面実装型半導体電子部品が実装されるプリント基板に対して表面実装型半導体電子部品のハーフスルーホール面とそれに直角な面に設けられた電極パッドの両面に立体的に半田接続が行なわれるため、実装基板に対して強固な固定が確保される。また、スルーホールが均等に2分割されたハーフスルーホールの切断部に発生する導体パターンのバリは、スルーホールの穴を除いた部分に限定される。従って、バリによって電極パッドに半田が上がるのが阻害され、電極パッド全面まで半田が十分行き渡らず、固定強度が弱い半田付けになってしまうということが回避される。すなわち、電子機器に組み込まれたプリント基板に実装された表面実装型半導体電子部品に振動や応力が加わることで接触不良が発生し、それが原因で電子機器に不具合が生じるといったトラブルが少なくなる。などの優れた効果を奏するものである。
本発明の第1実施例に係わる両面スルーホールプリント基板の工程図を示す部分断面図であり、(a)はスルーホールの構成を示す図、(b)は第1レジストの形成を示す図、(c)は第1レジストの部分除去を示す図、(d)は第2レジストの形成を示す図、(e)はスルーホールの第1レジスト除去部の金属導電膜および電極パッドへの金メッキの形成を示す図である。 本発明の第1実施例に係わる表面実装型半導体電子部品を半田面方向から見た斜視図である。 本発明の第1実施例に係わる表面実装型半導体電子部品をプリント基板上に多数個取りで形成した状態の平面図である。 本発明の第1実施例に係わる表面実装型半導体電子部品を部品面方向から見た斜視図である。 本発明の第1実施例に係わる表面実装型半導体電子部品の実装状態を示す断面図である。 本発明の第3実施例に係わる表面実装型半導体電子部品をプリント基板上に多数個取りで形成した状態の平面図である。 本発明の第3実施例に係わる表面実装型半導体電子部品を部品面方向から見た斜視図である。
符号の説明
1 両面スルーホールプリント基板
2 絶縁基板
3 導体パターン
4 金属導電膜
5 スルーホール
5′ ハーフスルーホール
6 第1レジスト
7 第2レジスト
8 金メッキ
9 開口部
9′ 開口部
10 LEDベアチップ
11 受光ベアチップ
12 ワイヤ
13 光透過性樹脂
14 レンズ
15 表面実装型半導体電子部品
16 プリント基板
17 導体パターン
18 半田
19 電極パッド
20 プリプレグ
21 絶縁シート

Claims (15)

  1. 絶縁基板の両面に多数の独立した導体パターンが配設され、内周面に金属導電膜が施されたスルーホールを介して前記両面の導体パターンが導通するようにした両面スルーホールプリント基板の前記スルーホールの一方の開口部を塞ぐ工程と、前記両面スルーホール基板の前記スルーホールの開口部を塞いだ面の導体パターン上に半導体ベアチップを配置する工程と、前記半導体ベアチップを配置した前記両面スルーホール基板がセットされた成形金型内に第1の樹脂を圧入することによって前記半導体ベアチップを覆うように樹脂封止を行なう工程とを有することを特徴とする表面実装型半導体電子部品の製造方法。
  2. 前記開口部を塞ぐ工程は、前記開口部から前記スルーホールの途中までを第2の樹脂により塞ぐことを特徴とする請求項1に記載の表面実装型半導体電子部品の製造方法。
  3. 前記第2の樹脂は、前記第1の樹脂を圧入する際の成形温度より高いガラス転移温度を有する樹脂であることを特徴とする請求項2に記載の表面実装型半導体電子部品の製造方法。
  4. 前記第2の樹脂は、エポキシ樹脂であることを特徴とする請求項2または3の何れか1項に記載の表面実装型半導体電子部品の製造方法。
  5. 前記開口部を塞ぐ工程は、前記スルーホールの上部に第1レジスト膜を形成し、該第1レジスト膜の上面に第2レジスト膜を形成して2層のレジスト膜で構成されることを特徴とする請求項1に記載の表面実装型半導体電子部品の製造方法。
  6. 前記第1レジスト膜は、前記スルーホールの途中までを塞ぐことを特徴とする請求項5に記載の表面実装型半導体電子部品の製造方法。
  7. 前記開口部を塞ぐ工程は、前記両面スルーホールプリント基板において、前記導体パターンの少なくとも前記半導体ベアチップが配置される位置の近傍および前記半導体ベアチップに一方の端部が接続されたワイヤの他方の端部が接続される位置の近傍を除いた部分に接着シートを備えた絶縁シートが貼着されることを特徴とする請求項1に記載の表面実装型半導体電子部品の製造方法。
  8. 前記接着シートは、プリプレグであり、該プリプレグに含浸された熱硬化性樹脂が前記スルーホールの途中までを塞ぐことを特徴とする請求項7に記載の表面実装型半導体電子部品の製造方法。
  9. 前記絶縁シートは、前記両面スルーホールプリント基板の絶縁基板と同一部材であることを特徴とする請求項7または8の何れか1項に記載の表面実装型半導体電子部品の製造方法。
  10. 前記半導体ベアチップを配置する工程は、前記半導体ベアチップが発光素子と受光素子のうち何れか一方または両方の組合わせであることを特徴とする請求項1から9の何れか1項に記載の表面実装型半導体電子部品の製造方法。
  11. 前記半導体ベアチップを配置した前記両面スルーホール基板がセットされた前記成形金型内に第1の樹脂を圧入することによって前記樹脂封止を行なう方法は、トランスファ成形であることを特徴とする請求項1から10の何れか1項に記載の表面実装型半導体電子部品の製造方法。
  12. 前記樹脂封止によって光学レンズ部が形成されることを特徴とする請求項11に記載の表面実装型半導体電子部品の製造方法。
  13. 前記請求項1から12の何れか1項に記載の表面実装型半導体電子部品の製造方法を用いて製造された表面実装型半導体電子部品。
  14. 絶縁基板の両面に多数の独立した導体パターンが配設され、内周面に金属導電膜が施されたハーフスルーホールを介して前記両面の導体パターンが導通するようにした両面スルーホールプリント基板の前記ハーフスルーホールの一方の開口部から前記ハーフスルーホールの途中まで充填材で塞ぎ、前記開口部を塞いだ面の導体パターン上に半導体ベアチップを配置し、前記半導体ベアチップを覆うように樹脂封止が行なわれていることを特徴とする表面実装型半導体電子部品。
  15. 前記充填材はレジスト材、樹脂、もしくはプリプレグであることを特徴とする請求14に記載の表面実装型半導体電子部品。
JP2003404753A 2003-06-24 2003-12-03 表面実装型半導体電子部品および製造方法 Expired - Fee Related JP3876250B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003404753A JP3876250B2 (ja) 2003-06-24 2003-12-03 表面実装型半導体電子部品および製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003179632 2003-06-24
JP2003404753A JP3876250B2 (ja) 2003-06-24 2003-12-03 表面実装型半導体電子部品および製造方法

Publications (2)

Publication Number Publication Date
JP2005039177A true JP2005039177A (ja) 2005-02-10
JP3876250B2 JP3876250B2 (ja) 2007-01-31

Family

ID=34220188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003404753A Expired - Fee Related JP3876250B2 (ja) 2003-06-24 2003-12-03 表面実装型半導体電子部品および製造方法

Country Status (1)

Country Link
JP (1) JP3876250B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007088959A1 (ja) * 2006-02-02 2007-08-09 Nec Corporation 光モジュール
WO2007135764A1 (ja) * 2006-05-24 2007-11-29 Sharp Kabushiki Kaisha 発光装置並びにこれを備えた照明装置および液晶表示装置
JP2008546192A (ja) * 2005-05-30 2008-12-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ケーシング本体およびケーシング本体の製造方法
GB2452121A (en) * 2007-08-21 2009-02-25 Ko-Hsin Lee Packaging structure of a light emitting diode
JP2010123654A (ja) * 2008-11-18 2010-06-03 Stanley Electric Co Ltd 光半導体装置
US8053796B2 (en) 2007-10-09 2011-11-08 Foxsemicon Integrated Technology, Inc. Solid state light emitting device
WO2012020796A1 (ja) * 2010-08-13 2012-02-16 株式会社オプトエレクトロニクス 光検出装置、光学装置、光学的情報読取装置及び光源固定方法
EP2483939A1 (en) * 2009-10-01 2012-08-08 Excelitas Canada Inc. Optoelectronic devices with laminate leadless carrier packaging in side-looker or top-looker device orientation
KR101358215B1 (ko) 2013-09-13 2014-02-06 주식회사 루멘스 발광 소자용 기판과, 발광 소자용 모듈 및 발광 소자용 기판의 제작 방법
US8798447B2 (en) 2005-08-10 2014-08-05 Mitsubishi Electric Corporation Recording medium, reproducing apparatus, and reproducing method
CN103968287A (zh) * 2014-05-20 2014-08-06 贵州光浦森光电有限公司 大芯片垂直布置的led光机模组
KR101524004B1 (ko) * 2008-03-17 2015-05-29 코닌클리케 필립스 엔.브이. 플립 칩 led를 위한 언더필 프로세스
JP2020161697A (ja) * 2019-03-27 2020-10-01 ローム株式会社 半導体発光装置
US10903406B2 (en) 2015-07-28 2021-01-26 Osram Oled Gmbh Housing comprising a semiconductor body and a method for producing a housing with a semiconductor body
JP2022062937A (ja) * 2020-10-09 2022-04-21 Nissha株式会社 射出成形品及びその製造方法
CN115360186A (zh) * 2022-08-23 2022-11-18 深圳市天成照明有限公司 一种chip led封装结构及加工工艺

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772065B2 (en) 2005-05-30 2014-07-08 Osram Opto Semiconductors Gmbh Housing body and method for production thereof
JP2008546192A (ja) * 2005-05-30 2008-12-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ケーシング本体およびケーシング本体の製造方法
US8798447B2 (en) 2005-08-10 2014-08-05 Mitsubishi Electric Corporation Recording medium, reproducing apparatus, and reproducing method
WO2007088959A1 (ja) * 2006-02-02 2007-08-09 Nec Corporation 光モジュール
WO2007135764A1 (ja) * 2006-05-24 2007-11-29 Sharp Kabushiki Kaisha 発光装置並びにこれを備えた照明装置および液晶表示装置
US8698976B2 (en) 2006-05-24 2014-04-15 Sharp Kabushiki Kaisha Light emitting device, illuminating apparatus having the same, and liquid crystal display apparatus
GB2452121A (en) * 2007-08-21 2009-02-25 Ko-Hsin Lee Packaging structure of a light emitting diode
US8053796B2 (en) 2007-10-09 2011-11-08 Foxsemicon Integrated Technology, Inc. Solid state light emitting device
KR101524004B1 (ko) * 2008-03-17 2015-05-29 코닌클리케 필립스 엔.브이. 플립 칩 led를 위한 언더필 프로세스
JP2010123654A (ja) * 2008-11-18 2010-06-03 Stanley Electric Co Ltd 光半導体装置
EP2483939A1 (en) * 2009-10-01 2012-08-08 Excelitas Canada Inc. Optoelectronic devices with laminate leadless carrier packaging in side-looker or top-looker device orientation
WO2012020796A1 (ja) * 2010-08-13 2012-02-16 株式会社オプトエレクトロニクス 光検出装置、光学装置、光学的情報読取装置及び光源固定方法
US8654425B2 (en) 2010-08-13 2014-02-18 Optoelectronics Co., Ltd. Optical detection device, optical device, optical information reading device, and light source fixing method
KR101358215B1 (ko) 2013-09-13 2014-02-06 주식회사 루멘스 발광 소자용 기판과, 발광 소자용 모듈 및 발광 소자용 기판의 제작 방법
CN103968287A (zh) * 2014-05-20 2014-08-06 贵州光浦森光电有限公司 大芯片垂直布置的led光机模组
US10903406B2 (en) 2015-07-28 2021-01-26 Osram Oled Gmbh Housing comprising a semiconductor body and a method for producing a housing with a semiconductor body
JP2020161697A (ja) * 2019-03-27 2020-10-01 ローム株式会社 半導体発光装置
US11532773B2 (en) 2019-03-27 2022-12-20 Rohm Co., Ltd. Semiconductor light emitting device
JP7283938B2 (ja) 2019-03-27 2023-05-30 ローム株式会社 半導体発光装置
JP2022062937A (ja) * 2020-10-09 2022-04-21 Nissha株式会社 射出成形品及びその製造方法
JP7102481B2 (ja) 2020-10-09 2022-07-19 Nissha株式会社 射出成形品及びその製造方法
US11877386B2 (en) 2020-10-09 2024-01-16 Nissha Co., Ltd. Injection molded article and method for producing same
CN115360186A (zh) * 2022-08-23 2022-11-18 深圳市天成照明有限公司 一种chip led封装结构及加工工艺
CN115360186B (zh) * 2022-08-23 2024-01-26 深圳市天成照明有限公司 一种chip led封装结构及加工工艺

Also Published As

Publication number Publication date
JP3876250B2 (ja) 2007-01-31

Similar Documents

Publication Publication Date Title
JP3876250B2 (ja) 表面実装型半導体電子部品および製造方法
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP2003017518A (ja) 混成集積回路装置の製造方法
JP2013101996A (ja) 基板、発光装置及び基板の製造方法
US7807510B2 (en) Method of manufacturing chip integrated substrate
JP2007207802A (ja) 電子回路モジュールとその製造方法
US20120119358A1 (en) Semicondiuctor package substrate and method for manufacturing the same
KR102356810B1 (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
JP2006165411A (ja) 半導体装置およびその製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP2001068740A (ja) 電子デバイスを相互接続するための方法
KR20160084666A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
JP4942452B2 (ja) 回路装置
JP4100685B2 (ja) 半導体装置
CN100511611C (zh) 表面安装型半导体电子部件及制造方法
KR20160010246A (ko) 전자 소자 모듈 및 그 제조 방법
KR20080082365A (ko) 금속 코어를 사용한 pcb, 그 제조방법 및 반도체 패키지제조방법
JP2017037863A (ja) 電子装置
KR100239387B1 (ko) 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JP7477154B2 (ja) 回路装置
JP2009152372A (ja) プリント基板、半導体装置、及びこれらの製造方法
KR101922873B1 (ko) 전자 소자 모듈 제조 방법
JP3818591B2 (ja) スルーホール電極付き電子部品およびその製造方法
KR100303392B1 (ko) 반도체패키지의 회로기판 구조 및 그 제조방법
KR100515101B1 (ko) 반도체패키지의 제조 방법 및 그 반도체패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061030

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees