KR101524004B1 - 플립 칩 ｌｅｄ를 위한 언더필 프로세스 - Google Patents

플립 칩 ｌｅｄ를 위한 언더필 프로세스 Download PDF

Info

Publication number
KR101524004B1
KR101524004B1 KR1020107023171A KR20107023171A KR101524004B1 KR 101524004 B1 KR101524004 B1 KR 101524004B1 KR 1020107023171 A KR1020107023171 A KR 1020107023171A KR 20107023171 A KR20107023171 A KR 20107023171A KR 101524004 B1 KR101524004 B1 KR 101524004B1
Authority
KR
South Korea
Prior art keywords
underfill material
led
led die
submount
underfill
Prior art date
Application number
KR1020107023171A
Other languages
English (en)
Other versions
KR20100129771A (ko
Inventor
그리고리 바신
프레드릭 다이아나
폴 에스 마틴
디마 시모니안
Original Assignee
코닌클리케 필립스 엔.브이.
필립스 루미리즈 라이팅 캄파니 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40677561&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101524004(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 코닌클리케 필립스 엔.브이., 필립스 루미리즈 라이팅 캄파니 엘엘씨 filed Critical 코닌클리케 필립스 엔.브이.
Publication of KR20100129771A publication Critical patent/KR20100129771A/ko
Application granted granted Critical
Publication of KR101524004B1 publication Critical patent/KR101524004B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

LED들(10, 12)을 위한 언더필 기법은 서브마운트 웨이퍼(22) 위에 마운팅된 플립 칩 LED 다이들의 어레이를 동시에 인캡슐레이트하기 위해 압축 몰딩(50)을 이용한다. 그 몰딩 프로세스는 액체 또는 연해진 언더필 재료(41)가 LED 다이들과 서브마운트 웨이퍼 사이의 갭을 채우게 한다. 언더필 재료는 그 후 경화 등에 의해 단단해진다. LED 다이들의 상부 및 측면들 위의 경화된 언더필 재료(54)는 마이크로비드 블라스팅(58)을 이용하여 제거된다. 노출된 성장 기판(12)은 그 후 레이저 리프트 오프(60)에 의해 모든 LED 다이들로부터 제거되고, 언더필은 리프트 오프 프로세스 동안에 각 LED 다이의 부서지기 쉬운 에피택셜 층들(10)을 지지한다. 서브마운트 웨이퍼는 그 후 싱귤레이트된다. 이렇게 다수의 LED들을 동시에 웨이퍼 레벨 처리하는 것은 제조 시간을 크게 감소시키고, 광범한 범위의 점도들이 허용될 수 있기 때문에 광범한 범위의 재료들이 언더필을 위해 이용될 수 있다.

Description

플립 칩 ＬＥＤ를 위한 언더필 프로세스{UNDERFILL PROCESS FOR FLIP-CHIP LEDS}
이 발명은 플립 칩 발광 다이오드(LED)에 관한 것으로, 특히, LED 칩과 그의 서브마운트 사이의 갭(gap)에 유전체 언더필 재료를 채우기 위한 프로세스에 관한 것이다.
종래 기술 도 1은 서브마운트 웨이퍼(22)의 일부분 위에 마운팅된 종래의 LED(10) 플립 칩을 나타낸다. 플립 칩에서는, 성장 기판(12) 쪽의 반대편의 LED 다이의 동일한 쪽에 n 및 p 콘택트들 양쪽 모두가 형성된다.
도 1에서, LED(10)는 사파이어 기판과 같은 성장 기판(12) 위에 성장된, n 층, 활성 층, 및 p 층을 포함하는, 반도체 에피택셜 층들로 형성된다. 일례로, 에피택셜 층들은 GaN 기반이고, 활성 층은 청색 광을 방출한다. 임의의 다른 종류의 플립 칩 LED가 본 발명에 적용될 수 있다.
LED(10) 위에 p 층과 전기적으로 접촉하는 금속 전극들(14)이 형성되고, LED(10) 위에 n 층과 전기적으로 접촉하는 금속 전극들(16)이 형성된다. 일례로, 전극들은 세라믹 서브마운트 웨이퍼(22) 위의 양극 및 음극 금속 패드들(18 및 20)에 초음파로 용접되는 금 범프들(gold bumps)이다. 서브마운트 웨이퍼(22)는 인쇄 회로 기판에 접합하기 위한 하부 금속 패드들(26 및 28)에 이르는 전도성 비아들(conductive vias)(24)을 갖는다. 다수의 LED들이 서브마운트 웨이퍼(22) 위에 마운팅되고 나중에 싱귤레이트(singulate)되어 개별 LED들/서브마운트들을 형성할 것이다.
LED들에 대한 추가의 상세는, 모두 참고로 여기에 통합되는, 양수인의 미국 특허 번호 6,649,440 및 6,274,399, 및 미국 특허 공개 US 2006/0281203 A1 및 2005/0269582 A1에서 발견될 수 있다.
그 후 LED(10)와 서브마운트 웨이퍼(22) 사이의 공기 갭들을 채우기 위해 LED(10)의 아래에 및 그 주위에 언더필 재료(30)가 주입된다. 언더필 재료(30)는 전형적으로 액체 에폭시이고 이것은 그 후 경화되어 단단해진다. 단단해진 언더필은 구조상의 지지를 제공하고 오염물질로부터 칩을 보호한다. 언더필 재료(30)는 LED(10)와 서브마운트 웨이퍼(22) 사이의 좁은 갭을 채우기 위해 비교적 높은 압력으로 언더필 재료(30)를 주입하면서 LED(10)의 주위에 이동되는 노즐(32)에 의해 주입된다. 언더필은 실제 디바이스들에서는 도면들에 나타내어진 것보다 더 옆으로 연장할 수 있다.
LED(10)/기판(12)의 위 및 그의 주위의 임의의 여분의 언더필 재료(30)(예를 들면, 에폭시)는 마이크로비드 블라스팅(microbead blasting)에 의해 제거될 수 있다.
언더필 재료(30)가 경화되고 마이크로비드 블라스팅된 후에, 성장 기판(12)은 그 후 레이저 리프트 오프(laser lift-off) 프로세스(미도시)를 이용하여 제거된다. 레이저(예를 들면, 엑시머 레이저)의 광자 에너지는 LED 재료의 밴드 갭보다는 위이고 사파이어 기판의 흡수 한계(absorption edge)보다는 아래이도록 선택된다(예를 들면, 3.44 eV와 6 eV의 사이). 사파이어를 통한 레이저로부터의 펄스들은 LED 재료의 처음 100nm 내에서 열 에너지로 변환된다. 발생된 온도는 1000℃를 초과하고 갈륨 및 질소를 해리한다. 결과로 생기는 높은 가스 압력은 기판을 에피택셜 층들로부터 밀어제쳐 기판을 그 층들로부터 떼어놓고, 헐거운 기판은 그 후 간단히 LED 구조로부터 제거된다. 언더필은 얇은 LED 층들이 높은 압력 하에 쪼개지는 것을 막는 데 도움이 된다.
성장 기판(12)은 대신에 반응성 이온 에칭(reactive ion etching; RIE)과 같은 에칭, 또는 그라인딩(grinding)에 의해 제거될 수 있다. LED 및 기판의 종류에 따라서 다른 기법들이 이용될 수 있다. 일례로, 기판은 Si 기반이고 기판을 제거하기 위해 습식 에칭 기법에 의해 기판과 LED 층들 사이의 절연 재료가 에칭 제거된다.
임의의 다른 웨이퍼 레벨 프로세스들 후에, 서브마운트 웨이퍼(22)는 그 후 LED들/서브마운트들을 싱귤레이트하기 위해 소잉되거나(sawed) 스크라이브되어 브레이크된다(scribed and broken). 서브마운트들은 그 후 인쇄 회로 기판에 납땜될 수 있다.
종래 기술 언더필 기법의 문제점들은 하기의 것을 포함한다:
얇은 LED 층들의 아래 및 그의 주위만을 채울 정확한 양의 언더필 재료를 제공하는 것은 어렵고 시간이 걸린다. 언더필 프로세스는, LED들이 싱귤레이트되기 전에, 서브마운트 웨이퍼 위에 마운팅된 LED들의 어레이에 대해 순차적으로 수행된다. 각 LED의 사이즈 및 밀도에 따라서, 단일의 서브마운트 웨이퍼 위에 마운팅된 500-4000개의 LED들이 있을 수 있다. 단일의 이동하는 노즐을 이용하여 어레이 내의 각 LED의 아래에 언더필 재료를 주입하는 것은, LED들의 수에 따라서, 10-40분이 걸릴 수 있다.
다른 문제점은 언더필 재료의 특성들은 적당한 점도, 열팽창, LED의 긴 수명 동안의 신뢰도, 유전체 특성, 열 전도성, 오염물질 보호, 및 다른 요인들에 대하여 신중히 선택되어야 한다. 만약 점도가 너무 높다면, 모든 보이드들(voids)을 채우도록 LED의 아래에 언더필을 주입하기 위해 요구되는 압력은 LED를 손상시킬 수 있다. 임의의 공기는 LED/서브마운트가 뜨거워질 때 팽창하여 LED를 서브마운트에서 밀어낼 것이기 때문에 보이드들은 제거되어야 한다. 또한, 보이드 영역은 레이저 리프트 오프 프로세스 동안에 LED를 지지하지 않기 때문에, 레이저 리프트 오프 프로세스 동안 LED에 아래쪽으로 가해지는 압력은 LED를 쪼갤 수 있다.
LED들은 싱귤레이트된 LED/서브마운트를 인쇄 회로 기판에 납땜할 때 솔더 리플로우(solder reflow) 프로세스를 겪기 때문에 언더필의 열팽창은 매우 중요하다. 그러한 온도들은 265℃일 수 있다. 솔더 리플로우 온도는 전형적인 언더필 재료인 에폭시에 대한 전형적인 185℃ 유리 전이 온도보다 위이다. 에폭시와 관련이 있을 때, 유리 전이 온도(Tg)는 에폭시가 연해지는 온도이다. 유리 전이 온도보다 위에서, 에폭시 열 팽창은 상당히 높아져서, LED에 위쪽으로 가해지는 압력을 초래하고, 결국 LED가 쪼개지거나(cracking) 들어올려진다(lifting off).
전술한 문제점들 및 재료 한계를 피하는 LED를 언더필링하기 위한 개선된 기법이 요구된다.
[개요]
압축 몰딩(compression molding)이 이용되는 LED들에 대한 언더필 기법이 설명된다. 그 프로세스는 임의의 기판 리프트 오프 프로세스 전에 수행된다. 서브마운트 웨이퍼 위에 마운팅된 LED들은 몰드(mold) 안에 놓인다. 몰드는 적어도 서브마운트 웨이퍼의 둘레의 주위에서 시일(seal)되고, 몰드 안에 진공이 생성된다. 몰드는 서브마운트 웨이퍼 위의 각 LED와 정렬된 개별 캐비티들(cavities)을 갖는 알루미늄일 수 있다. 하나의 실시예에서는, 각 캐비티를 진공 소스에 및 적어도 하나의 액체 재료 입구(liquid material inlet)에 상호 연결하는 유동 채널들(flow channels)이 있다.
액체 폴리이미드와 같은 임의의 적당한 언더필 재료가 그 후 압력 하에 상기 몰드의 입구에 가해지고, 상기 진공 및 상기 액체 재료 압력의 조합은 상기 재료가 상기 LED들이 위치하는 상기 몰드 내의 상기 캐비티들을 완전히 채우게 한다. 일단 상기 재료가 상기 몰드를 채우면 어떤 보이드도 없다.
각 몰드 캐비티의 치수들은 상기 액체 재료가 각 LED를, 그것의 성장 기판과 함께, 완전히 인캡슐레이트(encapsulate)하게 한다.
상기 액체 재료는 그 후 상기 언더필 재료를 단단하게 하기 위해 열 또는 UV 광에 의해 경화되고, 상기 몰드는 상기 서브마운트 웨이퍼로부터 떼어진다(released). 상기 몰드가 떼어진 후에 보다 높은 온도의 후경화(post cure)가 수행된다.
다른 실시예에서는, 상기 액체 언더필 재료는 먼저 주변의 높아진 시일(peripheral raised seal)을 갖는, 상기 몰드를 채울 수 있고, 그 후 상기 LED들이 상기 언더필 재료에 담기도록 상기 서브마운트 웨이퍼가 상기 몰드의 위에 놓인다. 압축 하에, 상기 액체 재료는 각 LED의 아래의 모든 보이드들을 채운다. 어느 정도의 양의 상기 언더필 재료와 함께 상기 시일들을 통하여 공기가 밀어내어진다. 상기 재료는 그 후 경화되고, 상기 몰드는 상기 서브마운트 웨이퍼로부터 떼어진다. 그러한 몰딩 프로세스는 상기 몰드의 입구에서의 압력 하에 상기 액체 재료를 주입하는 것에 의지하지 않기 때문에, 부서지기 쉬운 LED들에의 손상의 가능성이 거의 없다.
다른 실시예에서, 상기 몰드를 채우기 위해 이용되는 상기 언더필 재료는 액체가 아니고 분말 또는 작은 태블릿들(small tablets)이다. 그 고체 재료는 그 후 그것이 상기 몰드와 같은 모양이 되어 상기 LED들을 인캡슐레이트할 수 있도록 그것을 녹이거나 연하게 하기 위해 상기 몰드에서 가열된다. 그 연해진 재료를 몰딩하고 그것이 각 LED의 아래의 보이드들 안으로 흐르게 하기 위해 압축이 이용된다. 언더필 재료를 고체로서 취급하는 것은 다양한 이점을 갖는다. 처음에 고체인 언더필 재료를 이용하는 그러한 압축 몰딩은 가능한 언더필 재료들의 수를 크게 증가시킨다. 이 프로세스를 위해 이용될 수 있는 재료들 중 하나는 에폭시 몰딩 컴파운드(epoxy molding compound)의 분말이다.
상기 서브마운트 웨이퍼가 상기 몰드로부터 제거된 후에, 전체 서브마운트 웨이퍼는 성장 기판의 전부가 노출될 때까지 상기 언더필 재료를 에칭 제거하기 위해 마이크로비드 블라스팅 프로세스를 겪는다. 상기 기판은 그 후 레이저 리프트 오프 프로세스, 또는 다른 적당한 프로세스를 이용하여 제거된다. 상기 언더필은 이 프로세스 동안에 얇은 LED를 지지한다.
상기 성장 기판이 제거된 후에, 상기 LED는 광 추출을 개선하기 위해 시닝될 수 있다(thinned). 상기 LED의 표면은 그 후 내부 반사들의 수를 감소시킴으로써 광 추출을 더욱 개선하기 위해 러프닝될 수 있다(roughened).
그 후 상기 LED들의 위에 렌즈들이 몰딩될 수 있고 및/또는 다른 웨이퍼 레벨 프로세싱 기법들이 수행될 수 있다.
상기 LED들/서브마운트들은 그 후 소잉(sawing), 스크라이브 및 브레이크(scribe and break), 또는 임의의 다른 기법을 이용하여 싱귤레이트된다.
상기 방법을 이용함으로써, 훨씬 더 광범한 범위의 점도들이 허용될 수 있기 때문에 훨씬 더 광범한 다양한 재료들이 언더필을 위해 이용될 수 있다. 종래 기술 제트 노즐을 이용할 경우, 그 재료는 좁은 범위의 점도들만을 가질 수 있다. 본 프로세스와 함께 이용될 수 있는 바람직한 언더필 재료는 솔더 리플로우 온도 근처의 또는 그보다 위의 유리 전이 온도를 갖는 폴리이미드이고, 따라서 최악의 경우의 조건에서 폴리이미드의 열 팽창이 매우 작다.
또한, 서브마운트 웨이퍼 위의 모든 LED들(예를 들면, 500-4000개의 LED들)이 동시에 언더필되기 때문에, 언더필 프로세싱 시간은 겨우 몇 분까지 감소될 수 있다.
도 1은 LED의 기부(base)에서 작은 노즐에 의해 압력을 받아 LED 언더필 재료가 분배되는, 서브마운트 위에 마운팅된, 종래 기술 플립 칩 LED의 단면도이다.
도 2는 500-4000개의 LED들과 같은, LED들의 어레이에 의해 점유된 서브마운트 웨이퍼의 단순화된 부분을 나타낸다.
도 3a는 언더필 재료로 서브마운트 웨이퍼 위의 모든 LED들을 인캡슐레이트하기 위해 이용되는 웨이퍼 레벨 주입 몰딩(wafer-level injection molding) 프로세스를 나타낸다.
도 3b는 언더필 재료로 서브마운트 웨이퍼 위의 모든 LED들을 인캡슐레이트하기 위해 이용되는, 주입을 이용하지 않는, 웨이퍼 레벨 몰딩 프로세스를 나타낸다.
도 4는 도 3a 또는 도 3b의 몰드로부터 제거된 후의 웨이퍼 위의 LED들을 나타낸다.
도 5는 마이크로비드 블라스팅에 의해 제거되는 도 4의 언더필 재료의 상부 부분을 나타낸다.
도 6은 LED들로부터 성장 기판을 제거하기 위한 레이저 리프트 오프 기법을 나타낸다.
도 7은 LED가 시닝된 후 및 LED들/서브마운트들이 싱귤레이트된 후의 서브마운트 위에 마운팅된 단일 LED의 단면도이다. 서브마운트는 인쇄 회로 기판에 납땜된 것으로 도시되어 있다.
동일한 또는 동등한 엘리먼트들은 동일한 번호로 표시된다.
예비적인 문제로서, 성장 기판 위에 종래의 LED가 형성된다. 이용되는 예에서, LED는 청색 광을 생성하기 위한, AlInGaN 또는 InGaN LED와 같은, GaN 기반 LED이다. 전형적으로, 비교적 두꺼운 n 형 GaN 층이 종래의 기법들을 이용하여 사파이어 성장 기판 위에 성장된다. 비교적 두꺼운 GaN 층은 전형적으로 n 형 클래딩 층 및 활성 층을 위한 저결함 격자 구조(low-defect lattice structure)를 제공하기 위해 저온 핵생성 층(low temperature nucleation layer) 및 하나 이상의 추가적인 층들을 포함한다. 그 후 그 두꺼운 n 형 층 위에 하나 이상의 n 형 클래딩 층들이 형성되고, 그 후 활성 층, 하나 이상의 p 형 클래딩 층들, 및 (금속화를 위한) p 형 콘택트 층이 형성된다.
플립 칩을 위하여, p 층들 및 활성 층의 부분들이 에칭 제거되어 금속화를 위한 n 층을 노출시킨다. 이런 식으로, p 콘택트 및 n 콘택트는 칩의 동일한 쪽에 있고 서브마운트 콘택트 패드들에 직접 전기적으로 부착될 수 있다. n 금속 콘택트로부터의 전류는 처음에 n 층을 통하여 옆으로 흐른다.
본 발명에서 이용될 수 있는 다른 종류의 LED들은, 적색 내지 황색 범위의 광을 생성할 수 있는, AlInGaP LED들을 포함한다.
본 발명에서 예로서 이용되는 플립 칩 LED는 반도체 LED(10), 그것의 성장 기판(12), 및 그것의 전극들(14/16)을 포함하는 도 1의 LED 구조이고, 여기서 LED는 서브마운트 웨이퍼(22) 위에 마운팅된다.
도 2는 LED들의 어레이가 그 위에 마운팅되는 서브마운트 웨이퍼(22)의 단순화된 도해이다. 단일 서브마운트 웨이퍼(22) 위에는 500-4000개의 LED들이 있을 수 있다. LED는 또한 여기에서 LED 다이라고 불린다.
어레이 내의 각 LED의 아래에 언더필 재료를 주입하기 위해 각 LED의 기부에 노즐을 배치하는 대신에, 웨이퍼 레벨 몰딩 프로세스가 수행된다.
도 3a는 각 LED에 대하여 언더필을 생성하기 위한 적당한 주입 몰딩 프로세서의 한 종류를 나타낸다. 몰드(36)는 몰딩 프로세스 후에 단단해진 언더필 재료의 모양을 정의하는 캐비티들(38)을 갖는다. 몰드(36)는 알루미늄으로 형성될 수 있다. 몰드(36)는 몰드(36)가 웨이퍼(22)와 정렬되어 웨이퍼(22)에 눌릴 때 서브마운트 웨이퍼(22)에 부딪쳐 시일하는 주변 시일(perimeter seal)(37)을 갖는다.
몰드(36)는 액체 언더필 재료(41)(예를 들면, 폴리이미드)를 주입하기 위한 적어도 하나의 입구(40), 및 진공 소스에 연결된 적어도 하나의 출구(42)를 갖는다. 일단 몰드(36)가 웨이퍼(22)에 부딪쳐 시일되면, 몰드(36) 안에 진공이 생성되고, 언더필 재료(41)는 입구(40)를 통하여 주입된다. 언더필 재료(41)는 진공 및 재료(41)의 주입 압력에 의해 도움을 받아, 캐비티들 사이의 채널들(44)을 통해 모든 캐비티들(38) 안으로 흐른다. 진공은 몰드(36) 안의 거의 모든 공기를 제거한다. 궁극적으로, 전체 몰드(36)는, LED들 아래의 모든 보이드들을 포함하여, 언더필 재료(41)로 채워질 수 있다.
몰드(36)는 그 후 액체 언더필 재료를 경화시키기 위해 가열된다. 경화 동안의 몰드(36)의 온도는 약 150℃이다. 다르게는, 투명한 몰드가 이용될 수 있고 언더필 재료는 UV 광으로 경화될 수 있다.
도 3b는 언더필 재료의 압력 주입을 이용하지 않는 대안의 웨이퍼 레벨 몰딩 프로세스이다. 도 3b에서, 몰드(48)는 먼저 대기압에서 액체 언더필 재료(41)로 채워지는 캐비티들(50)을 갖는다. 서브마운트 웨이퍼(22)는 LED들이 각 캐비티(50) 내의 언더필 재료에 담기도록 몰드(48) 쪽으로 가져와진다. 웨이퍼(22) 및 몰드(48)가 함께 눌리어 억지로 언더필 재료가 모든 보이드들을 채우게 한다. 주변 시일(53)은 언더필 재료가 보이드들을 채울 때 모든 공기가 새나가게 하면서 압력이 높아지게 한다. 시일(53)의 주위에 진공 소스를 이용하여 웨이퍼(22)와 몰드(48)의 사이에 진공이 유입될 수도 있다.
몰드(48)는 그 후 언더필 재료를 경화시키기 위해 가열된다. 다르게는, 투명한 몰드가 이용될 수 있고 언더필 재료는 UV 광으로 경화될 수 있다.
도 3a 또는 3b의 몰드는 그 후 웨이퍼(22)로부터 제거되고, 결국 각 LED를 인캡슐레이트하는 여분의 단단해진 언더필 재료(54)를 갖는, 도 4의 구조로 된다. 몰드에 따라서 각 LED 사이의 웨이퍼(22) 위에 단단해진 언더필 재료의 얇은 층이 있을 수도 있다.
웨이퍼(22)는 그 후 언더필 재료를 추가로 단단하게 하기 위해 약 250℃의 후경화 온도를 겪을 수 있다. 에폭시 몰딩 컴파운드 또는 폴리이미디 에폭시에 대하여, 그것의 유리 전이 온도(Tg)는 260-300℃ 사이이고, 따라서 언더필의 임의의 열 팽창을 제한하기 위해 그 Tg보다 작은 후경화 온도가 선호된다.
다른 실시예에서, 몰드를 채우기 위해 이용되는 언더필 재료는 액체가 아니고 분말 또는 작은 태블릿들이다. 그 고체 재료는 그 후 그것을 녹이거나 연하게 하기 위해 도 3a 또는 도 3b의 몰드에서 가열된다. 그 연해진 재료가 몰드의 형태를 갖게 하고 LED들을 인캡슐레이트하면서 LED들 아래의 보이드들을 채우게 하기 위하여 압축이 이용된다. 녹은 또는 연해진 재료는 그 후, 필요하다면, 그것을 다시 고체화하기 위하여 경화되거나 냉각된다. 어떤 재료들은 가열 및 압축 프로세스 후에 자동으로 단단해진다. 고체로서의 언더필 재료를 취급하는 것은 다양한 이익들이 있다. 또한, 언더필을 위해 이용될 수 있는 어떤 적당한 재료들은 경화 전에 실온에서 액체가 아니며, 따라서 몰드에서 고체 재료를 가열하고 그 후 압축하는 것은 언더필로서 이용될 수 있는 가능한 재료들의 수를 크게 증가시킨다. 이용될 수 있는 하나의 적당한 고체 폴리머는 분말 형태의 에폭시 몰딩 컴파운드이다.
성장 기판(12)을 제거하기 위해 레이저 리프트 오프 프로세스를 수행하기 위해서는, 성장 기판(12) 위의 언더필 재료(54)가 먼저 제거되어야 한다. 만약 성장 기판(12)이 그라인딩 또는 다른 기계적인 에칭 프로세스에 의해 제거될 것이라면, 그러한 그라인딩은 여분의 언더필 재료(54)를 동시에 제거하기 위해 이용될 수 있다.
도 5는 고속 마이크로비드들(58)로 웨이퍼(22)의 전체 표면을 블라스팅(blasting)하는 것에 의해 여분의 언더필 재료(54)를 제거하는 것을 나타낸다. 하나의 실시예에서, 마이크로비드들(58)은 1-20 미크론 사이의 직경을 갖고 NaHCO3로 형성된다. 마이크로비드들(58)은 약 100psi 이하의 압력의 공기에 의해 노즐을 통하여 가속된다. 노즐은 노즐 이동 없이 웨이퍼(22)의 모든 또는 큰 부분으로부터 언더필 재료(54)를 에칭하기 위해 클 수 있고, 또는 한번에 소수의 LED들에서만 언더필 재료(54)를 에칭하기 위해 보다 작은 노즐이 이용될 수 있고 그 후 노즐은 웨이퍼(22) 위의 다음 위치로 이동한다. 마이크로비드들을 이용하여 임의의 종류의 여분의 재료를 제거하는 것은 공지된 프로세스이다. 언더필 재료(54)는 기판 레이저 리프트 오프 프로세스 동안에 전체 LED가 언더필에 의해 지지되는 것을 보증하기 위해 그것의 상부 표면이 LED 반도체 층들의 에지와 교차하도록 에칭된다.
도 6은 이전에 설명된 레이저 리프트 오프 프로세스를 나타낸다. 레이저 펄스들은 화살들(60)에 의해 나타내어진다. 레이저 리프트 동안에, GaN의 표면은 열을 흡수하여, 표면 층이 Ga 및 N2로 분해되게 한다. N2 압력은 사파이어 기판을 LED로부터 밀어제친다. 성장 기판들(12)이 리프트 오프 프로세스 동안에 반도체 LED 층들로부터 떼어진 후에, 그것들은, 예를 들면, 접착 시트 또는 어떤 다른 적당한 프로세스에 의해 제거된다.
노출된 LED 층들은 그 후, 예를 들면, RIE 또는 기계적 에칭에 의해 시닝되는데, 그 이유는 노출된 상부 층은 비교적 두꺼운 n 층이고, 그 표면은 레이저 리프트 오프 프로세스 동안에 손상되었기 때문이다. 결과로 생기는 상부 표면은 그 후 광 추출 효율을 증가시키기 위해 러프닝될 수 있다.
서브마운트 웨이퍼(22) 위에 마운팅된 동안에 LED 어레이에 대해 다른 웨이퍼 레벨 프로세스들이 또한 수행될 수 있다. 하나의 그러한 프로세스는 도 3a 또는 3b에 도시된 것과 유사한 단일 몰드 프로세스에서 각 LED 위에 렌즈를 오버몰드(overmold)하는 것이다. 웨이퍼 레벨 렌즈 몰딩 프로세스의 상세는, 본 양수인에게 양도되고 참고로 여기에 통합되는, Grigority Basin 등에 의한, Overmolded Lens Over LED Die라는 표제가 붙은, 특허 공개 US 2006/0105485에서 설명되어 있다.
서브마운트 웨이퍼(22)는 그 후 개별 LED들/서브마운트들을 형성하기 위해 싱귤레이트된다. 도 7은 인쇄 회로 기판(64) 위의 패드들에 납땜된 단일 LED/서브마운트를 나타낸다.
여기에서 설명된 언더필 몰딩 프로세스를 이용할 때 적당한 액체 언더필 재료의 광범한 범위의 점도들이 있기 때문에, 언더필 재료는 그것의 점도와 실질적으로 관계없이 선택될 수 있다. 유전체 언더필 재료는 주로 그것의 열팽창계수, 사용의 용이함, 및 LED가 겪는 모든 온도들 하에서의 신뢰도에 기초하여 선택될 수 있다. 폴리이미드는 에폭시보다 훨씬 더 양호한 품질을 지니는 선호되는 언더필이다.
본 발명의 특정한 실시예들이 도시되고 설명되었지만, 이 기술의 숙련자에게는 보다 광범위한 양태들에서의 이 발명으로부터 일탈하지 않고 변경들 및 수정들이 이루어질 수 있다는 것이 명백할 것이고, 따라서, 첨부된 청구항들은 그들의 범위 안에 이 발명의 참된 정신 및 범위 내에 있는 모든 그러한 변경들 및 수정들을 포함할 것이다.

Claims (15)

  1. 발광 디바이스를 제조하기 위한 방법으로서,
    서브마운트(22) 위에 발광 다이오드(LED) 다이(10, 12)를 제공하는 단계 - 상기 LED 다이와 상기 서브마운트 사이에 갭(gap)이 있고, 상기 LED 다이는 상기 서브마운트에 대향하는 하부 표면 및 상기 하부 표면의 반대편의 상부 표면을 가짐 -;
    언더필 재료(underfill material)(41, 54)가 상기 LED 다이를 인캡슐레이트(encapsulate)하고 상기 LED 다이와 상기 서브마운트 사이의 상기 갭을 실질적으로 완전히 채우도록 상기 LED 다이 위에 상기 언더필 재료를 몰딩하는 단계; 및
    적어도 상기 LED 다이의 상부 표면 위의 상기 언더필 재료(54)를 제거하는 단계(58) - 상기 LED 다이는 성장 기판(12) 위에 성장된 에피택셜 층들(10)을 포함하고, 상기 성장 기판의 표면은 상기 LED 다이의 상부 표면임 -
    를 포함하고,
    상기 방법은, 상기 LED 다이 위에 상기 언더필 재료(41, 54)를 몰딩한 후에 상기 에피택셜 층들로부터 상기 성장 기판을 제거하는 단계를 더 포함하는 방법.
  2. 제1항에 있어서,
    상기 기판(12)은 상기 언더필 재료(54)를 제거하는 단계 후에 레이저 리프트 오프(laser lift-off) 기법(60)에 의해 상기 에피택셜 층들로부터 제거되는 방법.
  3. 제1항에 있어서,
    상기 언더필 재료(54)를 제거하는 단계는 마이크로비드 블라스팅(microbead blasting)(58)을 이용하여 상기 언더필 재료를 제거하는 단계를 포함하는 방법.
  4. 제1항에 있어서,
    상기 언더필 재료(54)를 제거하는 단계는 에칭에 의해 상기 언더필 재료를 제거하는 단계를 포함하는 방법.
  5. 제1항에 있어서,
    상기 LED 다이(10, 12) 위에 상기 언더필 재료(41, 54)를 몰딩하는 단계는,
    몰드(50) 안에 고체 언더필 재료를 제공하는 단계;
    상기 몰드를 가열하여 상기 언더필 재료를 녹이거나 연하게 하는 단계;
    상기 서브마운트(22) 위의 상기 LED 다이(10, 12)를 상기 몰드에 관하여 배치하여, 상기 녹은 또는 연해진 언더필 재료를 압축하고 상기 LED 다이를 인캡슐레이트하는 단계; 및
    상기 언더필 재료를 냉각시키는 단계
    를 포함하는 방법.
  6. 제1항에 있어서,
    상기 LED 다이(10, 12) 위에 상기 언더필 재료(41, 54)를 몰딩하는 단계는,
    상기 서브마운트(22) 위의 상기 LED 다이(10, 12)를 몰드(36)에 관하여 배치하는 단계;
    상기 서브마운트(22)와 몰드 캐비티(mold cavity)(38) 사이에 실질적인 진공을 생성하는 단계;
    압력 하에 액체 언더필 재료(41)로 상기 몰드 캐비티를 채워 상기 LED 다이를 인캡슐레이트하는 단계; 및
    상기 언더필 재료를 경화시키는 단계
    를 포함하는 방법.
  7. 제1항에 있어서,
    상기 LED 다이(10, 12) 위에 상기 언더필 재료(41, 54)를 몰딩하는 단계는,
    연해진 언더필 재료(41)로 몰드 캐비티(50)를 채우는 단계;
    상기 연해진 언더필 재료 안에 상기 LED 다이를 담그는 단계; 및
    상기 언더필 재료를 경화시키는 단계
    를 포함하는 방법.
  8. 제1항에 있어서,
    상기 서브마운트(22) 위에 LED 다이(10, 12)를 제공하는 단계는 서브마운트 웨이퍼(22) 위에 복수의 LED 다이들을 제공하는 단계를 포함하고, 상기 서브마운트 웨이퍼는 상기 복수의 LED 다이들의 대응하는 전극들(14, 16)에 접합되는 전극들(18, 20)을 갖고, 각 LED 다이는 상기 LED 다이와 상기 서브마운트 웨이퍼 사이에 갭을 가지며, 상기 언더필 재료(41, 54)를 몰딩하는 단계는 모든 LED 다이들에 대하여 동시에 수행되는 방법.
  9. 제8항에 있어서,
    상기 언더필 재료(54)를 제거하는 단계 후에, 각각의 서브마운트 부분들 위에 마운팅된 LED 다이들(10)을 분리하기 위해 상기 서브마운트 웨이퍼(22)를 싱귤레이트(singulate)하는 단계를 더 포함하는 방법.
  10. 제1항에 있어서,
    상기 언더필 재료(41, 54)는 폴리머인 방법.
  11. 제1항에 있어서,
    상기 언더필 재료(41, 54)는 에폭시 몰딩 컴파운드(epoxy molding compound)인 방법.
  12. 발광 디바이스를 제조하는 방법으로서,
    서브마운트(22) 위에 발광 다이오드(LED) 다이(10, 12)를 제공하는 단계 - 상기 LED 다이와 상기 서브마운트 사이에 갭이 있고, 상기 LED 다이는 상기 서브마운트에 대향하는 하부 표면 및 상기 하부 표면의 반대편의 상부 표면을 가짐 -;
    언더필 재료(41, 54)가 상기 LED 다이를 인캡슐레이트하고 상기 LED 다이와 상기 서브마운트 사이의 상기 갭을 실질적으로 완전히 채우도록 상기 LED 다이 위에 상기 언더필 재료를 몰딩하는 단계; 및
    적어도 상기 LED 다이의 상부 표면 위의 상기 언더필 재료(54)를 제거하는 단계(58)
    를 포함하고,
    상기 LED 다이(10, 12)는 성장 기판(12) 위에 성장된 에피택셜 층들(10)을 포함하고, 상기 성장 기판의 표면은 상기 LED 다이의 상부 표면이고, 상기 언더필 재료(54)를 제거하는 단계는 상기 성장 기판의 모든 측면들을 완전히 노출시키도록 상기 언더필 재료를 제거하는 단계를 포함하는 방법.
  13. 싱귤레이션(singulation) 전의 중간 단계(intermediary)의 발광 디바이스로서,
    서브마운트 웨이퍼(22) 위에 마운팅된 LED 다이들(10, 12)의 어레이 - 상기 서브마운트 웨이퍼(22)는 인쇄 회로 보드(64)에 솔더(solder)에 의해 납땜되며, 상기 서브마운트 웨이퍼는 상기 LED 다이들의 대응하는 전극들(14, 16)에 접합되는 전극들(18, 20)을 갖고, 각 LED 다이는 상기 LED 다이와 상기 서브마운트 웨이퍼 사이에 갭을 가짐 -; 및
    동시에 모든 LED 다이들 위에 몰딩되고 모든 LED 다이들을 완전히 인캡슐레이트하는 언더필 재료(41, 54) - 상기 언더필 재료는 각 LED 다이와 상기 서브마운트 웨이퍼 사이의 상기 갭을 실질적으로 완전히 채우며, 상기 언더필 재료(41, 54)는 상기 솔더의 리플로우(reflow) 온도의 근처 또는 위의 글래스 천이 온도(glass transition temperature)(Tg)를 가짐 -
    를 포함하는 중간 단계의 발광 디바이스.
  14. 삭제
  15. 삭제
KR1020107023171A 2008-03-17 2009-03-13 플립 칩 ｌｅｄ를 위한 언더필 프로세스 KR101524004B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/050,082 2008-03-17
US12/050,082 US20090230409A1 (en) 2008-03-17 2008-03-17 Underfill process for flip-chip leds
PCT/IB2009/051055 WO2009115968A1 (en) 2008-03-17 2009-03-13 Underfill process for flip-chip leds

Publications (2)

Publication Number Publication Date
KR20100129771A KR20100129771A (ko) 2010-12-09
KR101524004B1 true KR101524004B1 (ko) 2015-05-29

Family

ID=40677561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107023171A KR101524004B1 (ko) 2008-03-17 2009-03-13 플립 칩 ｌｅｄ를 위한 언더필 프로세스

Country Status (9)

Country Link
US (2) US20090230409A1 (ko)
EP (1) EP2266149B1 (ko)
JP (1) JP5372133B2 (ko)
KR (1) KR101524004B1 (ko)
CN (1) CN102084505B (ko)
BR (1) BRPI0909788B1 (ko)
RU (1) RU2502157C2 (ko)
TW (1) TWI463701B (ko)
WO (1) WO2009115968A1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8405228B2 (en) * 2009-03-25 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with package underfill and method of manufacture thereof
US8471280B2 (en) * 2009-11-06 2013-06-25 Koninklijke Philips Electronics N.V. Silicone based reflective underfill and thermal coupler
JP2012019062A (ja) * 2010-07-08 2012-01-26 Shin Etsu Chem Co Ltd 発光半導体装置、実装基板及びそれらの製造方法
US8796075B2 (en) 2011-01-11 2014-08-05 Nordson Corporation Methods for vacuum assisted underfilling
CN102610703A (zh) * 2011-01-20 2012-07-25 陈惠美 光电元件的封装方法
US8952402B2 (en) * 2011-08-26 2015-02-10 Micron Technology, Inc. Solid-state radiation transducer devices having flip-chip mounted solid-state radiation transducers and associated systems and methods
US10043960B2 (en) * 2011-11-15 2018-08-07 Cree, Inc. Light emitting diode (LED) packages and related methods
CN102593317B (zh) * 2011-12-20 2014-12-24 西安炬光科技有限公司 一种高功率高亮度led光源封装结构及其封装方法
JP6470677B2 (ja) 2012-03-30 2019-02-13 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 封止された半導体発光デバイス
JP5962285B2 (ja) 2012-07-19 2016-08-03 日亜化学工業株式会社 発光装置およびその製造方法
JP2014179569A (ja) * 2013-03-15 2014-09-25 Nichia Chem Ind Ltd 発光装置およびその製造方法
US9022607B2 (en) 2012-10-18 2015-05-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Leadframe-based surface mount technology segmented display design and method of manufacture
SG11201601050PA (en) 2013-09-10 2016-03-30 Heptagon Micro Optics Pte Ltd Compact opto-electronic modules and fabrication methods for such modules
CN104600186A (zh) * 2013-10-31 2015-05-06 展晶科技(深圳)有限公司 发光二极管封装体的制造方法
US9653443B2 (en) * 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
JP2015220342A (ja) * 2014-05-19 2015-12-07 住友電気工業株式会社 光半導体装置の製造方法及び光半導体装置の製造装置
US11311967B2 (en) * 2014-08-19 2022-04-26 Lumileds Llc Sapphire collector for reducing mechanical damage during die level laser lift-off
KR102572643B1 (ko) * 2015-05-13 2023-08-31 루미리즈 홀딩 비.브이. 다이 레벨의 레이저 리프트-오프 중에 기계적 손상을 줄이기 위한 사파이어 수집기
US9831104B1 (en) * 2015-11-06 2017-11-28 Xilinx, Inc. Techniques for molded underfill for integrated circuit dies
WO2017202331A1 (en) * 2016-05-25 2017-11-30 Chen-Fu Chu Methods of filling organic or inorganic liquid in assembly module
DE102017104851A1 (de) 2017-03-08 2018-09-13 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von zumindest einem optoelektronischen Bauelement und optoelektronisches Bauelement
CN108630645A (zh) * 2017-03-17 2018-10-09 永道无线射频标签(扬州)有限公司 一种芯片和天线基材的接合结构及其制备方法
US11024611B1 (en) * 2017-06-09 2021-06-01 Goertek, Inc. Micro-LED array transfer method, manufacturing method and display device
US10672957B2 (en) 2017-07-19 2020-06-02 Cree, Inc. LED apparatuses and methods for high lumen output density
CN107424964A (zh) * 2017-07-27 2017-12-01 武汉市三选科技有限公司 底部填充组成物及使用其之底部填充方法与电子组装组件
JP7266178B2 (ja) * 2017-11-24 2023-04-28 日亜化学工業株式会社 半導体装置の製造方法
KR20190084807A (ko) * 2018-01-09 2019-07-17 서울바이오시스 주식회사 발광 장치
JP7236807B2 (ja) * 2018-01-25 2023-03-10 浜松ホトニクス株式会社 半導体装置、及び半導体装置の製造方法
US10453827B1 (en) 2018-05-30 2019-10-22 Cree, Inc. LED apparatuses and methods
US11101410B2 (en) 2018-05-30 2021-08-24 Creeled, Inc. LED systems, apparatuses, and methods
US20210399041A1 (en) * 2020-06-18 2021-12-23 Seoul Semiconductor Co., Ltd. Light emitting module having a plurality of unit pixels, method of fabricating the same, and displaying apparatus having the same
US20220149246A1 (en) * 2020-11-12 2022-05-12 Seoul Semiconductor Co., Ltd. Light emitting module and method of manufacturing the same and display apparatus having the same
CN113524473B (zh) * 2021-07-09 2023-10-20 苏州晶方半导体科技股份有限公司 光学基板的切割方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039177A (ja) * 2003-06-24 2005-02-10 Stanley Electric Co Ltd 表面実装型半導体電子部品および製造方法
WO2006095834A1 (ja) * 2005-03-09 2006-09-14 Asahi Kasei Emd Corporation 光デバイス及び光デバイスの製造方法
JP2006344971A (ja) * 2005-06-09 2006-12-21 Philips Lumileds Lightng Co Llc 半導体発光素子の成長基板を除去する方法
JP2007189116A (ja) * 2006-01-16 2007-07-26 Towa Corp 光素子の樹脂封止成形方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194742B1 (en) * 1998-06-05 2001-02-27 Lumileds Lighting, U.S., Llc Strain engineered and impurity controlled III-V nitride semiconductor films and optoelectronic devices
US6133589A (en) * 1999-06-08 2000-10-17 Lumileds Lighting, U.S., Llc AlGaInN-based LED having thick epitaxial layer for improved light extraction
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
JP2003197680A (ja) * 2001-12-25 2003-07-11 Matsushita Electric Works Ltd 半導体装置の製造方法
US7138293B2 (en) * 2002-10-04 2006-11-21 Dalsa Semiconductor Inc. Wafer level packaging technique for microdevices
US6977396B2 (en) * 2003-02-19 2005-12-20 Lumileds Lighting U.S., Llc High-powered light emitting device with improved thermal properties
RU2267188C2 (ru) * 2003-06-23 2005-12-27 Федорова Галина Владимировна Светодиодное полупроводниковое устройство в корпусе для поверхностного монтажа
US7361938B2 (en) * 2004-06-03 2008-04-22 Philips Lumileds Lighting Company Llc Luminescent ceramic for a light emitting device
JP4608966B2 (ja) * 2004-06-29 2011-01-12 日亜化学工業株式会社 発光装置の製造方法
US7344902B2 (en) * 2004-11-15 2008-03-18 Philips Lumileds Lighting Company, Llc Overmolded lens over LED die
US7125734B2 (en) * 2005-03-09 2006-10-24 Gelcore, Llc Increased light extraction from a nitride LED
KR20090016438A (ko) * 2005-07-11 2009-02-13 젤코어 엘엘씨 광방출 효율이 향상된 레이저 리프트오프 ｌｅｄ
US7718449B2 (en) * 2005-10-28 2010-05-18 Lumination Llc Wafer level package for very small footprint and low profile white LED devices
US7867793B2 (en) * 2007-07-09 2011-01-11 Koninklijke Philips Electronics N.V. Substrate removal during LED formation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039177A (ja) * 2003-06-24 2005-02-10 Stanley Electric Co Ltd 表面実装型半導体電子部品および製造方法
WO2006095834A1 (ja) * 2005-03-09 2006-09-14 Asahi Kasei Emd Corporation 光デバイス及び光デバイスの製造方法
JP2006344971A (ja) * 2005-06-09 2006-12-21 Philips Lumileds Lightng Co Llc 半導体発光素子の成長基板を除去する方法
JP2007189116A (ja) * 2006-01-16 2007-07-26 Towa Corp 光素子の樹脂封止成形方法

Also Published As

Publication number Publication date
CN102084505A (zh) 2011-06-01
KR20100129771A (ko) 2010-12-09
EP2266149A1 (en) 2010-12-29
WO2009115968A1 (en) 2009-09-24
TW200950158A (en) 2009-12-01
CN102084505B (zh) 2013-05-01
US20110223696A1 (en) 2011-09-15
BRPI0909788B1 (pt) 2019-11-05
RU2010142267A (ru) 2012-04-27
JP5372133B2 (ja) 2013-12-18
EP2266149B1 (en) 2017-08-23
BRPI0909788A2 (pt) 2015-10-06
JP2011514688A (ja) 2011-05-06
TWI463701B (zh) 2014-12-01
US8273587B2 (en) 2012-09-25
US20090230409A1 (en) 2009-09-17
RU2502157C2 (ru) 2013-12-20

Similar Documents

Publication Publication Date Title
KR101524004B1 (ko) 플립 칩 ｌｅｄ를 위한 언더필 프로세스
US8431423B2 (en) Reflective substrate for LEDS
EP2812929B1 (en) Molded lens forming a chip scale led package and method of manufacturing the same
US20110049545A1 (en) Led package with phosphor plate and reflective substrate
TWI437724B (zh) 基板剝離之強健發光二極體結構
EP2168178B1 (en) Substrate removal during led formation
JP2013510422A (ja) フリップチップｌｅｄのためのシリコーンベースの反射性アンダーフィル及び熱カプラ
CN111509116A (zh) 具有厚金属层的半导体发光器件
KR100990635B1 (ko) 수직구조 발광다이오드 소자의 제조방법
US20150303179A1 (en) Light Emitting Diode Assembly With Integrated Circuit Element
JP5816508B2 (ja) 半導体発光装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 5