KR20200093900A - 발광 소자 패키지 및 이의 제조 방법 - Google Patents

발광 소자 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200093900A
KR20200093900A KR1020190011204A KR20190011204A KR20200093900A KR 20200093900 A KR20200093900 A KR 20200093900A KR 1020190011204 A KR1020190011204 A KR 1020190011204A KR 20190011204 A KR20190011204 A KR 20190011204A KR 20200093900 A KR20200093900 A KR 20200093900A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
groove
phosphor film
upper electrode
Prior art date
Application number
KR1020190011204A
Other languages
English (en)
Other versions
KR102675863B1 (ko
Inventor
강치구
김영경
박영호
박종원
임석호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190011204A priority Critical patent/KR102675863B1/ko
Priority to US16/507,183 priority patent/US11133443B2/en
Priority to DE102019122628.7A priority patent/DE102019122628B4/de
Publication of KR20200093900A publication Critical patent/KR20200093900A/ko
Application granted granted Critical
Publication of KR102675863B1 publication Critical patent/KR102675863B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

발광 소자 패키지는 제1 홈에 의해 서로 분리된 제1 및 제2 하부 전극부들, 상기 제1 홈에 연통된 제2 홈에 의해 서로 분리되고 상기 제1 및 제2 하부 전극부들 상에 각각 구비된 제1 및 제2 상부 전극부들, 및 상기 제1 홈을 채우는 절연 지지 부재를 포함하는 실장 기판을 포함한다. 상기 발광 소자 패키지는 상기 실장 기판의 상기 제1 및 제2 전극부들 상에 실장되는 발광 소자, 상기 발광 소자의 일면을 커버하고 순차적으로 적층된 발광체 막과 배리어 막을 포함하는 이중 형광체 막, 및 상기 실장 기판 상에서 상기 발광 소자 및 상기 이중 형광체 막을 커버하는 밀봉 부재를 포함한다.

Description

발광 소자 패키지 및 이의 제조 방법{LIGHT EMITTING DEVICE PACKAGE AND METHOD OF MANUFACTURING LIGHT EMITTING DEVICE PACKAGE}
본 발명은 발광 소자 패키지 및 이의 제조 방법에 관한 것이다. 보다 자세하게, 본 발명은 리드 프레임을 대신하여 금속 기판에 실장된 발광 소자 및 상기 발광 소자의 상면 상의 형광체 막을 포함하는 발광 소자 패키지 및 이를 제조하는 방법에 관한 것이다.
종래의 발광 소자 패키지의 제조 방법에 있어서, 우수한 색 재현성(wide color gamut)을 구현하기 위한 KSF 형광체를 갖는 형광체 막이 사용될 수 있다. 그러나, 이러한 KSF 형광체는 열과 수분에 취약하여 신뢰성 확보에 어려움이 있다.
본 발명의 일 과제는 우수한 색 채현성 및 방열성을 갖는 발광 소자 패키지를 제공하는 데 있다.
본 발명의 다른 과제는 상술한 발광 소자 패키지를 제조하는 방법을 제공하는 데 있다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 발광 소자 패키지는 제1 홈에 의해 서로 분리된 제1 및 제2 하부 전극부들, 상기 제1 홈에 연통된 제2 홈에 의해 서로 분리되고 상기 제1 및 제2 하부 전극부들 상에 각각 구비된 제1 및 제2 상부 전극부들, 및 상기 제1 홈을 채우는 절연 지지 부재를 포함하는 실장 기판을 포함한다. 상기 발광 소자 패키지는 상기 실장 기판의 상기 제1 및 제2 전극부들 상에 실장되는 발광 소자, 상기 발광 소자의 일면을 커버하고 순차적으로 적층된 발광체 막과 배리어 막을 포함하고 200㎛ 이하의 두께를 갖는 이중 형광체 막, 및 상기 실장 기판 상에서 상기 발광 소자 및 상기 이중 형광체 막을 커버하는 밀봉 부재를 포함한다.
상기 본 발명의 다른 과제를 달성하기 위한 예시적인 실시예들에 따른 발광 소자 패키지의 제조 방법에 있어서, 서로 마주하는 제1 면 및 제2 면을 갖는 금속 기판을 제공한다. 상기 금속 기판의 상기 제1 면을 식각하여 제1 홈에 의해 서로 분리된 제1 및 제2 하부 전극부들을 형성한다. 상기 제1 홈을 채우는 절연 지지 부재를 형성한다. 상기 금속 기판의 상기 제2 면을 식각하여 상기 제1 홈에 연통된 제2 홈에 의해 서로 분리되고 상기 제1 및 제2 하부 전극부들 상에 제1 및 제2 상부 전극부들을 형성한다. 베리어 막과 형광체 막의 이중 형광체 막 상에 발광 소자를 적층시켜 적층 구조물을 형성한다. 상기 제1 및 제2 상부 전극부들 상에 상기 발광 소자를 실장하도록 상기 금속 기판 상에 상기 적층 구조물을 배치시킨다. 상기 발광 소자 및 상기 이중 형광체 막을 커버하도록 상기 절연 지지 부재 및 상기 제1 및 제2 상부 전극부들 상에 밀봉 부재를 형성한다.
상기 본 발명의 다른 과제를 달성하기 위한 예시적인 실시예들에 따른 발광 소자 패키지의 제조 방법에 있어서, 제1 홈에 의해 서로 분리된 제1 및 제2 하부 전극부들, 상기 제1 홈에 연통된 제2 홈에 의해 서로 분리되고 상기 제1 및 제2 하부 전극부들 상에 각각 구비된 제1 및 제2 상부 전극부들, 및 상기 제1 홈을 채우는 절연 지지 부재를 포함하는 실장 기판을 형성한다. 베리어 막과 형광체 막의 이중 형광체 막 상에 발광 소자를 적층시켜 적층 구조물을 형성한다. 상기 제1 및 제2 상부 전극부들 상에 상기 발광 소자를 실장하도록 상기 실장 기판 상에 상기 적층 구조물을 배치시킨다. 상기 발광 소자 및 상기 이중 형광체 막을 커버하도록 상기 절연 지지 부재 및 상기 제1 및 제2 상부 전극부들 상에 밀봉 부재를 형성한다.
예시적인 실시예들에 따른 발광 소자 패키지 및 이의 제조 방법에 있어서, 금속 기판을 이용하여 발광 소자를 실장하기 위한 실장 기판을 형성할 수 있다. 상기 실장 기판은 슬릿에 의해 서로 분리된 제1 및 제2 전극부들, 및 상기 슬릿의 하부를 채우고 상기 제1 및 제2 전극부들 각각의 측면 하부를 커버하는 절연 지지 부재를 포함할 수 있다.
상기 절연 지지 부재의 상부면은 상기 제1 및 제2 전극부들의 상면보다 낮게 형성되어, 플립 칩 본딩 공정 중에 상기 솔더 범프의 퍼짐을 방지할 수 있다. 상기 제1 및 제2 전극부들의 면적은 솔더 범프와의 접합 면적보다 크게 형성되어 우수한 방열성을 제공할 수 있다.
또한, 상기 발광 소자의 타면 상에는 부착된 형광체 막 및 배리어 막의 이중 형광체 막이 형성될 수 있다. 상기 형광체 막은 우수한 색 재현성을 구현할 수 있는 형광체를 포함할 수 있다. 상기 배리어 막은 상기 형광체 막을 커버하여 상기 형광체 막의 상기 형광체가 수분에 의해 열화되는 것을 방지할 수 있다.
이에 따라, 상기 발광 소자 패키지는 우수한 색 재현성 및 방열성을 가질 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 발광 소자 패키지를 나타내는 평면도이다.
도 2는 도 1의 I-I' 라인을 따라 절단한 단면도이다.
도 3은 도 1의 II-II' 라인을 따라 절단한 단면도이다.
도 4는 도 1의 발광 소자 패키지의 저면도이다.
도 5, 도 7, 도 11 및 도 19는 예시적인 실시예들에 따른 발광 소자 패키지의 제조 방법을 나타내는 평면도들이다.
도 6, 도 8, 도 9, 도 10, 도 12, 도 13, 도 14, 도 15, 도 16, 도 17, 도 18, 도 20, 도 21, 도 22, 도 23, 도 24, 도 25, 도 26, 도 27 및 도 28은 상기 발광 소자 패키지의 제조 방법의 단계들을 설명하기 위한 단면들이다.
도 29는 도 28의 평면도이다.
도 30은 도 28의 측면도이다.
도 31은 도 28의 저면도이다.
도 32는 예시적인 실시예들에 따른 발광 소자 패키지를 나타내는 단면도이다.
도 33 및 도 34는 예시적인 실시예들에 따른 발광 소자 패키지의 제조 방법을 나타내는 단면도들이다.
도 35 내지 도 38은 예시적인 실시예들에 따른 발광 소자 패키지의 실장 기판을 나타내는 평면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 예시적인 실시예들에 따른 발광 소자 패키지를 나타내는 평면도이다. 도 2는 도 1의 I-I' 라인을 따라 절단한 단면도이다. 도 3은 도 1의 II-II' 라인을 따라 절단한 단면도이다. 도 4는 도 1의 발광 소자 패키지의 저면도이다.
도 1 내지 도 4를 참조하면, 발광 소자 패키지(10)는 서로 절연된 제1 및 제2 전극부들을 갖는 실장 기판, 상기 실장 기판의 상기 제1 및 제2 전극부들 상에 실장되는 발광 소자(200), 발광 소자(200)의 일면을 커버하는 이중 형광체 막(300), 및 상기 실장 기판 상에서 발광 소자(200) 및 이중 형광체 막(300)을 커버하는 밀봉 부재(400)를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 실장 기판은 발광 소자(200)를 실장시키기 위한 패키지 몸체로서 사용될 수 있다. 상기 실장 기판의 일면은 상기 발광 소자, 다이오드 등을 실장하기 위한 실장 영역을 제공하고, 상기 실장 기판의 타면은 외부 회로 기판과의 전기적 접속을 위한 외부 접합 영역을 제공할 수 있다.
상기 실장 기판은 슬릿에 의해 서로 분리된 상기 제1 및 제2 전극부들, 및 상기 슬릿의 하부를 채우고 상기 제1 및 제2 전극부들 각각의 측면 하부를 커버하는 절연 지지 부재(122)를 포함할 수 있다. 상기 제1 전극부는 제1 하부 전극부(110a) 및 제1 하부 전극부(110a) 상에 제1 상부 전극부(110b)를 포함하고, 상기 제2 전극부는 제2 하부 전극부(112a) 및 제2 하부 전극부(112a) 상에 제2 상부 전극부(112b)를 포함할 수 있다.
상기 제1 및 제2 전극부들은 우수한 전기 전도성 및 방열성을 갖는 금속을 포함할 수 있다. 예를 들면, 상기 금속은 구리(Cu), 니켈(Ni), 마그네슘(Mg), 금(Au), 은(Ag), 팔라듐(Pd) 또는 이들의 합금을 포함할 수 있다. 절연 지지 부재(122)는 에폭시 몰딩 컴파운드(EMC), 실리콘 몰딩 컴파운드(SMC), 실리콘 레진(SR) 등과 같은 절연 물질을 포함할 수 있다.
제1 하부 전극부(110a) 및 제2 하부 전극부(112a) 사이에는 제1 홈(120)이 형성되고, 제1 상부 전극부(110b) 및 제2 상부 전극부(112b) 사이에는 제2 홈(130)이 형성되고, 제1 홈(120)과 제2 홈(130)은 서로 연통되어 상기 슬릿을 형성할 수 있다. 제1 홈(120)의 폭은 제2 홈(130)의 폭과 같거나 다를 수 있다.
절연 지지 부재(122)는 제1 홈(120)을 채우며 제1 및 제2 하부 전극부들(110a, 112a)의 측면들을 커버하고, 제1 및 제2 상부 전극부들(110b, 112b)을 노출시킬 수 있다. 상기 제1 및 제2 전극부들의 상부면들은 상기 제1 및 제2 전극부들 사이의 절연 지지 부재(122)의 상부면보다 더 높을 수 있다. 제1 및 제2 상부 전극부들(110b, 112b)의 상부면들은 제2 홈(130)에 의해 노출된 절연 지지 부재(122)의 상부면보다 더 높을 수 있다.
예시적인 실시예들에 있어서, 상기 실장 기판은 기존의 리드 프레임의 열 저항보다 낮은 열 저항(Rth)을 가질 수 있다. 상기 실장 기판의 열 저항(Rth)은 약 5 K/W내지 7 K/W일 수 있다. 기존의 리드 프레임의 열 저항은 약 15 K/W일 수 있다.또한, 상기 실장 기판의 평면도에서 보았을 때, 상기 제1 및 제2 전극부들이 차지하는 면적은 전체 면적의 70% 이상일 수 있다. 상기 제1 및 제2 전극부들이 차지하는 면적은 절연 지지 부재(122)의 면적보다 적어도 9배 이상 클 수 있다.
이에 따라, 기존의 리드 프레임을 대신하여, 서로 분리된 상기 제1 및 제2 전극부들을 포함하는 상기 실장 기판을 사용함으로써, 발광 소자 패키지(10)의 열 전달 특성을 향상시켜 방열 성능을 개선시킬 수 있다.
예시적인 실시예들에 있어서, 발광 소자(200)는 플립 칩 본딩 방식에 의해 상기 실장 기판 상에 실장될 수 있다. 발광 소자(200)의 일면에는 제1 및 제2 전극들(210a, 210b)이 형성될 수 있다. 제1 및 제2 전극들(210a, 210b)이 형성된 면이 상기 실장 기판을 향하도록 발광 소자(200)는 상기 실장 기판 상에 배치될 수 있다. 제1 및 제2 전극들(210a, 210b)은 솔더 범프와 같은 접속 부재들(220)에 의해 상기 실장 기판 상에 실장될 수 있다.
서로 마주하는 제1 및 제2 상부 전극부들(110b, 112b)은 상기 발광 소자의 전극들(210a, 210b)과 각각 접합되는 제1 및 제2 접합 영역들(110c, 112c)을 각각 가질 수 있다. 제1 전극(210a)은 접속 부재(220)에 의해 제1 상부 전극부(110b)의 제1 접합 영역(110c)에 접속되고, 제2 전극(210b)은 접속 부재(220)에 의해 제2 상부 전극부(112b)의 제2 접합 영역(110d)에 접속될 수 있다.
발광 소자(200)의 길이 방향이 제1 방향에 평행하게 배치될 수 있다. 복수 개의 제1 전극들(210a)은 제1 상부 전극부(110b)의 복수 개의 제1 접합 영역들(110c)에 대응하도록 발광 소자(200)의 일면 상에서 상기 제1 방향으로 서로 이격 배치될 수 있다. 복수 개의 제2 전극들(210b)은 제2 상부 전극부(112b)의 복수 개의 제2 접합 영역들(112c)에 대응하도록 발광 소자(200)의 일면 상에서 상기 제1 방향으로 배치될 수 있다.
제1 및 제2 상부 전극부들(110b, 112b)의 표면들에는 제1 리세스들(140)이 각각 형성될 수 있다. 제1 상부 전극부(110b)의 제1 리세스(140)는 제1 접합 영역(110c)에 인접하도록 형성될 수 있다. 제2 상부 전극부(112b)의 제1 리세스(140)는 제2 접합 영역(112c)에 인접하도록 형성될 수 있다.
상기 제1 및 제2 전극부들의 상면보다 낮게 형성된 절연 지지 부재(122)에 의해 플립 칩 본딩 공정 중에 상기 솔더 범프의 퍼짐을 방지할 수 있다. 또한, 제1 리세스들(140)이 제1 및 제2 접합 영역들(110c, 112c) 둘레에 형성되어, 플립 칩 본딩 공정 중에 상기 솔더 범프의 퍼짐을 방지할 수 있다.
예시적인 실시예들에 있어서, 도 3에 도시된 바와 같이, 발광 소자 패키지(10)는 다이오드(250)를 더 포함할 수 있다. 다이오드(250)는 상기 실장 기판 상에서 발광 소자(200)에 인접하게 배치될 수 있다.
예를 들면, 다이오드(250)는 제너 다이오드(zener diode)를 포함할 수 있다. 상기 제너 다이오드는 역방향 전압 인가시 발생되는 역전류가 발광 소자(200)로 흐르는 것을 차단함으로써 상기 발광 소자의 손상을 방지할 수 있다.
다이오드(250)는 와이어 본딩 방식에 의해 상기 실장 기판 상에 실장될 수 있다. 이와 다르게, 다이오드(250)는 플립 칩 본딩 방식에 의해 상기 실장 기판 상에 실장될 수 있다.
예시적인 실시예들에 있어서, 다이오드(250)는 제2 상부 전극부(112b) 상에 실장될 수 있다. 다이오드(250)는 제1 상부 전극부(110b)와 전기적으로 연결되는 상부 전극 및 제2 상부 전극부(112b)와 전기적으로 연결되는 하부 전극을 포함할 수 있다.
서로 마주하는 제1 및 제2 상부 전극부들(110b, 112b)은 상기 다이오드와의 전기적 연결을 위한 접속 부재들과 각각 접합되는 제3 및 제4 접합 영역들(110d, 112d)을 각각 가질 수 있다. 다이오드(250)의 상기 상부 전극은 본딩 와이어(252)를 통해 제1 상부 전극부(110b)의 제3 접합 영역(110d)에 접속되고, 다이오드(250)의 상기 하부 전극은 도전성 접속 부재를 이용하여 제2 상부 전극부(112b)의 제4 접합 영역(112d)에 접속될 수 있다. 상기 도전성 접속 부재는 도전성 필름을 포함할 수 있다.
예시적인 실시예들에 있어서, 이중 형광체 막(300)은 발광 소자(200)의 타면 상에 부착될 수 있다. 이중 형광체 막(300)은 발광 소자(200)의 타면 상에 부착된 형광체 막(304) 및 형광체 막(304) 상의 배리어 막(302)을 포함할 수 있다. 또한, 이중 형광체 막(300)의 하부면과 발광 소자(200)의 외측면 사이에 필러(310)가 구비될 수 있다.
배리어 막(302)은 실리콘 계열 수지, 에폭시 계열의 수지 등의 투명 부재를 포함할 수 있다. 형광체 막(304)은 실리콘 계열의 수지, 에폭시 계열의 수지 등의 투명 부재를 포함할 수 있다. 형광체 막(304)은 입자형 형광체(305)를 포함할 수 있다. 형광체 막(304) 내의 상기 형광체의 농도는 균일하거나 두께 방향의 농도 기울기를 가질 수 있다.
예를 들면, 형광체(305)는 K2SiF6:Mn4+(KSF) 형광체를 포함할 수 있다. 상기 KSF 형광체는 630nm 내지 632nm의 발광 파장을 가질 수 있다. 상기 KSF 형광체는 적색 영역에서 매우 좁은 발광 폭을 가지고 있어 우수한 색 재현성(wide color gamut) 특성을 가질 수 있다. 상기 KSG 형광체는 수분에 의해 열화되기 쉬운 성질을 가질 수 있다. 배리어 막(302)은 형광체 막(304)을 커버하여 형광체 막(304)이 수분에 의해 기능이 저하되는 것을 방지할 수 있다.
형광체 막(304)은 적어도 약 70%의 외부양자효율(External Quantum Efficiency, EQE)을 가질 수 있다. 또한, 형광체(304)는 약 13㎛ 내지 약 22㎛의 입도 크기를 가질 수 있다. 형광체(304)의 표면 망간 농도는 0일 수 있다.
이중 형광체 막(300)은 방열 성능 및 수분 방지 효과를 고려하여 약 200㎛ 이하의 두께를 가질 수 있다. 이중 형광체 막(300)은 약 50㎛ 내지 약 200㎛의 두께를 가질 수 있다. 형광체 막(304)의 두께는 배리어 막(302)의 두께보다 더 클 수 있다. 형광체 막(304)은 약 100㎛ 내지 약 150㎛의 두께를 가질 수 있다. 배리어 막(302)은 약 50㎛ 내지 약 100㎛의 두께를 가질 수 있다.
밀봉 부재(400)는 상기 실장 기판 상에 발광 소자(200) 및 이중 형광체 막(300)을 커버하도록 형성될 수 있다. 밀봉 부재(400)는 이중 형광체 막(300)의 상부면을 노출시키도록 형성될 수 있다. 밀봉 부재(400)는 상기 실장 기판의 상부면, 이중 형광체 막(300)의 측면들 및 발광 소자(200)의 측면들을 커버할 수 있다. 예를 들면, 밀봉 부재(400)는 이산화 티타늄(TiO2)를 포함할 수 있다. 밀봉 부재(400)는 투명 물질을 포함할 수 있다. 또한, 밀봉 부재(400)는 형광체 물질을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 밀봉 부재(400)의 상면 외곽 모서리(410)는 둔각(θ)을 가질 수 있다. 예를 들면, 밀봉 부재(400)의 상면 외곽 모서리(410)의 둔각(θ)은 95도 내지 150도일 수 있다.
상술한 바와 같이, 상기 발광 소자 패키지는 우수한 방열성을 갖는 실장 기판 상에 실장된 발광 소자(200), 및 발광 소자(200)의 타면 상에 부착된 형광체 막(304) 및 배리어 막(302)의 이중 형광체 막(300)을 포함할 수 있다. 형광체 막(304)은 우수한 색 재현성을 구현할 수 있는 형광체를 포함할 수 있다. 배리어 막(302)은 형광체 막(304)을 커버하여 형광체 막(304)의 상기 형광체가 수분에 의해 열화되는 것을 방지할 수 있다.
이에 따라, 상기 발광 소자 패키지는 우수한 색 재현성 및 방열성을 가질 수 있다.
이하에서는, 도 1의 발광 소자 패키지를 제조하는 방법에 대하여 설명하기로 한다.
도 5, 도 7, 도 11 및 도 19는 예시적인 실시예들에 따른 발광 소자 패키지의 제조 방법을 나타내는 평면도들이다. 도 6, 도 8, 도 9, 도 10, 도 12, 도 13, 도 14, 도 15, 도 16, 도 17, 도 18, 도 20, 도 21, 도 22, 도 23, 도 24, 도 25, 도 26, 도 27 및 도 28은 상기 발광 소자 패키지의 제조 방법의 단계들을 설명하기 위한 단면들이다. 도 6, 도 8, 도 9, 도 10, 도 12, 도 13, 도 14, 도 16, 도 18, 도 20, 도 25, 도 27 및 도 28은 대응하는 상기 평면도들을 I-I' 선으로 각각 절단한 단면도들이다. 도 15, 도 17, 도 21 및 도 26은 대응하는 상기 평면도들을 II-II' 선으로 절단한 단면도이다. 도 29는 도 28의 평면도이다. 도 30은 도 28의 측면도이다. 도 31은 도 28의 저면도이다.
도 5 및 도 6을 참조하면, 먼저, 금속 기판(100)을 마련한다.
예시적인 실시예들에 있어서, 금속 기판(100)은 발광 소자를 실장시키기 위한 패키지 몸체로서 사용될 수 있다. 금속 기판(100)은 서로 마주하는 제1 면(102) 및 제2 면(104)을 가질 수 있다. 예를 들면, 제1 면(102)은 상기 발광 소자, 다이오드 등을 실장하기 위한 실장 영역을 제공하고, 제2 면(104)은 외부 회로 기판과의 전기적 접속을 위한 외부 접합 영역을 제공할 수 있다.
또한, 금속 기판(100)은 우수한 전기 전도성 및 방열성을 갖는 금속을 포함할 수 있다. 예를 들면, 상기 금속은 구리(Cu), 니켈(Ni), 마그네슘(Mg), 금(Au), 은(Ag), 팔라듐(Pd) 또는 이들의 합금을 포함할 수 있다.
도 7 및 도 8을 참조하면, 금속 기판(100)의 제2 면(104) 상에 제1 포토레지스트 패턴(PR1)을 형성할 수 있다.
제1 포토레지스트 패턴(PR1)은 서로 이격된 제1 및 제2 라인 패턴들을 가질 수 있다. 상기 제1 및 제2 라인 패턴들은 상기 패키지 몸체로 사용되는 금속 기판(100)의 전체 영역 상에서 고립된 형상들을 각각 가질 수 있다. 상기 제1 및 제2 라인 패턴들 사이에는 제1 개구(S1)가 형성될 수 있다. 제1 개구(S1)는 제1 방향을 따라 연장할 수 있다.
이와 다르게, 제1 개구(S1)는 서로 연결되고 서로 다른 방향들로 연장하는 제1 연장 부분 및 제2 연장 부분을 가질 수 있다. 예를 들면, 상기 제1 연장 부분은 상기 제1 방향으로 연장하고, 상기 제2 연장 부분은 상기 제1 연장 부분의 일단부로부터 상기 제1 방향과 다른 제3 방향으로 연장할 수 있다.
도 9 및 도 10을 참조하면, 제1 포토레지스트 패턴(PR1)에 의해 노출된 금속 기판(100)의 일부를 식각하여 금속 기판(100)의 제2 면(104)으로부터 소정 깊이를 갖는 제1 홈(120)을 형성할 수 있다. 이어서, 제1 포토레지스트 패턴(PR1)을 금속 기판(100)으로부터 제거할 수 있다.
예시적인 실시예들에 있어서, 제1 포토레지스트 패턴(PR1)을 식각 마스크로 이용하여 기판(100)의 일부를 식각하여 금속 기판(100)의 제2 면(104)으로부터 소정 깊이를 갖는 제1 홈(120) 및 제1 가장자리 홈들(121)을 형성할 수 있다. 제1 홈(120) 및 제1 가장자리 홈들(121)에 의해 제1 하부 전극부(110a) 및 제2 하부 전극부(112a)가 정의될 수 있다. 금속 기판(100)의 일부는 등방성 식각 공정에 의해 제거될 수 있다.
예를 들면, 상기 식각 공정에 의해 제1 홈(120) 및 제1 가장자리 홈들(121)은 금속 기판(100)의 제2 면(104)으로부터 기판 두께의 절반의 깊이를 갖도록 형성될 수 있다. 이 경우에 있어서, 제1 및 제2 하부 전극부들(110a, 112a)은 기판(100)의 제2 면(104)으로부터 상기 기판 두께의 절반의 두께를 가질 수 있다.
제1 홈(120)은 상기 제1 방향으로 연장할 수 있다. 이와 다르게, 제1 개구(S1)가 서로 다른 방향들로 연장하는 제1 및 제2 연장 개구 부분들을 가질 때, 상기 제1 홈은 상기 제1 방향으로 연장하는 제1 연장 홈부 및 상기 제2 연장 홈부의 일단부로부터 상기 제1 방향과 다른 제3 방향으로 연장하는 제2 연장 홈부를 가질 수 있다.
도 11 및 도 12를 참조하면, 제1 홈(120) 및 제1 가장자리 홈들(121)을 채우는 절연 지지 부재(122)를 형성할 수 있다.
예시적인 실시예들에 있어서, 금속 기판(100)의 제2 면(104) 상에 절연 물질을 도포한 후, 상기 도포된 절연 물질의 상부를 제거하여 제1 및 제2 하부 전극부들(110a, 112a)의 표면들을 노출하는 절연 지지 부재(122)를 형성할 수 있다.
절연 지지 부재(122)는 제1 하부 전극부(110a)의 측면을 둘러싸도록 형성될 수 있다. 절연 지지 부재(122)는 제2 하부 전극부(110a)의 측면을 둘러싸도록 형성될 수 있다.
절연 지지 부재(122)는 에폭시 몰딩 컴파운드(EMC), 실리콘 몰딩 컴파운드(SMC), 실리콘 레진(SR) 등과 같은 절연 물질을 포함할 수 있다. 절연 지지 부재(122)의 표면은 제1 및 제2 하부 전극부들(110a, 112a)의 노출된 표면들과 동일 평면을 가질 수 있다. 제1 및 제2 하부 전극부들(110a, 112a)은 후술하는 바와 같이, 외부 회로 기판과 전기적으로 연결될 수 있다.
도 13, 도 14 및 도 15를 참조하면, 금속 기판(100)의 제1 면(102)을 가공하기 위하여 금속 기판(100)을 뒤집은 후에, 금속 기판(100)의 제1 면(102) 상에 제2 포토레지스트 패턴(PR2)을 형성할 수 있다.
제2 포토레지스트 패턴(PR1)은 제1 포토레지스트 패턴(PR2)과 유사하게 서로 이격된 제3 및 제4 라인 패턴들을 가질 수 있다. 상기 제3 및 제4 라인 패턴들 사이에는 제2 개구(S2)가 형성될 수 있다. 제2 개구(S2)는 상기 제1 방향을 따라 연장할 수 있다. 제2 개구(S2)는 상기 제1 방향과 연장하는 제3 연장 부분 및 상기 제3 연장 부분의 일단부로부터 상기 제1 방향과 다른 제3 방향으로 연장하는 제4 연장 부분을 가질 수 있다.
상기 제3 및 제4 라인 패턴들은 상기 실장되는 발광 소자와 전기적 연결을 위한 접속 부재가 배치되는 영역에 인접한 부분을 노출시키기 위한 제3 개구(S3)를 각각 구비할 수 있다. 제2 개구(S2)는 제1 폭을 가질 수 있고, 제3 개구(S3)는 상기 제1 폭보다 작은 제2 폭을 가질 수 있다.
도 16 및 도 17을 참조하면, 제2 포토레지스트 패턴(PR2)에 의해 노출된 금속 기판(100)의 일부를 식각하여 금속 기판(100)의 제1 면(102)으로부터 소정 깊이를 갖는 제2 홈(130)을 형성할 수 있다. 이어서, 제2 포토레지스트 패턴(PR2)을 금속 기판(100)으로부터 제거할 수 있다.
예시적인 실시예들에 있어서, 제2 포토레지스트 패턴(PR2)을 식각 마스크로 이용하여 기판(100)의 일부를 식각하여 금속 기판(100)의 제1 면(102)으로부터 소정 깊이를 갖는 제2 홈(130), 제2 가장자리 홈들(131) 및 제1 리세스(140)를 형성할 수 있다. 제2 홈(130) 및 제2 가장자리 홈들(131)에 의해 제1 상부 전극부(110b) 및 제2 상부 전극부(112b)가 정의될 수 있다. 금속 기판(100)의 일부는 등방성 식각 공정에 의해 제거될 수 있다.
예를 들면, 상기 식각 공정에 의해 제2 홈(130) 및 제2 가장자리 홈들(131)은 금속 기판(100)의 제1 면(102)으로부터 기판 두께의 절반의 깊이를 갖도록 형성될 수 있다. 이 경우에 있어서, 제1 및 제2 상부 전극부들(110b, 112b)은 기판(100)의 제1 면(102)으로부터 상기 기판 두께의 절반의 두께를 가질 수 있다.
예시적인 실시예들에 있어서, 제2 홈(130)은 제1 홈(120)과 연통되어 금속 기판(100)을 관통하는 슬릿을 형성할 수 있다. 제2 가장자리 홈(131)은 제1 가장자리 홈(121)과 연통될 수 있다. 제2 홈(130)은 절연 지지 부재(122)의 적어도 일부를 노출하도록 형성될 수 있다. 제2 가장자리 홈(131)은 절연 지지 부재(122)의 적어도 일부를 노출하도록 형성될 수 있다.
이에 따라, 금속 기판(100)은 2개의 전극부들, 즉, 제1 전극부 및 제2 전극부로 분리될 수 있다. 상기 제1 전극부는 제1 하부 전극부(110a) 및 제1 상부 전극부(110b)를 포함할 수 있다. 상기 제2 전극부는 제2 하부 전극부(112a) 및 제2 상부 전극부(112b)를 포함할 수 있다. 상기 제1 및 제2 전극부들은 상기 슬릿에 의해 서로 이격될 수 있다. 상기 제1 및 제2 전극부들은 절연 지지 부재(122)에 의해 전기적으로 서로 절연될 수 있다.
제2 홈(130)은 서로 다른 방향으로 연장하는 제3 및 제4 연장 홈부들(130a, 130b, 도 19 참조)을 가질 수 있다. 제3 연장 홈부(130a)는 상기 제1 방향으로 연장하고, 제4 연장 홈부(130b)는 제3 연장 홈부(130a)의 일단부로부터 상기 제1 방향과 다른 제3 방향으로 연장할 수 있다.
제1 홈(120) 및/또는 제2 홈(130)이 서로 다른 방향들로 연장하는 연장 홈부들을 가질 때, 상기 슬릿 역시 서로 다른 방향들로 연장하는 연장 슬릿 부분들을 가질 수 있다.
제1 리세스(140)는 기판(100)의 제1 면(102)으로부터 제2 홈(130)보다 작은 깊이를 가질 수 있다. 제1 리세스들(140)은 제1 및 제2 상부 전극부들(110b, 112b)의 표면들에 각각 형성될 수 있다. 제1 리세스들(140)은 상기 발광 소자가 실장되는 제1 실장 영역 내에 형성될 수 있다.
도 18 내지 도 21을 참조하면, 제2 포토레지스트 패턴(PR2)을 금속 기판(100)으로부터 제거하고, 제1 및 제2 상부 전극부들(110b, 112b)의 표면들 상에 도금층(150)을 형성하여 상기 발광 소자 및 상기 다이오드를 실장할 수 있는 실장 기판을 형성할 수 있다.
예시적인 실시예들에 있어서, 도금 공정에 의해 제1 및 제2 상부 전극부들(110b, 112b)의 표면들 상에 도금층(150)을 형성할 수 있다. 추후에 형성되는 밀봉 부재와의 접착력을 향상시키기 위하여 도금층(150)을 표면 처리하여 소정의 거칠기를 가질 수 있다.
이에 따라, 상기 실장 기판은 서로 연통된 제1 및 제2 홈들(120, 130), 즉, 상기 슬릿에 의해 분리된 상기 제1 및 제2 전극부들, 및 상기 제1 및 제2 전극부들 각각의 적어도 측면 하부를 둘러싸며 이들을 지지하는 절연 지지 부재(122)를 포함할 수 있다.
상기 제1 전극부는 제1 하부 전극부(110a) 및 제1 상부 전극부(110b)를 포함할 수 있다. 상기 제2 전극부는 제2 하부 전극부(112a) 및 제2 상부 전극부(112b)를 포함할 수 있다. 절연 지지 부재(122)는 제1 하부 전극부(110a)의 측면을 둘러싸고 제2 하부 전극부(112a)의 측면을 둘러싸도록 형성될 수 있다. 제1 상부 전극부(110b) 및 제2 상부 전극부(112b)는 절연 지지 부재(122)에 의해 노출될 수 있다. 제1 및 제2 상부 전극부들(110b, 112b) 사이의 제2 홈(130)에 의해 절연 지지 부재(122)는 노출될 수 있다. 상기 제1 및 제2 전극부들의 상부면들은 상기 제1 및 제2 전극부들 사이의 절연 지지 부재(122)의 상부면보다 더 높게 위치할 수 있다.
서로 마주하는 제1 및 제2 상부 전극부들(110b, 112b)은 상기 발광 소자의 전극들과 각각 접합되는 제1 및 제2 접합 영역들(110c, 112c)을 각각 가질 수 있다. 제1 및 제2 상부 전극부들(110b, 112b)의 표면들에는 제1 리세스들(140)이 각각 형성될 수 있다. 제1 상부 전극부(110b)의 제1 리세스(140)는 제1 접합 영역(110c)에 인접하도록 형성될 수 있다. 제2 상부 전극부(112b)의 제1 리세스(140)는 제2 접합 영역(112c)에 인접하도록 형성될 수 있다.
서로 마주하는 제1 및 제2 상부 전극부들(110b, 112b)은 상기 다이오드와의 전기적 연결을 위한 접속 부재들과 각각 접합되는 제3 및 제4 접합 영역들(110d, 112d)을 각각 가질 수 있다.
예시적인 실시예들에 있어서, 상기 실장 기판은 기존의 리드 프레임의 열 저항보다 낮은 열 저항(Rth)을 가질 수 있다. 상기 실장 기판의 열 저항(Rth)은 약 5 K/W내지 7 K/W일 수 있다.
또한, 상기 실장 기판의 평면도에서 보았을 때, 상기 제1 및 제2 전극부들이 차지하는 면적은 전체 면적의 70% 이상일 수 있다. 상기 제1 및 제2 전극부들이 차지하는 면적은 절연 지지 부재(122)의 면적보다 적어도 9배 이상 클 수 있다.
이에 따라, 기존의 리드 프레임을 대신하여, 서로 분리된 상기 제1 및 제2 전극부들을 포함하는 상기 실장 기판을 사용함으로써, 열 전달 특성을 향상시켜 방열 성능을 개선시킬 수 있다.
도 22 내지 도 24를 참조하면, 발광 소자(200) 및 이중 형광체 막(300)이 적층된 적층 구조물(320)을 형성할 수 있다.
예시적인 실시예들에 있어서, 베이스 필름(B) 상에 이중 형광체 막(300)을 형성하고, 이중 형광체 막(300) 상에 복수 개의 발광 소자들(200)을 배치시킨 후, 이중 형광체 막(300)을 절단하여 개별적인 적층 구조물(320)을 형성할 수 있다.
먼저, 도 22에 도시된 바와 같이, 베이스 필름(B) 상에 배리어 막(302) 및 형광체 막(304)을 순차적으로 형성할 수 있다. 배리어 막(302) 및 형광체 막(304)은 반경화(semi-cure) 상태로 베이스 필름(B) 상에 부착될 수 있다.
배리어 막(302)은 실리콘 계열 수지, 에폭시 계열의 수지 등의 투명 부재를 포함할 수 있다. 형광체 막(304)은 실리콘 계열의 수지, 에폭시 계열의 수지 등의 투명 부재를 포함할 수 있다. 형광체 막(304)은 입자형 형광체를 포함할 수 있다.
예를 들면, 상기 형광체는 K2SiF6:Mn4+(KSF) 형광체를 포함할 수 있다. 상기 KSF 형광체는 630nm 내지 632nm의 발광 파장을 가질 수 있다. 상기 KSF 형광체는 적색 영역에서 매우 좁은 발광 폭을 가지고 있어 우수한 색 재현성(wide color gamut) 특성을 가질 수 있다. 상기 KSG 형광체는 수분에 의해 열화되기 쉬운 성질을 가질 수 있다. 배리어 막(302)은 형광체 막(304)을 커버하여 형광체 막(304)이 수분에 의해 기능이 저하되는 것을 방지할 수 있다.
형광체 막(304)은 적어도 약 70%의 외부양자효율(External Quantum Efficiency, EQE)을 가질 수 있다. 또한, 상기 형광체는 약 13㎛ 내지 약 22㎛의 입도 크기를 가질 수 있다. 상기 형광체의 표면 망간 농도는 0일 수 있다.
이중 형광체 막(300)은 방열 성능 및 수분 방지 효과를 고려하여 약 200㎛ 이하의 두께를 가질 수 있다. 이중 형광체 막(300)은 약 50㎛ 내지 약 200㎛의 두께를 가질 수 있다. 형광체 막(304)의 두께는 배리어 막(302)의 두께보다 더 클 수 있다. 형광체 막(304)은 약 100㎛ 내지 약 150㎛의 두께를 가질 수 있다. 배리어 막(302)은 약 50㎛ 내지 약 100㎛의 두께를 가질 수 있다.
형광체 막(304) 내의 상기 형광체의 농도는 균일하거나 두께 방향의 농도 기울기를 가질 수 있다.
이어서, 도 23 및 도 24에 도시된 바와 같이, 이중 형광체 막(300) 상에 복수 개의 발광 소자들(200)을 배치시킨 후, 이중 형광체 막(300)을 절단하여 개별적인 적층 구조물(320)을 형성할 수 있다.
발광 소자(200)는 외부에서 인가되는 구동 전원에 의해 소정 파장의 광을 발생시키는 광전 소자일 수 있다. 예를 들어, n형 반도체층 및 p형 반도체층과 이들 사이에 배치된 활성층을 갖는 반도체 발광다이오드(LED) 칩을 포함할 수 있다.
발광 소자(200)의 일면에는 제1 및 제2 전극들(210a, 210b)이 형성될 수 있다. 제1 및 제2 전극들(210a, 210b)이 형성된 면의 반대면이 형광체 막(304)을 향하도록 발광 소자들(200)이 배치될 수 있다. 발광 소자들(200)은 접착 부재(도시되지 않음)에 의해 형광체 막(304) 상에 접착될 수 있다.
형광체 막(304) 상의 발광 소자(200)의 측면에는 필러(310)가 형성될 수 있다. 필러(310)는 발광 소자(200)의 하부 측면을 따라 디스펜싱될 수 있다.
이어서, 이중 형광체 막(300)은 다이싱 공정에 의해 분할되어 복수 개의 개별적인 적층 구조물들(320)이 형성될 수 있다. 적층 구조물(320)은 배리어 막(302)과 형광체 막(304)으로 이루어진 이중 형광체 막(300) 및 이중 형광체 막(300) 상에 부착된 발광 소자(200)를 포함할 수 있다. 발광 소자(200)의 제1 및 제2 전극들(210a, 210b)이 형성된 면의 반대면이 이중 형광체 막(300)에 접착될 수 있다.
도 25, 도 26 및 도 27을 참조하면, 상기 실장 기판 상에 적층 구조물(320) 및 다이오드(250)를 실장할 수 있다.
예시적인 실시예들에 있어서, 적층 구조물(300)은 발광 소자(200)가 플립 칩 본딩 방식에 의해 상기 실장 기판 상에 실장되도록 적층될 수 있다. 제1 및 제2 전극들(210a, 210b)이 형성된 면이 상기 실장 기판을 향하도록 발광 소자(200)는 상기 실장 기판 상에 배치될 수 있다. 제1 및 제2 전극들(210a, 210b)은 솔더 범프와 같은 접속 부재들(220)에 의해 상기 실장 기판 상에 실장될 수 있다. 제1 전극(210a)은 접속 부재(220)에 의해 제1 상부 전극부(110b)의 제1 접합 영역(110c)에 접속되고, 제2 전극(210b)은 접속 부재(220)에 의해 제2 상부 전극부(112b)의 제2 접합 영역(110d)에 접속될 수 있다.
발광 소자(200)의 길이 방향이 상기 제1 방향에 평행하게 배치될 수 있다. 복수 개의 제1 전극들(210a)은 제1 상부 전극부(110b)의 복수 개의 제1 접합 영역들(110c)에 대응하도록 발광 소자(200)의 일면 상에서 상기 제1 방향으로 배치될 수 있다. 복수 개의 제2 전극들(210b)은 제2 상부 전극부(112b)의 복수 개의 제2 접합 영역들(112c)에 대응하도록 발광 소자(200)의 일면 상에서 상기 제1 방향으로 배치될 수 있다.
예시적인 실시예들에 있어서, 제1 및 제2 하부 전극부들(110a, 112a) 사이에는 절연 지지 부재(122)가 배치되고, 제1 및 제2 상부 전극부들(110b, 112b) 사이에는 절연 지지 부재(122)를 노출시키는 제2 홈(130)이 형성될 수 있다. 제1 및 제2 상부 전극부들(110b, 112b)의 상부면들은 절연 지지 부재(122)의 상부면, 즉, 제2 홈(130)의 저면보다 더 높게 형성될 수 있다.
따라서, 상기 제1 및 제2 전극부들의 상면보다 낮게 형성된 절연 지지 부재(122)에 의해 플립 칩 본딩 공정 중에 상기 솔더 범프의 퍼짐을 방지할 수 있다. 또한, 제1 리세스들(140)이 제1 및 제2 접합 영역들(110c, 112c) 둘레에 형성되어, 상기 솔더 범프의 퍼짐을 방지할 수 있다.
다이오드(250)는 발광 소자(200)에 인접하게 상기 실장 기판의 일측에 배치될 수 있다. 예를 들면, 다이오드(250)는 제너 다이오드를 포함할 수 있다. 상기 제너 다이오드는 역방향 전압 인가시 발생되는 역전류가 발광 소자(200)로 흐르는 것을 차단함으로써 상기 발광 소자의 손상을 방지할 수 있다.
다이오드(250)는 제2 상부 전극부(112b) 상에 실장될 수 있다. 다이오드(250)는 제1 상부 전극부(110b)와 전기적으로 연결되는 상부 전극 및 제2 상부 전극부(112b)와 전기적으로 연결되는 하부 전극을 포함할 수 있다. 예를 들면, 상기 상부 전극은 본딩 와이어(252)를 통해 제1 상부 전극부(110b)의 제3 접합 영역(110d)에 접속되고, 상기 하부 전극은 도전성 접속 부재를 이용하여 제2 상부 전극부(112b)의 제4 접합 영역(112d)에 접속될 수 있다. 상기 도전성 접속 부재는 도전성 필름을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 다이오드는 와이어 본딩 방식에 의해 상기 실장 기판 상에 실장될 수 있다. 하지만, 이에 제한되지 않고, 예를 들면, 상기 다이오드는 플립 칩 본딩 방식에 의해 상기 실장 기판 상에 실장될 수 있다.
도 27을 참조하면, 상기 실장 기판 상에 발광 소자(200) 및 이중 형광체 막(300)을 커버하는 밀봉 부재(400)를 형성할 수 있다.
예시적인 실시예들에 있어서, 이어서, 상기 실장 기판 상에 발광 소자(200) 및 이중 형광체 막(300)을 커버하도록 밀봉 부재(400)를 디스펜싱할 수 있다. 밀봉 부재(400)는 이중 형광체 막(300)의 상부면을 노출시키도록 형성될 수 있다. 밀봉 부재(400)는 상기 실장 기판의 상부면, 이중 형광체 막(300)의 측면들 및 발광 소자(200)의 측면들을 커버하도록 형성될 수 있다. 예를 들면, 밀봉 부재(400)는 이산화 티타늄(TiO2)를 포함할 수 있다. 밀봉 부재(400)는 투명 물질을 포함할 수 있다. 또한, 밀봉 부재(400)는 형광체 물질을 더 포함할 수 있다.
상기 디스펜싱된 밀봉 부재(400)는 상기 실장 기판의 주변 영역을 따라 형성된 제2 가장자리 홈들(131)에 의해 주변 영역을 따라 움푹 파인 형상을 가질 수 있다.
이에 따라, 발광 소자(200)의 발광면 상의 형광체 막(304) 상에는 배리어 막(302)이 형성되어 하부의 형광체 막(304)을 보호하여 형광체 막(304)이 수분에 접촉하는 것을 방지할 수 있다.
도 28을 참조하면, 상기 실장 기판을 다이싱하여 개별적으로 분리된 발광 소자 패키지를 형성할 수 있다.
상기 발광 소자 패키지의 밀봉 부재(400)의 상면 외곽 모서리(410)는 둔각(θ)을 가질 수 있다. 예를 들면, 밀봉 부재(400)의 상면 외곽 모서리(410)의 둔각(θ)은 95도 내지 150도일 수 있다.
도 32는 예시적인 실시예들에 따른 발광 소자 패키지를 나타내는 단면도이다. 상기 발광 소자 패키지는 제2 절연 지지 부재를 제외하고는 도 1 내지 도 4를 참조로 설명한 발광 소자 패키지와 실질적으로 동일하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 32를 참조하면, 발광 소자 패키지(11)의 실장 기판은 슬릿에 의해 서로 분리된 제1 및 제2 전극부들, 상기 슬릿의 하부를 채우고 상기 제1 및 제2 전극부들 각각의 측면 하부를 커버하는 절연 지지 부재(122), 및 상기 슬릿의 상부를 채우는 제2 절연 지지 부재(132)를 더 포함할 수 있다.
상기 제1 전극부는 제1 하부 전극부(110a) 및 제1 하부 전극부(110a) 상에 제1 상부 전극부(110b)를 포함하고, 상기 제2 전극부는 제2 하부 전극부(112a) 및 제2 하부 전극부(112a) 상에 제2 상부 전극부(112b)를 포함할 수 있다.
제1 하부 전극부(110a) 및 제2 하부 전극부(112a) 사이에는 제1 홈(120)이 형성되고, 제1 상부 전극부(110b) 및 제2 상부 전극부(112b) 사이에는 제2 홈(130)이 형성되고, 제1 홈(120)과 제2 홈(130)은 서로 연통되어 상기 슬릿을 형성할 수 있다. 제1 홈(120)의 폭은 제2 홈(130)의 폭과 같거나 다를 수 있다.
절연 지지 부재(122)는 제1 홈(120)을 채우며 제1 및 제2 하부 전극부들(110a, 112a)의 측면들을 커버하고, 제1 및 제2 상부 전극부들(110b, 112b)을 노출시킬 수 있다. 제2 절연 지지 부재(132)는 제2 홈(130)을 채우며 제1 및 제2 상부 전극부들(110b, 112b)의 측면들을 커버할 수 있다.
절연 지지 부재(122) 및 제2 절연 지지 부재(132)는 솔더 범프의 퍼짐을 방지할 수 있는 높이를 각각 가질 수 있다.
제2 절연 지지 부재(132)는 제1 및 제2 상부 전극부들(110b, 112b) 사이의 제2 홈(130)을 채우면서, 플립 칩 본딩 공정 중에 상기 솔더 범프의 퍼짐을 방지할 수 있다.
이하에서는, 도 32의 발광 소자 패키지를 제조하는 방법에 대하여 설명하기로 한다.
도 33 및 도 34는 예시적인 실시예들에 따른 발광 소자 패키지의 제조 방법을 나타내는 단면도들이다.
도 33 및 도 34를 참조하면, 먼저, 도 5 내지 도 18을 참조로 설명한 단계들을 수행하여, 기판(100)의 제1 면(102)을 식각하여 제2 홈(130)에 의해 구분된 제1 및 제2 상부 전극부들(110b, 112b)을 형성할 수 있다.
이어서, 금속 기판(100)의 제1 면(102) 상에 절연 물질을 도포한 후, 상기 도포된 절연 물질의 상부를 제거하여 제1 및 제2 상부 전극부들(110b, 112b)의 표면들을 노출하는 제2 절연 지지 부재(132)를 형성할 수 있다.
제2 절연 지지 부재(132)는 제1 상부 전극부(110b)의 측면을 둘러싸도록 형성될 수 있다. 제2 절연 지지 부재(132)는 제2 상부 전극부(110b)의 측면을 둘러싸도록 형성될 수 있다. 제2 절연 지지 부재(132)는 제2 홈(130) 및 제2 가장자리 홈들(131)을 채울 수 있다.
제2 절연 지지 부재(132)는 에폭시 몰딩 컴파운드(EMC), 실리콘 몰딩 컴파운드(SMC), 실리콘 레진(SR) 등과 같은 절연 물질을 포함할 수 있다. 제2 절연 지지 부재(132)의 표면은 제1 및 제2 상부 전극부들(110b, 112b)의 노출된 표면들과 동일 평면을 가질 수 있다. 이와 다르게, 제2 절연 지지 부재(132)의 표면은 제1 및 제2 상부 전극부들(110b, 112b)의 노출된 표면들보다 낮거나 더 높을 수 있다.
이어서, 제1 및 제2 상부 전극부들(110b, 112b) 상에 적층 구조물(320) 및 다이오드(250)를 실장한 후, 발광 소자(200) 및 이중 형광체 막(300)을 커버하는 밀봉 부재(400)를 형성할 수 있다.
도 35 내지 도 38은 예시적인 실시예들에 따른 발광 소자 패키지의 실장 기판을 나타내는 평면도들이다.
도 35를 참조하면, 제1 상부 전극부(110b)와 제2 상부 전극부(112b) 사이에는 제2 홈(130)이 형성될 수 있다. 제1 상부 전극부(110b) 아래의 제1 하부 전극부 및 제2 상부 전극부(112b) 아래의 제2 하부 전극부 사이에는 제1 홈(도시되지 않음)이 형성될 수 있다. 절연 지지 부재(122)는 상기 제1 홈(120)을 채우며 상기 제1 및 제2 하부 전극부들의 측면들을 커버할 수 있다.
제2 홈(130)은 상기 제1 홈과 연통되어 실장 기판을 가로지르는 슬릿을 형성할 수 있다. 제2 홈(130)은 제1 방향을 따라 일직선으로 연장할 수 있다. 따라서, 상기 슬릿 역시 상기 제1 방향을 따라 연장하는 형상을 가질 수 있다.
도 36을 참조하면, 제2 홈(130)은 서로 다른 방향으로 연장하는 제3 및 제4 연장 홈부들(130a, 130b)을 가질 수 있다. 제3 연장 홈부(130a)는 제3 방향으로 연장하고, 제4 연장 홈부(130b)는 제3 연장 홈부(130b)의 일단부로부터 상기 제3 방향과 다른 제4 방향으로 연장할 수 있다.
따라서, 슬릿은 상기 제3 방향을 따라 연장하는 제1 연장 슬릿 부분 및 상기 제4 방향을 따라 연장하는 제2 연장 슬릿 부분을 가질 수 있다.
상기 슬릿은 꺽인 부분을 가지므로, 발광 소자가 실장될 때 실장 기판에 가해지는 충격에 의해 상기 실장 기판이 파손되는 것을 방지할 수 있게 된다.
도 37 및 도 38을 참조하면, 제2 홈(130)은 서로 다른 방향으로 연장하는 제3, 제4 및 제5 연장 홈부들(130a, 130b, 130c)을 가질 수 있다. 제3 연장 홈부(130a)는 제3 방향으로 연장하고, 제4 연장 홈부(130b)는 제3 연장 홈부(130b)의 일단부로부터 상기 제3 방향과 다른 제4 방향으로 연장하고, 제5 연장 홈부(130c)는 제4 연장 홈부(130c)의 일단부로부터 상기 제4 방향과 다른 제5 방향으로 연장할 수 있다.
따라서, 슬릿은 상기 제3 방향을 따라 연장하는 제1 연장 슬릿 부분, 상기 제4 방향을 따라 연장하는 제2 연장 슬릿 부분 및 상기 제5 방향을 따라 연장하는 제3 연장 슬릿 부분을 가질 수 있다.
상기 슬릿은 꺽인 부분들을 가지므로, 발광 소자가 실장될 때 실장 기판에 가해지는 충격에 의해 상기 실장 기판이 파손되는 것을 방지할 수 있게 된다.
예시적인 실시예들에 따른 발광 소자 패키지는 다양한 조명 장치에 사용될 수 있다. 예를 들면, 상기 발광 소자 패키지들은 모듈 기판 상에 어레이 형태로 배열되어 조명 장치의 발광 모듈을 구성할 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10, 11: 발광 소자 패키지 100: 금속 기판
110a: 제1 하부 전극부 110b: 제1 상부 전극부
110c: 제1 접합 영역 110d: 제3 접합 영역
112a: 제2 하부 전극부 112b: 제2 상부 전극부
112c: 제2 접합 영역 112d: 제4 접합 영역
120: 제1 홈 121: 제1 가장자리 홈
122: 절연 지지 부재 130: 제2 홈
131: 제2 가장자리 홈 132: 제2 절연 지지 부재
140: 제1 리세스 150: 도금층
200: 발광 소자 210a: 제1 전극
210b: 제2 전극 220: 접속 부재
250: 다이오드 252: 본딩 와이어
300: 이중 형광체 막 302: 배리어 막
304: 형광체 막 310: 접착 필름
305: 형광체 400: 밀봉 부재

Claims (10)

  1. 서로 마주하는 제1 면 및 제2 면을 갖는 금속 기판을 제공하고;
    상기 금속 기판의 상기 제1 면을 식각하여 제1 홈에 의해 서로 분리된 제1 및 제2 하부 전극부들을 형성하고;
    상기 제1 홈을 채우는 절연 지지 부재를 형성하고;
    상기 금속 기판의 상기 제2 면을 식각하여 상기 제1 홈에 연통된 제2 홈에 의해 서로 분리되고 상기 제1 및 제2 하부 전극부들 상에 제1 및 제2 상부 전극부들을 형성하고;
    베리어 막과 형광체 막의 이중 형광체 막 상에 발광 소자를 적층시켜 적층 구조물을 형성하고;
    상기 제1 및 제2 상부 전극부들 상에 상기 발광 소자를 실장하도록 상기 금속 기판 상에 상기 적층 구조물을 배치시키고; 그리고
    상기 발광 소자 및 상기 이중 형광체 막을 커버하도록 상기 절연 지지 부재 및 상기 제1 및 제2 상부 전극부들 상에 밀봉 부재를 형성하는 것을 포함하는 발광 소자 패키지의 제조 방법.
  2. 제 1 항에 있어서, 상기 적층 구조물을 형성하는 것은
    베이스 필름 상에 상기 배리어 막과 상기 형광체 막을 순차적으로 적층하여 200㎛ 이하의 두께를 갖는 상기 이중 형광체막을 형성하고;
    상기 형광체 막 상에 복수 개의 발광 소자들을 부착시키고; 그리고
    상기 배리어 막과 상기 형광체 막을 다이싱하여 복수 개의 상기 개별적인 적층 구조물을 형성하는 것을 포함하는 발광 소자의 패키지의 제조 방법.
  3. 제 1 항에 있어서, 상기 금속 기판의 평면도에서 보았을 때, 상기 제1 및 제2 상부 전극부들이 차지하는 면적 또는 상기 제1 및 제2 하부 전극부들이 차지하는 면적은 전체 면적의 적어도 70%를 갖도록 형성되는 발광 소자의 패키지의 제조 방법.
  4. 제 1 항에 있어서, 상기 형광체 막은 13㎛ 내지 22㎛의 입도 크기를 갖는 KSF 형광체를 포함하는 발광 소자 패키지의 제조 방법.
  5. 제 1 항에 있어서, 상기 형광체 막의 두께는 상기 배리어 막의 두께보다 더 큰 발광 소자 패키지의 제조 방법.
  6. 제 1 항에 있어서, 상기 금속 기판 상에 상기 적층 구조물을 배치시키는 것은 상기 발광 소자를 플립 칩 본딩 방식에 의해 상기 제1 및 제2 상부 전극부들 상에 실장시키는 것을 포함하는 발광 소자 패키지의 제조 방법.
  7. 제 1 항에 있어서,
    상기 제1 및 제2 상부 전극부들의 표면들 상에 도금층을 형성하는 것을 더 포함하는 발광 소자 패키지의 제조 방법.
  8. 제 1 항에 있어서, 상기 절연 지지 부재는 상기 제1 및 제2 하부 전극부들의 측면들을 커버하고, 상기 제1 및 제2 상부 전극부들을 노출시키는 발광 소자 패키지의 제조 방법.
  9. 제 1 항에 있어서, 상기 금속 기판의 상기 제2 면을 식각하는 것은,
    상기 제1 및 제2 전극부들의 상부면에는 상기 발광 소자와의 전기적 접속을 위한 접속 부재가 접합되는 영역에 인접하게 리세스들을 각각 형성하는 것을 포함하는 발광 소자 패키지의 제조 방법.
  10. 제 1 항에 있어서, 상기 금속 기판의 상기 제2 면을 식각한 후, 상기 제2 홈을 채우는 제2 절연 지지 부재를 형성하는 것을 더 포함하는 발광 소자 패키지의 제조 방법.
KR1020190011204A 2019-01-29 2019-01-29 발광 소자 패키지 및 이의 제조 방법 KR102675863B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190011204A KR102675863B1 (ko) 2019-01-29 2019-01-29 발광 소자 패키지 및 이의 제조 방법
US16/507,183 US11133443B2 (en) 2019-01-29 2019-07-10 Light emitting device package and method of manufacturing light emitting device package
DE102019122628.7A DE102019122628B4 (de) 2019-01-29 2019-08-22 Lichtemittierendes Vorrichtungspaket und Verfahren zum Herstellen eines lichtemittierenden Vorrichtungspakets

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190011204A KR102675863B1 (ko) 2019-01-29 2019-01-29 발광 소자 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200093900A true KR20200093900A (ko) 2020-08-06
KR102675863B1 KR102675863B1 (ko) 2024-06-17

Family

ID=71524122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190011204A KR102675863B1 (ko) 2019-01-29 2019-01-29 발광 소자 패키지 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US11133443B2 (ko)
KR (1) KR102675863B1 (ko)
DE (1) DE102019122628B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3944975A1 (en) 2020-07-28 2022-02-02 Kyungshin Co., Ltd. Ultraviolet sterilization apparatus for vehicle

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102675863B1 (ko) * 2019-01-29 2024-06-17 삼성전자주식회사 발광 소자 패키지 및 이의 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219324A (ja) * 2009-03-17 2010-09-30 Nichia Corp 発光装置
JP2014067876A (ja) * 2012-09-26 2014-04-17 Nichia Chem Ind Ltd 発光装置およびその製造方法
US20140131848A1 (en) * 2012-11-09 2014-05-15 Amkor Technology, Inc. Land structure for semiconductor package and method therefor
JP2016115729A (ja) * 2014-12-11 2016-06-23 日亜化学工業株式会社 発光装置の製造法
JP2017069368A (ja) * 2015-09-30 2017-04-06 日亜化学工業株式会社 発光装置の製造方法
JP2017183427A (ja) * 2016-03-29 2017-10-05 豊田合成株式会社 発光装置
JP2018049864A (ja) * 2016-09-20 2018-03-29 日東電工株式会社 機能層−被覆層付光半導体素子の製造方法
KR20180136723A (ko) * 2017-06-15 2018-12-26 삼성전자주식회사 발광 소자 패키지 및 이의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI291247B (en) * 2005-11-11 2007-12-11 Univ Nat Chiao Tung Nanoparticle structure and manufacturing process of multi-wavelength light emitting devices
WO2008023746A1 (en) 2006-08-22 2008-02-28 Mitsubishi Chemical Corporation Semiconductor device member, liquid for forming semiconductor device member, method for manufacturing semiconductor device member, and liquid for forming semiconductor device member using the method, phosphor composition, semiconductor light emitting device, illuminating apparatus and image display apparatus
KR20160036862A (ko) 2014-09-26 2016-04-05 서울바이오시스 주식회사 발광 소자 제조 방법 및 그것에 의해 제조된 발광 소자
US9634202B2 (en) 2014-11-18 2017-04-25 PlayNitride Inc. Light emitting device
JP6798279B2 (ja) 2016-11-28 2020-12-09 豊田合成株式会社 発光装置の製造方法
JP6662322B2 (ja) 2017-02-09 2020-03-11 日亜化学工業株式会社 発光装置
JP6699580B2 (ja) 2017-02-09 2020-05-27 日亜化学工業株式会社 発光装置
CN109301634B (zh) 2017-07-24 2020-06-19 莫仕连接器(成都)有限公司 电池连接模块
KR102675863B1 (ko) * 2019-01-29 2024-06-17 삼성전자주식회사 발광 소자 패키지 및 이의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219324A (ja) * 2009-03-17 2010-09-30 Nichia Corp 発光装置
JP2014067876A (ja) * 2012-09-26 2014-04-17 Nichia Chem Ind Ltd 発光装置およびその製造方法
US20140131848A1 (en) * 2012-11-09 2014-05-15 Amkor Technology, Inc. Land structure for semiconductor package and method therefor
JP2016115729A (ja) * 2014-12-11 2016-06-23 日亜化学工業株式会社 発光装置の製造法
JP2017069368A (ja) * 2015-09-30 2017-04-06 日亜化学工業株式会社 発光装置の製造方法
JP2017183427A (ja) * 2016-03-29 2017-10-05 豊田合成株式会社 発光装置
JP2018049864A (ja) * 2016-09-20 2018-03-29 日東電工株式会社 機能層−被覆層付光半導体素子の製造方法
KR20180136723A (ko) * 2017-06-15 2018-12-26 삼성전자주식회사 발광 소자 패키지 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3944975A1 (en) 2020-07-28 2022-02-02 Kyungshin Co., Ltd. Ultraviolet sterilization apparatus for vehicle

Also Published As

Publication number Publication date
KR102675863B1 (ko) 2024-06-17
DE102019122628A1 (de) 2020-07-30
DE102019122628B4 (de) 2024-05-08
US11133443B2 (en) 2021-09-28
US20200243731A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
US10032747B2 (en) Light emitting diode package structure and manufacturing method thereof
JP6892261B2 (ja) Ｌｅｄパッケージ
CN107636829B (zh) 紫外线发光装置
JP5686672B2 (ja) パッケージキャリアの製造方法
US8633499B2 (en) Light emitting device
US11670668B2 (en) Light-emitting device
CN110178232B (zh) 发光二极管、发光二极管模块以及具有其的显示装置
KR101645009B1 (ko) 방열기판을 갖는 ｌｅｄ 패키지
KR20200112369A (ko) 발광 소자 패키지
KR20150037217A (ko) 발광 디바이스 및 제조방법
JP4306247B2 (ja) 半導体発光装置
KR102675863B1 (ko) 발광 소자 패키지 및 이의 제조 방법
KR102459651B1 (ko) 발광 소자 패키지 및 이의 제조 방법
KR101762597B1 (ko) 반도체 발광소자용 기판
JP2011029433A (ja) Ｌｅｄパッケージ
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
KR101443121B1 (ko) 발광소자 패키지 및 그 제조방법
KR20210051205A (ko) 엘이디 패키지
US12119437B2 (en) Light emitting device package
US20220069184A1 (en) Semiconductor light emitting device and method for manufacturing the same
JP7260458B2 (ja) 発光装置の製造方法
KR20170037907A (ko) 발광 장치
JP6543391B2 (ja) 半導体装置
US20210376212A1 (en) Semiconductor light emitting device and method of manufacturing the same
JP2024520879A (ja) 発光モジュール、発光モジュールの製造方法及び表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant