KR20150142497A - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20150142497A
KR20150142497A KR1020140071520A KR20140071520A KR20150142497A KR 20150142497 A KR20150142497 A KR 20150142497A KR 1020140071520 A KR1020140071520 A KR 1020140071520A KR 20140071520 A KR20140071520 A KR 20140071520A KR 20150142497 A KR20150142497 A KR 20150142497A
Authority
KR
South Korea
Prior art keywords
heat spreader
substrate
semiconductor chip
semiconductor package
hole
Prior art date
Application number
KR1020140071520A
Other languages
English (en)
Other versions
KR101640126B1 (ko
Inventor
박민서
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020140071520A priority Critical patent/KR101640126B1/ko
Publication of KR20150142497A publication Critical patent/KR20150142497A/ko
Application granted granted Critical
Publication of KR101640126B1 publication Critical patent/KR101640126B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 기판과 반도체 칩 사이에 제1히트 스프레더를 삽입하고, 반도체 칩 상부에 제2히트 스프레더를 배치함으로써, 반도체 칩에서 발생한 열을 하부 및 상부로 방출되도록 하여 방열 특성을 향상시킨 반도체 패키지 및 그 제조방법에 관한 것이다.

Description

반도체 패키지 및 그 제조방법{Semiconductor package and method for manufacturing the same}
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 기판과 반도체 칩 사이에 제1히트 스프레더를 삽입하고, 반도체 칩 상부에 제2히트 스프레더를 배치함으로써, 반도체 칩에서 발생한 열을 하부 및 상부로 방출되도록 하여 방열 특성을 향상시킨 반도체 패키지 및 그 제조방법에 관한 것이다.
일반적으로 반도체 패키지가 가져야 할 가장 중요한 특성 중의 하나는 열방출(Thermal dissipation)에 있다.
종래 반도체 패키지는 기판, 메인 반도체 칩 및 히트 슬러그를 포함한다. 여기서 기판 상면에는 메인 반도체 칩이 탑재되고 전기적으로 접속되어 있다. 이와 같이 구성된 반도체 패키지는 메인 반도체 칩 내 형성된 전자소자가 동작할 때 발생되는 열을 반도체 패키지 외부로 효과적으로 방출하기 위해 히트 슬러그가 설치되어 있다. 이러한 히트 슬러그를 배치한 후 기판 상에 배치된 메인 반도체 칩, 히트 슬러그를 절연성 봉지재로 밀봉한다. 그리고 메인 반도체 칩에 실장된 기판 하면에는 솔더범프가 형성되어 있다.
한편, 도 5a 및 도 5b는 종래 반도체 패키지의 모습을 도시하는 단면도로서, 이를 참조하면, 종래 반도체 패키지는 기판 상에 메인 반도체 칩을 탑재하고, 반도체 칩 상에 금속판(도 5a의 57, 도 5b의 61)을 부착하여 열방출을 하도록 구성된다.
다만, 종래 반도체 패키지의 경우에는 주로 반도체 칩의 상측으로 열이 방출되도록 구성되기 때문에 기판 쪽으로 열을 방출하는 데 한계가 있다.
공개특허 제10-2005-0077866호 열방출형 반도체 패키지 및 그 제조방법(공개일 : 2005. 08. 04.)
이에 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 기판과 반도체 칩 사이에 제1히트 스프레더를 삽입하고, 반도체 칩 상부에 제2히트 스프레더를 배치함으로써, 반도체 칩에서 발생한 열을 하부 및 상부로 방출되도록 하여 방열 특성을 향상시킨 반도체 패키지 및 그 제조방법을 제공하는 것이다.
이를 위해 본 발명에 따른 반도체 패키지는 기판과; 상기 기판 상에 적층되는 제1히트 스프레더와; 상기 제1히트 스프레더 상에 적층되고 상기 기판에 접속되는 반도체 칩과; 상기 반도체 칩 상에 적층되는 제2히트 스프레더;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지의 기판에는 관통홀 및 연결단자가 형성되고, 상기 반도체 칩의 하면에는 접속단자가 형성되며, 상기 반도체 칩은 일단이 상기 접속단자에 결합한 상태로 상기 관통홀을 통해 인출되고 타단이 상기 연결단자에 결합하는 와이어를 통해 상기 기판과 접속되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지의 와이어가 삽입된 상기 관통홀은 몰딩이 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지의 제1히트 스프레더는 상기 기판보다는 작고 상기 반도체 칩보다는 크게 형성되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지의 기판 및 제1히트 스프레더는 TIM(thermal interface material)에 의해 고정되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지의 제1히트 스프레더 및 제2히트 스프레더는 TIM(thermal interface material)에 의해 고정되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지의 제2히트 스프레더는 상기 제1히트 스프레더보다 크게 형성되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지의 제2히트 스프레더는 상기 기판과 대응되는 크기로 형성되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지의 제1히트 스프레더는 상기 관통홀을 사이로 이격하여 배치되는 한 쌍으로 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지의 제1히트 스프레더 및 제2히트 스프레더 사이에는 몰딩부가 형성되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지는 관통홀 및 연결단자가 형성된 기판과; 상기 기판 상에 적층되되, 상기 관통홀을 사이로 이격하여 양쪽에 배치되는 한 쌍의 제1히트 스프레더와; 상기 제1히트 스프레더 상에 적층되고, 하면에 연결단자가 형성되는 반도체 칩과; 상기 기판과, 상기 제1스프레더와, 상기 반도체 칩을 밀봉하는 몰딩부;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지의 반도체 칩은 일단이 상기 접속단자에 결합한 상태로 상기 관통홀을 통해 인출되고 타단이 상기 연결단자에 결합하는 와이어를 통해 상기 기판과 접속되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지의 제조방법은 관통홀이 형성된 기판 상에 접착부재를 도포하고 제1히트 스프레더를 부착하는 단계와; 상기 제1히트 스프레더 상에 접착부재를 도포하고 반도체 칩을 부착하는 단계와; 상기 반도체 칩과 기판을 상기 관통홀에 삽입되는 와이어를 이용하여 접속한 후, 밀봉하는 단계와; 상기 반도체 칩과, 제1히트 스프레더와, 기판을 밀봉하는 몰딩부를 형성하되, 상기 몰딩부는 상기 제1히트 스프레더와 동일한 높이로 형성하는 단계와; 상기 제1히트 스프레더 및 상기 몰딩부 상면에 접착부재를 도포하고 제2히트 스프레더를 부착하는 단계;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지의 제조방법은 관통홀이 형성된 기판 상에 접착부재를 도포하고 제1히트 스프레더를 부착하는 단계와; 상기 제1히트 스프레더 상에 접착부재를 도포하고 반도체 칩을 부착하는 단계와; 상기 반도체 칩과 기판을 상기 관통홀에 삽입되는 와이어를 이용하여 접속한 후, 밀봉하는 단계와; 상기 반도체 칩과, 제1히트 스프레더와, 기판을 밀봉하는 몰딩부를 형성하는 단계;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지의 제조방법의 몰딩부는 상기 반도체 칩보다 높게 형성되는 것을 특징으로 한다.
이상과 같은 구성의 본 발명에 따른 반도체 패키지 및 그 제조방법은 기판과 반도체 칩 사이에 제1히트 스프레더를 삽입하고, 반도체 칩 상부에 제2히트 스프레더를 배치함으로써, 반도체 칩에서 발생한 열을 하부 및 상부로 방출되도록 하여 방열 특성을 향상시킬 수 있다.
도 1은 본 발명에 따른 반도체 패키지의 제1실시예를 도시하는 단면도이다.
도 2는 본 발명에 따른 반도체 패키지의 제2실시예를 도시하는 단면도이다.
도 3a 및 도 3b는 본 발명의 기판 상에 접착부재를 도포한 모습을 도시하는 단면도 및 평면도이고, 도 3c 및 도 3d는 본 발명의 제1히트 스프레더가 부착된 모습을 도시하는 단면도 및 평면도이고, 도 3e는 본 발명의 제1히트 스프레더 상에 반도체 칩을 부착한 모습을 도시하는 단면도이다. 그리고 도 3f는 본 발명의 반도체 칩이 기판 상에 접속되는 모습을 도시하는 단면도이고, 도 3g는 몰딩부 및 관통홀에 몰딩이 형성되는 모습을 도시하는 단면도이고, 도 3h는 본 발명의 반도체 칩 상에 제2히트 스프레더가 부착된 모습을 도시하는 단면도이다.
도 4a 내지 도 4c는 본 발명의 S14단계를 설명하는 단면도들이다.
도 5a 및 도 5b는 종래 반도체 패키지의 모습을 도시하는 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명에 따른 반도체 패키지의 제1실시예를 도시하는 단면도이다.
도 1을 참조하면, 본 발명에 따른 반도체 패키지(100)는 크게 기판(110)과, 제1히트 스프레더(130)와, 반도체 칩(130)과, 제2히트 스프레더(170)와, 몰딩부(190)를 포함할 수 있다.
상기 기판(110)은 일반적인 기판과 마찬가지로 회로패턴을 구비하고, 상하로 형성되는 관통홀(111) 및 하면에는 연결단자(115) 및 솔더볼(117)이 형성된다.
상기 기판(110)은 상기 관통홀(111)을 경계로 좌우로 구분되며, 상기 기판(110)의 좌우로 접착부재(A)가 도포된다.
상기 관통홀(111)은 와이어(119)가 삽입되어 상기 기판(110)과 반도체 칩(150)을 접속하도록 한다.
상기 와이어(119)는 일단은 상기 연결단자(115)에 접속되고 타단은 상기 반도체 칩(150)의 하면에 형성된 접속단자에 접속된다.
그리고 상기 관통홀(111)에는 와이어(119)를 밀봉하는 몰딩(113)이 이루어진다.
상기 제1히트 스프레더(130)는 상기 반도체 칩(150)에서 발생하는 열을 반도체 패키지(100)의 하측으로 방출하는 역할을 하는 것으로서, 상기 기판(110)의 좌우에 도포된 접착부재(A) 상에 각각 부착된다.
상기 접착부재(A)는 에폭시와 같은 접착제를 스크린 프린팅 방식으로 도포하거나, 또는 실리콘 수지에 열 전도성 파우더로 만들어진 실리콘 패드, 그라파이트 시트(graphite sheet), 써멀 그리스(thermal grease)와 같은 TIM(thermal interface material)을 부착하여 이루어지는 것을 예시할 수 있다.
상기 제1히트 스프레더(130)는 상기 기판(110)보다는 작고 상기 반도체 칩(150)보다는 크게 형성되는 것이 바람직하다.
상기 제1히트 스프레더(130) 상에는 접착부재(A)가 도포되고, 상기 접착부재(A) 상에는 반도체 칩(150)이 부착된다.
상기 반도체 칩(150)은 상술한 바와 같이 중앙 하면에는 접속단자(151)가 형성되어 와이어(119)로 기판(110)과 접속된다.
상기 몰딩부(190)는 상기 기판(110)과, 제1히트 스프레더(130)와, 반도체 칩(150)을 밀봉하는 역할을 하는 것으로서, EMC(epoxy molding compound)인 것을 예시할 수 있다.
상기 몰딩부(190)는 상기 반도체 칩(150)과 동일한 높이로 형성될 수 있다.
상기 몰딩부(190) 및 제1히트 스프레더(130) 상면에는 접착부재(A)가 도포되고, 상기 접착부재(A) 상에는 제2히트 스프레더(170)가 부착된다.
상기 제2히트 스프레더(170)는 상기 기판(110)과 대응되는 크기로 형성되는 것이 바람직하다.
이와 같이, 본 발명에 따른 반도체 패키지는 반도체 칩에서 발생한 열이 제1히트 스프레더를 통해 하부로 방출되고, 제2히트 스프레더를 통해 상부로 방출되도록 구성한다.
따라서, 본 발명에 따른 반도체 패키지는 방열 특성을 향상시킬 수 있는 장점이 있다.
도 2는 본 발명에 따른 반도체 패키지의 제2실시예를 도시하는 단면도이다.
본 실시예에서는 앞서 설명한 실시예와의 차이점을 중심으로 설명하며, 동일하거나 유사한 내용의 설명은 생략하도록 한다.
도 2를 참조하면, 본 실시예에 따른 반도체 패키지(100)는 제2히트 스프레더(170)가 생략된 구조로 이루어진다.
이때, 몰딩부(190)는 상기 반도체 칩(150)보다 높게 형성되어 반도체 칩(150)이 외부로 노출되지 않도록 한다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 반도체 패키지의 제조방법을 설명한다.
본 실시예에 따른 반도체 패키지의 제조방법은 크게 S1단계 내지 S5단계로 이루어질 수 있다.
도 3a 및 도 3b는 본 발명의 기판 상에 접착부재를 도포한 모습을 도시하는 단면도 및 평면도이고, 도 3c 및 도 3d는 본 발명의 제1히트 스프레더가 부착된 모습을 도시하는 단면도 및 평면도로서, 이를 참조하면 상기 S1단계는 기판(110) 상에 접착부재(A)를 도포하고 접착부재(A) 상에 제1히트 스프레더(130)를 부착하는 단계이다.
이때, 상기 기판(110)에는 관통홀(111)이 형성되고, 상기 제1히트 스프레더(130)는 상기 관통홀(111)을 사이로 양쪽에 각각 부착되며 상기 기판(110)보다 작게 형성된다.
도 3e는 본 발명의 제1히트 스프레더 상에 반도체 칩을 부착한 모습을 도시하는 단면도로서, 이를 참조하면 상기 S2단계는 상기 제1히트 스프레더(130) 상에 접착부재(A)를 도포하고 반도체 칩(150)을 부착하는 단계이다.
이와 같이, 반도체 칩(150)의 하부에 제1히트 스프레더(130)가 배치됨으로써 발생된 열이 반도체 패키지(100)의 하측으로 방출된다.
도 3f는 본 발명의 반도체 칩이 기판 상에 접속되는 모습을 도시하는 단면도이고, 도 3g는 몰딩부 및 관통홀에 몰딩이 형성되는 모습을 도시하는 단면도로서, 이를 참조하면 S3단계는 반도체 칩(150)과 기판(110)을 상기 관통홀(111)에 삽입되는 와이어(119)를 이용하여 접속한 후, 상기 관통홀에 몰딩(113)을 형성하는 단계이다.
그리고 상기 S4단계는 상기 반도체 칩(150)과, 제1히트 스프레더(130)와, 기판(110)을 밀봉하는 몰딩부(190)를 형성하되, 상기 몰딩부(190)는 상기 제1히트 스프레더(130)와 동일한 높이로 형성하는 단계이다.
도 3h는 본 발명의 반도체 칩 상에 제2히트 스프레더가 부착된 모습을 도시하는 단면도로서, S5단계는 제1히트 스프레더(130) 및 상기 몰딩부(190) 상면에 접착부재(A)를 도포하고 제2히트 스프레더(170)를 부착하는 단계이다.
이때, 상기 제2히트 스프레더(170)는 상기 기판(110)과 대응되는 크기로 형성된 것이 바람직하다.
본 실시예에 따른 반도체 패키지의 제조방법은 크게 S11단계 내지 S14단계로 이루어질 수 있다.
도 4a 내지 도 4c는 본 발명의 S14단계를 설명하는 단면도들이다.
구체적으로, 본 실시예에 따른 반도체 패키지의 제조방법은 관통홀(111)이 형성된 기판(110) 상에 접착부재(A)를 도포하고 제1히트 스프레더(130)를 부착하는 S11단계와, 상기 제1히트 스프레더(130) 상에 접착부재(A)를 도포하고 반도체 칩(150)을 부착하는 S12단계와, 상기 반도체 칩(150)과 기판(110)을 상기 관통홀(111)에 삽입되는 와이어(119)를 이용하여 접속한 후, 밀봉하는 S13단계(도 3a 내지 도 3h 참조)와, 상기 반도체 칩(150)과, 제1히트 스프레더(130)와, 기판(110)을 밀봉하는 몰딩부(190)를 형성하는 S14단계(도 4a 내지 도 4c 참조)를 포함할 수 있다.
다만, 본 실시예에서는 앞서 설명한 실시예와 달리 제2히트 스프레더가 생략되고, 몰딩부가 반도체 칩의 상부까지 형성되는 점에서 차이가 있다.
한편, 본 발명의 상세한 설명 및 첨부도면에서는 구체적인 실시예에 관해 설명하였으나, 본 발명은 개시된 실시예에 한정되지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다. 따라서, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들을 포함하는 것으로 해석되어야 할 것이다.
100 : 반도체 패키지 110 : 기판
111 : 관통홀 113 : 몰딩
115 : 연결단자 117 : 솔더볼
119 : 와이어 130 : 제1히트 스프레더
150 : 반도체 칩 151 : 접속단자
170 : 제2히트 스프레더 190 : 몰딩부
A : 접착부재

Claims (20)

  1. 기판과;
    상기 기판 상에 적층되는 제1히트 스프레더와;
    상기 제1히트 스프레더 상에 적층되고 상기 기판에 접속되는 반도체 칩과;
    상기 반도체 칩 상에 적층되는 제2히트 스프레더;
    를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 기판에는 관통홀 및 연결단자가 형성되고,
    상기 반도체 칩의 하면에는 접속단자가 형성되며,
    상기 반도체 칩은 일단이 상기 접속단자에 결합한 상태로 상기 관통홀을 통해 인출되고 타단이 상기 연결단자에 결합하는 와이어를 통해 상기 기판과 접속되는 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서,
    상기 와이어가 삽입된 상기 관통홀은 몰딩이 이루어지는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 제1히트 스프레더는 상기 기판보다는 작고 상기 반도체 칩보다는 크게 형성되는 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 기판 및 제1히트 스프레더는 TIM(thermal interface material)에 의해 고정되는 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서,
    상기 제1히트 스프레더 및 제2히트 스프레더는 TIM(thermal interface material)에 의해 고정되는 것을 특징으로 하는 반도체 패키지.
  7. 제1항에 있어서,
    상기 제2히트 스프레더는 상기 제1히트 스프레더보다 크게 형성되는 것을 특징으로 하는 반도체 패키지.
  8. 제7항에 있어서,
    상기 제2히트 스프레더는 상기 기판과 대응되는 크기로 형성되는 것을 특징으로 하는 반도체 패키지.
  9. 제2항에 있어서,
    상기 제1히트 스프레더는 상기 관통홀을 사이로 이격하여 배치되는 한 쌍으로 이루어지는 것을 특징으로 하는 반도체 패키지.
  10. 제1항에 있어서,
    상기 제1히트 스프레더 및 제2히트 스프레더 사이에는 몰딩부가 형성되는 것을 특징으로 하는 반도체 패키지.
  11. 관통홀 및 연결단자가 형성된 기판과;
    상기 기판 상에 적층되되, 상기 관통홀을 사이로 이격하여 양쪽에 배치되는 한 쌍의 제1히트 스프레더와;
    상기 제1히트 스프레더 상에 적층되고, 하면에 연결단자가 형성되는 반도체 칩과;
    상기 기판과, 상기 제1스프레더와, 상기 반도체 칩을 밀봉하는 몰딩부;
    를 포함하는 것을 특징으로 하는 반도체 패키지.
  12. 제11항에 있어서,
    상기 반도체 칩은 일단이 상기 접속단자에 결합한 상태로 상기 관통홀을 통해 인출되고 타단이 상기 연결단자에 결합하는 와이어를 통해 상기 기판과 접속되는 것을 특징으로 하는 반도체 패키지.
  13. 제11항에 있어서,
    상기 기판 및 제1히트 스프레더는 TIM(thermal interface material)에 의해 고정되는 것을 특징으로 하는 반도체 패키지.
  14. 관통홀이 형성된 기판 상에 접착부재를 도포하고 제1히트 스프레더를 부착하는 단계와;
    상기 제1히트 스프레더 상에 접착부재를 도포하고 반도체 칩을 부착하는 단계와;
    상기 반도체 칩과 기판을 상기 관통홀에 삽입되는 와이어를 이용하여 접속한 후, 밀봉하는 단계와;
    상기 반도체 칩과, 제1히트 스프레더와, 기판을 밀봉하는 몰딩부를 형성하되, 상기 몰딩부는 상기 제1히트 스프레더와 동일한 높이로 형성하는 단계와;
    상기 제1히트 스프레더 및 상기 몰딩부 상면에 접착부재를 도포하고 제2히트 스프레더를 부착하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  15. 제14항에 있어서,
    상기 제1히트 스프레더는 상기 기판보다는 작고 상기 반도체 칩보다는 크게 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  16. 제14항에 있어서,
    상기 제2히트 스프레더는 상기 기판과 대응되는 크기로 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  17. 제14항에 있어서,
    상기 제1히트 스프레더는 상기 관통홀을 사이로 이격하여 배치되는 한 쌍으로 이루어지는 것을 특징으로 하는 반도체 패키지.
  18. 관통홀이 형성된 기판 상에 접착부재를 도포하고 제1히트 스프레더를 부착하는 단계와;
    상기 제1히트 스프레더 상에 접착부재를 도포하고 반도체 칩을 부착하는 단계와;
    상기 반도체 칩과 기판을 상기 관통홀에 삽입되는 와이어를 이용하여 접속한 후, 밀봉하는 단계와;
    상기 반도체 칩과, 제1히트 스프레더와, 기판을 밀봉하는 몰딩부를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  19. 제18항에 있어서,
    상기 몰딩부는 상기 반도체 칩보다 높게 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  20. 제18항에 있어서,
    상기 제1히트 스프레더는 상기 기판보다는 작고 상기 반도체 칩보다는 크게 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1020140071520A 2014-06-12 2014-06-12 반도체 패키지 제조방법 KR101640126B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140071520A KR101640126B1 (ko) 2014-06-12 2014-06-12 반도체 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140071520A KR101640126B1 (ko) 2014-06-12 2014-06-12 반도체 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20150142497A true KR20150142497A (ko) 2015-12-22
KR101640126B1 KR101640126B1 (ko) 2016-07-15

Family

ID=55081777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140071520A KR101640126B1 (ko) 2014-06-12 2014-06-12 반도체 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR101640126B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2565071A (en) * 2017-07-31 2019-02-06 Yasa Ltd Semiconductor module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199629A (ja) * 1996-01-18 1997-07-31 Toshiba Corp 半導体装置
KR20000019223A (ko) * 1998-09-09 2000-04-06 김규현 반도체 장치
KR20050077866A (ko) 2004-01-28 2005-08-04 삼성전자주식회사 열방출형 반도체 패키지 및 그 제조방법
KR20050090882A (ko) * 2004-03-10 2005-09-14 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지
JP2013540371A (ja) * 2010-10-19 2013-10-31 テッセラ，インコーポレイテッド 中心コンタクト及び改良された熱特性を有する改善された積層型超小型電子アセンブリ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199629A (ja) * 1996-01-18 1997-07-31 Toshiba Corp 半導体装置
KR20000019223A (ko) * 1998-09-09 2000-04-06 김규현 반도체 장치
KR20050077866A (ko) 2004-01-28 2005-08-04 삼성전자주식회사 열방출형 반도체 패키지 및 그 제조방법
KR20050090882A (ko) * 2004-03-10 2005-09-14 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지
JP2013540371A (ja) * 2010-10-19 2013-10-31 テッセラ，インコーポレイテッド 中心コンタクト及び改良された熱特性を有する改善された積層型超小型電子アセンブリ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2565071A (en) * 2017-07-31 2019-02-06 Yasa Ltd Semiconductor module
GB2565071B (en) * 2017-07-31 2020-02-05 Yasa Ltd Semiconductor module

Also Published As

Publication number Publication date
KR101640126B1 (ko) 2016-07-15

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
KR101920915B1 (ko) 방열구조를 갖는 반도체 패키지
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
US8018072B1 (en) Semiconductor package having a heat spreader with an exposed exterion surface and a top mold gate
US20140029201A1 (en) Power package module and manufacturing method thereof
US8710513B2 (en) Light-emitting device package and method of manufacturing the same
JP2019071412A (ja) チップパッケージ
KR20130124856A (ko) 반도체 소자 리드프레임 및 이를 이용한 반도체 소자 패키지
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
US20140374891A1 (en) Semiconductor device with heat spreader and thermal sheet
KR101640126B1 (ko) 반도체 패키지 제조방법
US8779566B2 (en) Flexible routing for high current module application
KR101443121B1 (ko) 발광소자 패키지 및 그 제조방법
KR102016019B1 (ko) 고열전도성 반도체 패키지
KR102427092B1 (ko) 열 정보 표지를 갖는 반도체 장치
KR101562706B1 (ko) 반도체 패키지 및 적층형 반도체 패키지
TWI549323B (zh) 半導體導線架封裝及發光二極體封裝
KR101474127B1 (ko) 반도체 기판의 방열구조
KR20150142916A (ko) 반도체 패키지 및 그 제조방법
KR101613114B1 (ko) 반도체 패키지 및 그 제조방법
KR20080111618A (ko) 방열 구조의 반도체 패키지 및 이를 패키징하는 방법
KR20150142915A (ko) 반도체 패키지 및 그 제조방법
KR101473356B1 (ko) 히트 슬러그의 접지방법
KR20160059451A (ko) 패키지 구조체 및 그 제조 방법, 및 캐리어

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant