KR102297387B1 - 칩 기판 제조 방법 및 칩 패키지 제조 방법 - Google Patents
칩 기판 제조 방법 및 칩 패키지 제조 방법 Download PDFInfo
- Publication number
- KR102297387B1 KR102297387B1 KR1020150106240A KR20150106240A KR102297387B1 KR 102297387 B1 KR102297387 B1 KR 102297387B1 KR 1020150106240 A KR1020150106240 A KR 1020150106240A KR 20150106240 A KR20150106240 A KR 20150106240A KR 102297387 B1 KR102297387 B1 KR 102297387B1
- Authority
- KR
- South Korea
- Prior art keywords
- plating layer
- optical device
- solder
- forming
- groove
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000007747 plating Methods 0.000 claims abstract description 62
- 230000003287 optical effect Effects 0.000 claims abstract description 50
- 229910000679 solder Inorganic materials 0.000 claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 238000005476 soldering Methods 0.000 claims abstract description 11
- 239000007769 metal material Substances 0.000 claims abstract description 6
- 238000007789 sealing Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 칩 기판 및 칩 패키지를 제조하기 위한 방법에 관한 것으로, 본 발명에 따른 광소자 실장용 칩 기판 제조 방법은 광소자가 실장되기 위하여 기판의 상면으로부터 내측으로 오목한 캐비티를 형성하는 단계; 상기 캐비티의 표면을 금속 물질로 도금하여 도금층을 형성하는 단계; 및 상기 도금층의 상기 광소자의 솔더링을 위하여 솔더가 올려지는 영역을 소정 깊이의 홈으로 구분하는 단계를 포함한다. 본 발명에 따르면, 광소자의 솔더링을 위한 솔더가 올려지는 도금층을 보다 용이하게 형성할 수 있어 광소자 칩 패키지의 제조 공정을 보다 간소화할 수 있다.
Description
본 발명은 칩 기판 및 칩 패키지를 제조하기 위한 방법에 관한 것이다.
일반적으로, 반도체 발광다이오드인 LED(Light Emitting Diode)는 공해를 유발하지 않는 친환경성 광원으로 다양한 분야에서 주목받고 있다. 최근 들어, LED의 사용범위가 실내외 조명, 자동차 헤드라이트 및 디스플레이 장치의 백라이트 유닛(Back-Light Unit:BLU) 등 다양한 분야로 확대됨에 따라 높은 광효율 및 우수한 열 방출 특성이 필요하게 되었다. 고효율의 LED를 얻기 위해서는 일차적으로 LED의 재료 또는 구조를 개선해야 되지만 이외에도 LED 패키지의 구조 및 그에 사용되는 재료 등도 개선할 필요가 있다.
즉, LED를 포함하여 광을 방출하는 각종 광소자 칩의 경우 칩의 하부에 적어도 하나의 전극부가 형성될 수 있으며, 이러한 구조의 칩을 기판에 실장하기 위해서는 전극의 구조상 위치에 대응되는 솔더링을 위한 도금층을 기판에 구성하여야 한다.
따라서, 기판의 도금층을 원하는 위치에 형성하기 위하여 부가적인 공정이 필요하게 되며 칩 패키지 공정이 복잡해지는 문제가 있다.
본 발명은 상기 기술적 과제를 해결하기 위하여 안출된 것으로 접합되는 광소자의 솔더링을 위한 솔더가 올려지는 도금층을 보다 용이하게 형성하는 방법을 제안하는 것을 목적으로 한다.
상기 기술적 과제를 해결하기 위한 광소자 실장용 칩 기판 제조 방법은 광소자가 실장되기 위하여 기판의 상면으로부터 내측으로 오목한 캐비티를 형성하는 단계; 상기 캐비티의 표면을 금속 물질로 도금하여 도금층을 형성하는 단계; 및 상기 도금층의 상기 광소자의 솔더링을 위하여 솔더가 올려지는 영역을 소정 깊이의 홈으로 구분하는 단계를 포함한다.
상기 기판은 일 방향으로 적층된 복수의 도전부; 및 상기 도전부와 교호로 형성되어 상기 도전부를 전기적으로 분리시키는 절연부를 포함하고, 상기 홈은 상기 절연부로 분리된 도전부의 영역에 형성되는 것이 바람직하다.
상기 홈은 상기 도전부 상의 도금층의 표면에서 연속하는 라인으로 형성되는 것이 바람직하다.
상기 홈은 상기 도전부 상의 도금층의 표면에서 상기 올려지는 솔더의 표면 장력을 고려하여 상기 솔더가 상기 홈의 외부 영역으로 흐르는 것을 방지하기 위한 최소 간격 이내의 복수의 홈으로 형성되는 것이 바람직하다.
상기 기술적 과제를 해결하기 위한 광소자 실장용 칩 패키지 제조 방법은 광소자가 실장되기 위하여 기판의 상면으로부터 내측으로 오목한 캐비티를 형성하는 단계; 상기 캐비티의 표면을 금속 물질로 도금하여 도금층을 형성하는 단계; 상기 도금층의 상기 광소자의 솔더링을 위하여 솔더가 올려지는 영역을 소정 깊이의 홈으로 구분하는 단계; 상기 홈으로 구분된 상기 도금층의 내측 영역에 솔더를 올리는 단게: 상기 솔더와 상기 광소자를 접합하는 단계; 및 상기 캐비티를 봉지하기 위한 봉지부재를 형성하는 단계를 포함한다.
상기 기판은 일 방향으로 적층된 복수의 도전부; 및 상기 도전부와 교호로 형성되어 상기 도전부를 전기적으로 분리시키는 절연부를 포함하고, 상기 홈은 상기 절연부로 분리된 도전부의 영역에만 형성되는 것이 바람직하다.
상기 홈은 상기 도전부 상의 도금층의 표면에서 연속하는 라인으로 형성되는 것이 바람직하다.
상기 홈은 상기 도전부 상의 도금층의 표면에서 상기 올려지는 솔더의 표면 장력을 고려하여 상기 솔더가 상기 홈의 외부 영역으로 흐르는 것을 방지하기 위한 최소 간격 이내의 복수의 홈으로 형성되는 것이 바람직하다.
본 발명에 따르면, 광소자의 솔더링을 위한 솔더가 올려지는 도금층을 보다 용이하게 형성할 수 있어 광소자 칩 패키지의 제조 공정을 보다 간소화할 수 있다.
도 1은 종래 기술에 따른 칩 기판 상의 도금층 형성 방법을 나타내는 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 칩 기판 상의 도금층 형성 방법을 나타내는 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 칩 기판 상의 도금층 형성 방법을 나타내는 흐름도이다.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와같이 특별히 열거된 실시예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
또한, 발명을 설명함에 있어서 발명과 관련된 공지 기술에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하에는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명한다.
도 1은 종래 기술에 따른 칩 기판에 실장되는 광소자의 실장을 위한 도금층을 형성하는 방법을 나타내는 흐름도이다.
도 1을 참조하면, 종래 기술에 따른 도금층을 형성하는 단계는 적어도 5단계를 포함한다.
먼저, 기판에 광소자의 실장을 위한 캐비티를 형성한다(S10).
즉, 기판은 광소자가 실장되는 공간을 형성하기 위하여 기판의 표면에서 내측방향으로 오목한 캐비티를 형성한다. 이때 캐비티의 형상은 광소자에서 발광된 광의 반사를 위하여 상광하협의 형상으로 형성될 수 있다. 즉, 기판의 표면은 외부면 보다 오목한 형상으로 형성되고, 기판 내부의 광소자가 실장된 저면 주위로 경사지는 외벽이 형성된 형상이 된다. 이를 통해 광소자에서 발광되는 광은 칩 기판을 기준으로 상방방향으로 방출되게 된다.
다음, 기판의 표면에 포토 레지스트를 형성한다(S20).
즉, 캐비티가 형성된 기판의 표면 전면에 대하여 포토 레지스트를 형성한다.
포토 레지스트는 빛을 조사하면 화학 변화를 일으키는 수지를 말하며, 빛에 반응하여 용해, 응고의 변화를 일으킨다. 후술하는 공정을 통해 포토 레지스트를 선택적으로 제거하여 도금츨을 형성한다.
즉, 포토 레지스트를 형성한뒤, 이를 경화시킨다(S30).
다음, 도금층 형성을 위한 일 영역의 포토 레지스트 만을 제거 한다(S40). 예를 들어 경화시 빛이 닿은 부분만 고분자가 불용화하여 레지스트가 남도록 하고, 빛이 닿지 않은 부분은 가용화되어 레지스트가 사라지게 하여 도금층 형성을 위한 일 영역의 포토 레지스트 만을 제거할 수 있다.
다음 포토 레지스트가 제거된 영역에 대해서만 도금층을 형성한다(S50).
이후, 광소자의 실장단계에서 도금층 상에 솔더를 올리고 광소자 하부의 전극과 솔더를 통해 접합 시킨다.
다음 캐비티를 봉지하여 칩 패키지를 제조한다.
따라서, 이상의 종래 기술에 따르면 광소자의 실장을 위한 도금층을 형성하기 위한 방법은 기판의 표면에 포토 레지스트를 형성하는 단계, 이를 경화 시키고 일부만을 또 제거 하는 단계, 제거된 영역에 도금츨을 형성하는 단계를 포함하여 이루어 진다.
이하, 본 실시예에 따른 칩 기판 제조 방법을 도 2를 참조하여 설명한다.
도 2를 참조하면, 칩 기판 제조 방법은 도 1에 따른 방법과 달리 3단계로 이루어 질 수 있다.
먼저, 기판에 광소자 실장을 위한 캐비티를 형성한다(S100). 본 단계는 상술한 종래의 방법과 동일하므로 이에 대한 설명은 생략한다.
기판에 캐비티가 형성되면, 기판의 표면 전체에 대하여 도금층을 형성한다(S200).
즉, 종래의 방법과 비교하여 별도의 포토 레지스트 형성 및 경화, 제거 단계 후에 도금층을 형성하지 않고, 기판의 전면에 대하여 도금층을 형성한다.
다음, 광소자의 솔더링을 위하여 솔더가 올려지는 영역을 소정 깊이의 홈으로 구분한다(S300).
따라서 종래의 방법과 비교하면, 도금층을 필요한 영역에만 남도록 하는 것이 아니라, 도금층 상에 소정 깊이를 가지는 홈을 형성하여 도금층의 영역을 구분한다.
이후, 광소자의 실장단계에서 도금층 상에 솔더를 올리고 광소자 하부의 전극과 솔더를 통해 접합 시킨다.
구체적으로, 본 실시예에서 기판은 일 방향으로 적층된 복수의 도전부와 도전부와 교호로 형성되어 도전부를 전기적으로 분리시키는 절연부를 포함하여 형성되고, 이때 홈은 절연부로 분리된 도전부의 영역에 형성되는 것이 바람직하다.
나아가, 이때의 홈은 도전부 상의 도금층의 표면에서 연속하는 라인으로 형성될 수 있다.
즉, 연속하는 라인으로 도금층이 구분되고, 솔더는 연속하는 라인의 내측 영역에 올려지게 된다. 다만, 본 실시예에 따르면 라인이 홈으로 구성되어 있으므로, 도금층이 실제로는 기판의 표면 전체에 걸쳐 형성되어 있더라도 솔더의 표면 장력에 의하여 홈을 벗어나 라인의 외측 영역까지 흐르는 것을 방지할 수 있다.
따라서, 본 실시예에 따르면 선택적으로 도금층을 형성하여 도금층 상에만 솔더가 형성되는 효과를 구성할 수 있다.
또한, 다른 실시예에서 홈은 도전부 상의 도금층의 표면에서 올려지는 솔더의 표면 장력을 고려하여 솔더가 홈의 외부 영역으로 흐르는 것을 방지하기 위한 최소 간격 이내의 복수의 홈으로 형성되는 것도 가능하다.
즉, 라인으로 연속되는 홈이 아니라 소정의 간격 예를 들어 상면에서 보았을 때 점선으로 구성되는 홈이 형성되는 것도 가능하다.
솔더의 경우 표면 장력을 가지고 이에 따라 홈의 외부 영역으로 흐르는 것이 방지되므로, 점선 사이의 간격이 표면 장력을 해치지 않는 범위라면 복수의 홈으로도 구성되어도 본 실시예에서 따른 효과를 구성할 수 있다.
또한, 상술한 홈으로 형성된 라인 또는 복수의 홈에 따른 점선은 실장되는 광소자의 형상과 대칭되도록 구성될 수 있다.
추가적으로 광소자의 형상과 대칭되도록 홈이 구성되고, 이러한 홈 위에 솔더가 형성되면, 후술하는 공정에서 광소자의 실장을 위하여 광소자를 정위치에서 일부 어긋나게 올려지더라도 솔더와의 접합시 스스로 광소자가 정위치에 해당하는 솔더의 영역으로 이동하게 된다.
이후, 본 실시예에서 칩 패키지를 제조하기 위해서 홈으로 구분된 상기 도금층의 내측 영역에 솔더를 올리고, 솔더와 상기 광소자를 접합한다.
다음, 실장되는 광소자를 보호하기 위하여 캐비티를 봉지하기 위한 봉지부재를 형성하여 칩 패키지를 제조한다.
이상의 본 발명에 따르면, 종래의 5단계에 따른 도금층 형성 방법을 3단계에 따른 방법으로 구성하여 광소자의 솔더링을 위한 솔더가 올려지는 도금층을 보다 용이하게 형성할 수 있어 광소자 칩 패키지의 제조 공정을 보다 간소화할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것이며, 종래 기술과의 차이를 나타내는 공정에 대하여 설명한 것이며, 칩 기판 또는 패키지를 위하여 공통되는 공정들은 설명을 생략하였다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다.
따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
Claims (8)
- 일 방향으로 적층되는 복수의 도전부와 상기 도전부와 교호로 형성되어 상기 도전부를 전기적으로 분리시키는 절연부를 포함하여 형성된 기판의 상면으로부터 내측으로 오목한 캐비티를 형성하는 단계와;
상기 캐비티의 표면을 금속 물질로 도금하여 도금층을 형성하는 단계와;
상기 도금층이 형성된 영역 중 광소자의 솔더링을 위하여 솔더가 올려지는 영역의 외측으로 소정 깊이의 홈을 형성해 솔더가 올려지는 도금층 영역을 구분하는 단계;를 포함하되, 상기 홈은 실장되는 광소자의 형상과 대칭되도록 도금층의 표면에서 연속하는 라인으로 형성되어 폐곡선을 형성함을 특징으로 하는 광소자 실장용 칩 기판 제조 방법. - 삭제
- 일 방향으로 적층되는 복수의 도전부와 상기 도전부와 교호로 형성되어 상기 도전부를 전기적으로 분리시키는 절연부를 포함하여 형성된 기판의 상면으로부터 내측으로 오목한 캐비티를 형성하는 단계와;
상기 캐비티의 표면을 금속 물질로 도금하여 도금층을 형성하는 단계와;
상기 도금층이 형성된 영역 중 광소자의 솔더링을 위하여 솔더가 올려지는 영역의 외측으로 소정 깊이의 홈을 형성해 솔더가 올려지는 도금층 영역을 구분하는 단계;를 포함하되, 상기 홈은 실장되는 광소자의 형상과 대칭되도록 도금층의 표면에서 소정의 간격을 두고 점선 라인으로 형성됨을 특징으로 하는 광소자 실장용 칩 기판 제조 방법. - 제 1 항 또는 제 3 항에 있어서, 상기 홈은,
올려지는 상기 솔더의 표면 장력을 고려하여 상기 솔더가 상기 홈의 외부 영역으로 흐르는 것을 방지하기 위해 최소 간격 이내의 복수의 홈으로 형성되는 것을 특징으로 하는 광소자 실장용 칩 기판 제조 방법. - 광소자가 실장되기 위하여 기판의 상면으로부터 내측으로 오목한 캐비티를 형성하는 단계와;
상기 캐비티의 표면을 금속 물질로 도금하여 도금층을 형성하는 단계와;
상기 도금층이 형성된 영역 중 상기 광소자의 솔더링을 위하여 솔더가 올려지는 영역의 외측으로 소정 깊이의 홈을 형성해 솔더가 올려지는 도금층 영역을 구분하는 단계와;
상기 솔더가 올려지는 도금층 영역에 솔더를 올리는 단계와;
올려진 상기 솔더와 상기 광소자를 접합하는 단계; 및
상기 캐비티를 봉지하기 위한 봉지부재를 형성하는 단계;를 포함하되,
상기 홈은 상기 광소자의 형상과 대칭되도록 상기 도금층의 표면에서 연속하는 라인으로 형성되어 폐곡선을 형성함을 특징으로 하는 광소자 실장용 칩 패키지 제조 방법. - 제 5 항에 있어서,
상기 기판은 일 방향으로 적층된 복수의 도전부; 및
상기 도전부와 교호로 형성되어 상기 도전부를 전기적으로 분리시키는 절연부를 포함하고,
상기 홈은 상기 절연부로 분리된 도전부의 영역에만 형성되는 것을 특징으로 하는 광소자 실장용 칩 패키지 제조 방법. - 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150106240A KR102297387B1 (ko) | 2015-07-28 | 2015-07-28 | 칩 기판 제조 방법 및 칩 패키지 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150106240A KR102297387B1 (ko) | 2015-07-28 | 2015-07-28 | 칩 기판 제조 방법 및 칩 패키지 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170013510A KR20170013510A (ko) | 2017-02-07 |
| KR102297387B1 true KR102297387B1 (ko) | 2021-09-03 |
Family
ID=58108042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150106240A KR102297387B1 (ko) | 2015-07-28 | 2015-07-28 | 칩 기판 제조 방법 및 칩 패키지 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102297387B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111916428A (zh) * | 2020-06-24 | 2020-11-10 | 江苏长电科技股份有限公司 | 一种镀层开窗结构及其工艺方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081196A (ja) * | 2007-09-25 | 2009-04-16 | Sanyo Electric Co Ltd | 発光モジュールおよびその製造方法 |
| JP2013120840A (ja) | 2011-12-07 | 2013-06-17 | Shin Etsu Chem Co Ltd | 積層基板 |
| KR101433248B1 (ko) * | 2013-01-29 | 2014-08-25 | 주식회사 루멘스 | 발광장치 및 이를 포함하는 백라이트 유닛 |
-
2015
- 2015-07-28 KR KR1020150106240A patent/KR102297387B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081196A (ja) * | 2007-09-25 | 2009-04-16 | Sanyo Electric Co Ltd | 発光モジュールおよびその製造方法 |
| JP2013120840A (ja) | 2011-12-07 | 2013-06-17 | Shin Etsu Chem Co Ltd | 積層基板 |
| KR101433248B1 (ko) * | 2013-01-29 | 2014-08-25 | 주식회사 루멘스 | 발광장치 및 이를 포함하는 백라이트 유닛 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170013510A (ko) | 2017-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4886033B2 (ja) | 多重屈折率レンズを備えるパッケージ化された発光デバイスおよびその作製方法 | |
| JP5271509B2 (ja) | 気泡なくレンズを配置するための内部メニスカスを備えた発光ダイオードパッケージ要素 | |
| JP6056336B2 (ja) | 発光装置 | |
| JP2016523455A (ja) | オプトエレクトロニクス部品の製造方法 | |
| TW201629393A (zh) | 光學透鏡及具有光學透鏡之發光模組 | |
| US9461207B2 (en) | Light emitting device, and package array for light emitting device | |
| KR20070042710A (ko) | 엘이디 패키지 | |
| KR102513954B1 (ko) | 박막 패드를 구비하는 발광 소자 패키지 및 그 제조 방법 | |
| JP6393414B2 (ja) | レーザ部品およびその製造方法 | |
| JP2006066786A (ja) | 発光ダイオード | |
| TWI609511B (zh) | Lead frame processing method and lead frame | |
| US20130156058A1 (en) | Light emitting device, and method for manufacturing the same | |
| JP5888236B2 (ja) | 発光装置、回路基板、発光装置用パッケージアレイ、及び発光装置用パッケージアレイの製造方法 | |
| KR101653395B1 (ko) | 멀티 칩 엘이디 패키지 | |
| KR102297387B1 (ko) | 칩 기판 제조 방법 및 칩 패키지 제조 방법 | |
| US20140151730A1 (en) | LED Packaging Construction and Manufacturing Method Thereof | |
| KR101197778B1 (ko) | Ｅｓｄ 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법 | |
| US20150117035A1 (en) | Heat Sink for Chip Mounting Substrate and Method for Manufacturing the Same | |
| US20130234184A1 (en) | Light emitting diode package and method of manufacturing the same | |
| KR101041503B1 (ko) | 반도체 발광소자 패키지 | |
| US20140353701A1 (en) | Light source package and method of manufacturing the same | |
| KR101781425B1 (ko) | 엘이디 모듈 및 그 제조방법 | |
| JP6913445B2 (ja) | Ｌｅｄ発光装置及びその製造方法 | |
| JP2006148169A (ja) | 光半導体モジュール | |
| KR101575804B1 (ko) | 발광 효율을 향상시킬 수 있는 발광 다이오드 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right |