KR101197778B1 - Ｅｓｄ 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법 - Google Patents

Ｅｓｄ 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR101197778B1
KR101197778B1 KR1020100076262A KR20100076262A KR101197778B1 KR 101197778 B1 KR101197778 B1 KR 101197778B1 KR 1020100076262 A KR1020100076262 A KR 1020100076262A KR 20100076262 A KR20100076262 A KR 20100076262A KR 101197778 B1 KR101197778 B1 KR 101197778B1
Authority
KR
South Korea
Prior art keywords
electrode
chip
esd protection
wafer level
anode
Prior art date
Application number
KR1020100076262A
Other languages
English (en)
Other versions
KR20120014298A (ko
Inventor
임재청
황덕기
한영주
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100076262A priority Critical patent/KR101197778B1/ko
Publication of KR20120014298A publication Critical patent/KR20120014298A/ko
Application granted granted Critical
Publication of KR101197778B1 publication Critical patent/KR101197778B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Led Device Packages (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 칩 상에 형성된 ESD(Electrostatic Discharge) 보호칩과 상기 ESD 보호칩을 매립하는 절연층을 포함하되, 상기 ESD 보호칩은 상기 칩과 전기적으로 연결되도록 상기 절연층을 관통하는 회로연결부와 전기적으로 연결되는 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지에 관한 것이다. 이에 의해, ESD 보호 기능이 있는 LED 패키지를 LED 웨이퍼 레벨의 사이즈로 제조할 수 있다.

Description

ＥＳＤ 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법{WAFER LEVEL CHIP SCALE PACKAGE FOR ELECTROSTATIC DISCHARG PROTECTION AND THE MANUFACTURING METHOD THEREOF}
본 발명은 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는, ESD 보호 기능이 있는 LED 패키지를 LED 웨이퍼 레벨의 사이즈로 제조할 수 있는 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법에 관한 것이다.
발광 다이오드(diode)는 순방향으로 전압을 가했을 때 발광하는 반도체 소자이다. LED (Light Emitting Diode, 엘이디) 라고도 불린다. 발광 원리는 전계 발광 효과를 이용하고 있다. 또한, 수명도 백열전구보다 상당히 길다. 발광색은 사용되는 재료에 따라서 다르며 자외선 영역에서 가시광선, 적외선 영역까지 발광하는 것을 제조할 수 있다. 일리노이 대학의 닉 호로니악이 1962년에 최초로 개발하였다. 또한, 오늘날까지 여러 가지 용도로 사용되었으며 향후 형광등이나 전구를 대체할 광원으로 기대되고 있다. 최근 개발되고 있는 WL-CSP (Wafer Level Chip Scale Package) LED 패키지는 초박형, 생산성 및 공정성을 향상시키기 위해 연구, 개발되고 있다.
도 1은 종래 기술에 따른 LED 웨이퍼 레벨 칩 사이즈 패키지의 단면도를 나타낸다. 도 1을 참조하면, 종래 기술에 따른 LED 웨이퍼 레벨 칩 사이즈 패키지는 사파이어 기판 (또는 몰드 재질로 된 몰딩부일 수도 있음) (110), LED 웨이퍼와 같은 웨이퍼 레벨의 칩 (120), 회로 연결부 (130a, 130b, 135, 145, 140a, 및 140b)를 포함한다. 구체적으로는, 사파이어 기판 (110) 아래에 칩 (120)이 형성되어 있고, 이 칩 (120)의 양극 (125a) 및 음극 (125b) 아래에 각각 제 1양극 (130a) 및 제 1음극 (130b)이 형성되어 있다. 또한, 제 1양극 (130a) 및 제 1음극 (130b)은 각각 절연층을 관통하는 양극 연결부 (134) 및 음극 연결부 (145)를 통해, 절연층의 외면에 형성된 제 2양극 (140a) 및 제 2음극 (140b)과 전기적으로 연결된다.
도 2는 종래 기술에 따른 ESD 보호용 제어 다이오드가 장착된 LED 패키지의 단면도를 나타낸다. 도 2를 참조하면, 종래 기술에 따른 ESD 보호용 제어 다이오드가 장착된 LED 패키지는 절연층 (150) 상에 칩 (120)가 실장되어 있고, 칩 (120)의 양극은 와이어 (160)를 통해 절연층 (150)상에 형성된 제 1양극 (130a) 및 제 1음극 (130b)와 전기적으로 연결된다. 또한, 제 1양극 (130a) 및 제 1음극 (130b)은 각각 절연층을 관통하는 양극 연결부 (134) 및 음극 연결부 (145)를 통해, 절연층의 외면에 형성된 제 2양극 (140a) 및 제 2음극 (140b)과 전기적으로 연결된다.
한편, 고효율 LED의 경우 정전기 (ESD; Electrostatic discharge)에 매우 취약한 구조로 되어있으며, 이를 보완하기 위해 LED 패키지의 경우 ESD보호용 제너 다이오드나 바리스터 등을 실장 하게 된다.
그러나 위의 그림과 같이 제너 다이오드를 실장하기 위해서는 패키지 공법이나, SMT등 표면 실장 공법을 이용해야 하므로 생산성, 수율 등의 문제가 제기된다. 또한, 도 1과 같은 웨이퍼 레벨 칩 사이즈 패키지에는 적용이 불가능한 구조이다. 왜냐하면, 제너 다이오드, 바리스터를 실장하기 위해서는 기판이 칩 사이즈, 즉, LED 웨이퍼보다 커야 하므로, 웨이퍼 사이즈와 기판 사이즈가 동일하거나 거의 비슷한 구조에서는 추가 실장이 불가능하기 때문이다.
따라서, 웨이퍼 레벨의 칩 사이즈 패키지의 구조를 유지하면서도, ESD 보호 기능을 구현할 수 있는 패키징 기술이 필요하다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, ESD 보호기능을 구현하며, 칩 사이즈 구조를 갖는 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법을 제공하는 데 있다.
전술한 문제를 해결하기 위한 본 발명에 따른 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지의 구조는, 칩 상에 형성된 ESD(Electrostatic Discharge) 보호칩과 상기 ESD 보호칩을 매립하는 절연층을 포함하되, 상기 ESD 보호칩은 상기 칩과 전기적으로 연결되도록 상기 절연층을 관통하는 회로연결부와 전기적으로 연결된다.
여기서, 상기 회로연결부는, 상기 칩의 전극 상에 형성된 제 1전극; 상기 절연층의 외면에 형성된 제 2전극; 및 상기 제 1전극과 제 2전극을 연결하는 전극 연결부로 구성된다.
또한, 상기 제 1전극은 제 1양극 및 제 1음극을 포함하고, 상기 제 2전극은 제 2양극 및 제 2음극을 포함하며, 상기 전극연결부는 상기 제 1양극과 제 2양극을 연결하는 양극연결부 및 제 1음극과 제 2음극을 연결하는 음극연결부를 포함한다.
특히, 상기 ESD 보호칩은 제너다이오드 또는 수동소자인 ESD 보호칩이 내장될 수 있으며, 이 경우, 상기 ESD 보호칩은 상기 회로 연결부와 와이어 또는 범프로 연결될 수 있다.
한편, 본 발명에 따른 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지 제조 방법은, (a) 사파이어 기판상에 칩을 형성하는 단계; (b) 상기 칩 상에 ESD(Electrostatic Discharge) 보호칩과 제 1전극을 형성하고, 상기 제 1전극상에 전극 연결부를 형성하는 단계;(c) 상기 제 1전극 또는 전극 연결부와 상기 ESD 보호칩을 전기적으로 연결하는 연결부를 형성하거나 상기 ESD 보호칩 상에 범프를 형성하는 단계; (d) 상기 ESD 보호칩, 제 1전극, 전극 연결부, 및 연결부 또는 범프를 매립하는 절연층을 형성하는 단계; (e) 상기 절연층상에 상기 전극 연결부와 전기적으로 연결되도록 제 2전극을 형성하되, 상기 (c) 단계에서 범프를 형성한 경우, 상기 범프상에 연장하도록 형성하는 단계; (f) 상기 사파이어 기판을 제거하는 단계를 포함한다.
특히, 상기 (b) 단계의 ESD 보호칩은 제너다이오드 또는 수동소자일 수 있다.
본 발명에 의해, ESD 보호 기능이 있는 LED 패키지를 LED 웨이퍼 레벨의 사이즈로 제조할 수 있다.
도 1은 종래 기술에 따른 LED 웨이퍼 레벨 칩 사이즈 패키지의 단면도.
도 2는 종래 기술에 따른 ESD 보호용 제어 다이오드가 장착된 LED 패키지의 단면도.
도 3은 본 발명의 일 실시형태에 따른 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지의 단면도.
도 4는 본 발명의 또 다른 실시형태에 따른 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지의 단면도.
도 5는 본 발명의 또 다른 실시형태에 따른 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지의 단면도.
도 6은 본 발명의 일 실시형태에 따른 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지의 제조 공정의 블록도.
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 3은 본 발명의 일 실시형태에 따른 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지의 단면도이다. 도 3을 참조하면, 본 발명의 일 실시형태에 따른 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지는 사파이어 기판 (또는 몰드 재질로 된 몰딩부일 수도 있음) (110), LED 웨이퍼와 같은 웨이퍼 레벨의 칩 (120), 회로 연결부 (130a, 130b, 135, 145, 140a, 및 140b), 절연층 (150), 제너 다이오드 (170), 및 와이어 (160)를 포함한다.
구체적으로는, 사파이어 기판 (110) 아래에 칩 (120)이 형성되고 이 칩 (120)의 양극 (125a) 및 음극 (125b)과 절연층 (150)에 형성된 회로연결부 (130a, 130b, 135, 145, 140a, 및 140b)와 전기적으로 연결된다. 여기서 회로연결부는 칩 (120)의 양극 (125a) 및 음극 (125b) 아래에 각각 형성된 제 1양극 (130a) 및 제 1음극 (130b) (이하, 제 1전극이라 지칭함)과 절연층 (150) 외면에 형성된 제 2양극 (140a) 및 제 2음극 (140b) (이하, 제 2전극이라 지칭함), 제 1 양극 (130a)과 제 2양극 (140a)을 연결하는 양극 연결부 (135), 제 1음극 (130b)과 제 2음극 (140b)을 연결하는 음극 연결부 (145)를 포함한다(이하, 양극 연결부 (135)와 음극 연결부 (145)를 전극 연결부로 지칭함). 여기서, 제 1전극 (130a 및 130b)은 절연층 (150)의 내부에 매립되어 있으며, 제 2전극 (140a 및 140b)은 절연층 (150)의 외면에 형성되어 있는 구조이다.
특히, 절연층 (150)에 매립된 제너 다이오드 (170)는 칩 (120) 하면에 접착 에폭시 (180)를 통해 접착된다. 또한, 제너 다이오드 (170)는 와이어 (160)를 통해 제 1양극 (130a) 및 제 1음극 (130b)에 각각 전기적으로 연결된다. 단, 제너 다이오드 (170)는 반드시 제 1양극 (130a) 및 제 1음극 (130b)에 연결될 필요는 없으며, 회로 연결부 (130a, 130b, 135, 145, 140a, 및 140b) 중 하나 이상에 연결되도록 변경하여 설계될 수 있다.
도 4는 본 발명의 또 다른 실시형태에 따른 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지의 단면도이다. 도 4를 참조하면, 본 발명의 또 다른 실시형태에 따른 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지는 사파이어 기판 (또는 몰드 재질로 된 몰딩부일 수도 있음) (110), LED 웨이퍼와 같은 웨이퍼 레벨의 칩 (120), 회로 연결부 (130a, 130b, 135, 145, 140a, 및 140b), 절연층 (150), 제너 다이오드 (170), 및 범프 (190)를 포함한다.
도 4의 구조는 제너 다이오드 (170)가 범프 (190)를 이용하여 제 2양극 (140a)에 전기적으로 연결되는 것을 제외하고는 도 3의 구조와 동일하다. 본 구조에서도, 범프 (190)는 반드시 제 2양극 (140a)에 연결될 필요는 없으며, 회로 연결부 (130a, 130b, 135, 145, 140a, 및 140b) 중 하나 이상에 연결되도록 변경하여 설계될 수 있다.
도 5는 본 발명의 또 다른 실시형태에 따른 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지의 단면도이다. 도 5를 참조하면, 본 발명의 또 다른 실시형태에 따른 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지는 사파이어 기판 (또는 몰드 재질로 된 몰딩부일 수도 있음) (110), LED 웨이퍼와 같은 웨이퍼 레벨의 칩 (120), 회로 연결부 (130a, 130b, 135, 145, 140a, 및 140b), 절연층 (150), 및 수동 소자 (200)를 포함한다.
구체적으로는, 칩 (120) 하면에 솔더 (210)를 통해 수동 소자 (200)가 접합된다. 또한, 칩 음극 (125b)은 제 1음극 (130b)과 음극 연결부 (145)를 통해 제 2음극 (140b)과 전기적으로 연결되지만, 칩 양극 (125a)는 솔더 (210), 수동소자 양극 (220), 및 양극 연결부 (135)를 통해 제 2양극 (140a)과 전기적으로 연결된다. 본 구조에서, 수동 소자 (200)은 반드시 양극 연결부 (135)에 연결될 필요는 없으며, 회로 연결부 (130b, 135, 145, 140a, 및 140b) 중 하나 이상에 연결되도록 변경하여 설계될 수 있다.
도 6은 본 발명의 일 실시형태에 따른 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지의 제조 공정의 블록도이다. 도 6을 참조하면, 본 발명의 일 실시형태에 따른 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지의 제조 공정은 사파이어 기판상에 칩을 형성하는 단계 (S1), 칩 상에 ESD 보호칩과 제 1전극을 형성하고, 제 1전극상에 전극 연결부를 형성하는 단계 (S2), 제 1전극 또는 전극 연결부와 ESD 보호칩을 전기적으로 연결하거나, ESD 보호칩 상에 범프를 형성하는 단계 (S3), ESD 보호칩, 제 1전극, 전극 연결부, 범프를 매립하는 절연층 형성하는 단계 (S4), 절연층상에 전극 연결부와 전기적으로 연결되도록 제 2전극을 형성하되, S3 단계에서 범프를 형성한 경우, 상기 범프상에 연장하도록 형성하는 단계 (S5), 및 사파이어 기판을 제거하는 단계 (S6)로 이루어진다.
특히, (S2) 단계는 S1 단계에서 칩 형성 후, 칩 상에 제너 다이오드를 다이 본딩 공정 (예를 들어, 접착 에폭시를 이용하여 본딩)을 통하여 실장한다. 한편, 제너 다이오드 대신 수동소자 (예를 들어, ESD 보호용 바리스터 (Varistor) 등)를 사용할 경우 솔더를 이용한 표면 실장 기술 (SMT; surface mount technology) 공법으로 칩에 수동소자를 실장한다. 또한, 칩의 양극 및 음극상에는 각각 제 1양극 및 제 1음극과 같은 제 1전극을 형성한다. 단, 도 5에 도시된 바와 같이 필요에 따라 제 1양극과 제 1음극 중 하나 (도 5에서는 제 1음극만을 형성)만을 형성할 수도 있다.
또한, S3 단계는 제 1전극, (제 1양극 및 제 1음극) 과 전극 연결부 (양극 연결부 및 음극 연결부) 중 하나 이상에 ESD 보호칩을 와이어를 이용하여 전기적으로 연결하거나 ESD 보호칩상에 범프를 형성한다. 여기서 범프를 형성하는 이유는 S5 단계에서 형성할 제 2전극, 즉, 제 2양극 및 제 2음극 중 하나 이상에 전기적으로 연결하기 위함이다. 또한, S4단계에서는, 절연재료로 제 1전극, 전극 연결부, ESD 보호칩, 및 와이어 또는 범프를 매립하여 경화시킨다. 그리고 S5단계에서, 전극 연결부상에 제 2전극을 형성하되, S3 단계에서 EDS보호칩에 범프를 형성한 경우, 범프와 전기적으로 연결하기 위해, 제 2전극, 즉 제 2양극 또는 제 2음극을 범프까지 연장되도록 형성한다. 그리고 최종적으로 사파이어 기판을 제거하여 ESD 보호용 웨이퍼 레벨 칩 패키지를 완성한다.
그 결과 본 공정에 의해 제조된 도 3 내지 도 4와 같은 구조의 LED 패키지는 절연층 내부에 제너 다이오드 또는 수동 소자와 같은 ESD 보호칩이 내장되기 때문에, LED 패키지를 웨이퍼 레벨 사이즈로 유지함과 동시에 ESD 보호 기능까지 갖추도록 구현할 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 사파이어 기판 120: 칩
125a: 칩 양극 125b: 칩 음극
130a: 제 1양극 130b: 제 2양극
135: 양극 연결부 145: 음극 연결부
140a: 제 2양극 140b: 제 2음극
150: 절연층 160: 와이어
170: 제너 다이오드 180: 접착 에폭시
190: 범프 200: 수동소자
210: 솔더 220: 수동소자 양극
230: 수동소자 음극

Claims (7)

  1. 삭제
  2. 웨이퍼 레벨의 칩;
    상기 칩 상에 형성된 ESD(Electrostatic Discharge) 보호칩 및 제1전극;
    상기 제1전극 상에 형성된 전극연결부;
    상기 칩 상에 형성되고 상기 ESD 보호칩, 상기 제1전극, 상기 전극연결부를 매립하는 절연층;
    상기 절연층 상에 형성되고, 상기 전극연결부와 전기적으로 접속하는 제2전극;
    상기 절연층을 관통하여 형성되고, 상기 ESD 보호칩 및 상기 제2전극을 전기적으로 접속시키는 범프;
    를 포함하는 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지.
  3. 제 2항에 있어서,
    상기 제 1전극은 제 1양극 및 제 1음극을 포함하고, 상기 제 2전극은 제 2양극 및 제 2음극을 포함하며, 상기 전극연결부는 상기 제 1양극과 제 2양극을 연결하는 양극연결부 및 제 1음극과 제 2음극을 연결하는 음극연결부를 포함하는 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지.
  4. 제 2항 또는 제 3항에 있어서,
    상기 ESD 보호칩은, 제너다이오드 또는 수동소자인 ESD 보호칩을 내장한 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지.
  5. 삭제
  6. (a) 사파이어 기판상에 칩을 형성하는 단계;
    (b) 상기 칩 상에 ESD(Electrostatic Discharge) 보호칩과 제 1전극을 형성하고, 상기 제 1전극상에 전극 연결부를 형성하는 단계;
    (c) 상기 제 1전극 또는 전극 연결부와 상기 ESD 보호칩을 전기적으로 연결하는 연결부를 형성하거나 상기 ESD 보호칩 상에 범프를 형성하는 단계;
    (d) 상기 ESD 보호칩, 제 1전극, 전극 연결부, 및 연결부 또는 범프를 매립하는 절연층을 형성하는 단계;
    (e) 상기 절연층상에 상기 전극 연결부와 전기적으로 연결되도록 제 2전극을 형성하되, 상기 (c) 단계에서 범프를 형성한 경우, 상기 범프상에 연장하도록 형성하는 단계;
    (f) 상기 사파이어 기판을 제거하는 단계를 포함하는 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지 제조 방법.
  7. 제 6항에 있어서,
    상기 (b) 단계의 ESD 보호칩은 제너다이오드 또는 수동소자인 ESD 보호용 웨이퍼 레벨 칩 사이즈 패키지 제조 방법.
KR1020100076262A 2010-08-09 2010-08-09 Ｅｓｄ 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법 KR101197778B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100076262A KR101197778B1 (ko) 2010-08-09 2010-08-09 Ｅｓｄ 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100076262A KR101197778B1 (ko) 2010-08-09 2010-08-09 Ｅｓｄ 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120014298A KR20120014298A (ko) 2012-02-17
KR101197778B1 true KR101197778B1 (ko) 2012-11-06

Family

ID=45837382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100076262A KR101197778B1 (ko) 2010-08-09 2010-08-09 Ｅｓｄ 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101197778B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508697B2 (en) 2014-11-06 2016-11-29 Samsung Electronics Co., Ltd. Semiconductor light emitting device and semiconductor light emitting device package including the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012218457A1 (de) * 2012-10-10 2014-04-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102013202904A1 (de) 2013-02-22 2014-08-28 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102015100575A1 (de) * 2015-01-15 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
KR102305837B1 (ko) * 2015-03-02 2021-09-29 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114820A (ja) 2004-10-18 2006-04-27 Matsushita Electric Works Ltd 発光素子とその製造方法
JP2006216717A (ja) 2005-02-02 2006-08-17 Harvatek Corp ウエハーレベル電気光学半導体組立構造およびその製造方法
KR100769720B1 (ko) * 2006-10-16 2007-10-24 삼성전기주식회사 정전기 방전 충격에 대한 보호 기능이 내장된 고휘도 발광다이오드
US20100133568A1 (en) * 2008-12-03 2010-06-03 Kabushiki Kaisha Toshiba Light emitting device and method for manufacturing same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114820A (ja) 2004-10-18 2006-04-27 Matsushita Electric Works Ltd 発光素子とその製造方法
JP2006216717A (ja) 2005-02-02 2006-08-17 Harvatek Corp ウエハーレベル電気光学半導体組立構造およびその製造方法
KR100769720B1 (ko) * 2006-10-16 2007-10-24 삼성전기주식회사 정전기 방전 충격에 대한 보호 기능이 내장된 고휘도 발광다이오드
US20100133568A1 (en) * 2008-12-03 2010-06-03 Kabushiki Kaisha Toshiba Light emitting device and method for manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508697B2 (en) 2014-11-06 2016-11-29 Samsung Electronics Co., Ltd. Semiconductor light emitting device and semiconductor light emitting device package including the same

Also Published As

Publication number Publication date
KR20120014298A (ko) 2012-02-17

Similar Documents

Publication Publication Date Title
US8564005B2 (en) Light-emitting device package
US8860069B2 (en) Light-emitting device package having a molding member with a low profile, and method of manufacturing the same
KR102606852B1 (ko) 발광 소자
KR102237155B1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
US8242531B2 (en) Light emitting diode package
US8097476B2 (en) Light emitting diode and wafer level package method, wafer level bonding method thereof, and circuit structure for wafer level package
US8084777B2 (en) Light emitting diode source with protective barrier
JP2006093697A (ja) 静電放電衝撃に対する保護機能が内蔵された高輝度発光ダイオード
US20140319564A1 (en) Light emitting diode package and method for manucfacturing same
EP3014667B1 (en) Light emitting diode device
KR101197778B1 (ko) Ｅｓｄ 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법
TWI469393B (zh) 發光二極體封裝結構及封裝方法
TW201429005A (zh) 具有齊納（ｚｅｎｅｒ）二極體上之整合式反射遮罩的發光二極體封裝
EP3491678B1 (en) Light emitting device package with reflective side coating
US8791493B2 (en) Light emitting diode package and method for manufacturing the same
US11189769B2 (en) Light emitting device package with reflective side coating
KR101694374B1 (ko) 반도체 발광소자, 이의 제조방법, 및 이를 가지는 광원모듈
US20120132942A1 (en) Light emitting diode package
US20160020367A1 (en) Method for fabricating package structure
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
KR20090064717A (ko) 발광 다이오드 패키지
KR20140079588A (ko) 열전도도를 개선한 ｌｅｄ 패키지 및 그 제조 방법
US20150357527A1 (en) Method for manufacturing light-emitting device, and light-emitting device
KR101720285B1 (ko) 발광 장치
KR20140079115A (ko) 발광장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180910

Year of fee payment: 7