JP2011222551A - 絶縁放熱基板 - Google Patents
絶縁放熱基板 Download PDFInfo
- Publication number
- JP2011222551A JP2011222551A JP2010086331A JP2010086331A JP2011222551A JP 2011222551 A JP2011222551 A JP 2011222551A JP 2010086331 A JP2010086331 A JP 2010086331A JP 2010086331 A JP2010086331 A JP 2010086331A JP 2011222551 A JP2011222551 A JP 2011222551A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- insulating
- thickness
- circuit board
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Abstract
【解決手段】 絶縁放熱基板1は、熱伝導基板2、絶縁膜3、接合層4および回路板5を備える。絶縁放熱基板1は、熱伝導基板2の一方側の主面に絶縁膜3が設けられ、この絶縁膜3の熱伝導基板2とは反対側に、接合層4が設けられる。回路板5は、接合層4を介して絶縁膜3に接合される。絶縁膜3の厚みは100μm以下であり、絶縁膜3の接合層4側には、複数の凸部3aが形成される。この凸部3aは、絶縁膜3の厚み方向に垂直な仮想平面に対して凸に湾曲した曲面状の表面を有しており、仮想平面上で一方向に延び、かつ一方向と厚み方向の2方向に垂直な他方向に周期的に形成される。
【選択図】 図1A
Description
該熱伝導基板の一方の主面の少なくとも一部に設けられ、厚みが100μm以下の絶縁膜と、
該絶縁膜の前記熱伝導基板とは反対の面に設けられ、接合材料で構成される接合層と、
該接合層によって前記絶縁膜に接合され、金属で構成される回路板と、を備え、
前記絶縁膜は、前記接合層側に設けられる、厚み方向に垂直な仮想平面に対して凸に湾曲した曲面状の表面を有する複数の凸部であって、前記仮想平面上で一方向に延び、かつ前記一方向と前記厚み方向の2方向に垂直な他方向に周期的に形成される凸部を有することを特徴とする絶縁放熱基板である。
最外層以外の層のうち少なくとも1層が、他の層よりも密度が低いことを特徴とする。
絶縁放熱基板1は、熱伝導基板2、絶縁膜3、接合層4および回路板5を備える。図1Aに示すように、第1実施形態の絶縁放熱基板1では、熱伝導基板2の一方の主面の一部に絶縁膜3が設けられ、この絶縁膜3の熱伝導基板2とは反対の面に、接合層4が設けられる。回路板5は、接合層4を介して絶縁膜3に接合される。
まず、第1実施形態と同様に凸部6aを形成する。次にガラス瓶に投入するセラミックス微粒子を粒子径の大きな微粒子に入れ替えて、凸部6aに重ねて成膜を行う。セラミックス微粒子を粒子径の小さな微粒子に再度入れ替えて、さらに成膜を行う。このときディンプル形状の凹部6bの凹部開口は、粒子径の大きな微粒子の粒子径とほぼ同じ大きさとなる。
まず、第1実施形態と同様に凸部7aを形成する。次に回路板5の外周部に相当する領域を抜いたマスクで被覆した状態で、凸部7aの形成と同じ条件でさらに成膜する。マスクで被覆された領域には、さらなる成膜は行われないが、被覆されていない領域には、さらなる成膜が行われ、その部分の絶縁膜7の厚みのみが、他の領域よりも厚く形成される。なお、エアロゾルの吹き付けノズルをノズル径が小さいノズルに交換し、回路板5の外周部の形状に沿って部分的に成膜を行っても対向領域7bを形成することができる。
図6は、絶縁膜8の形成方法を示す模式図である。
熱伝導基板2として、30mm×30mm、厚さ4mmの主面が正方形状のアルミニウム基板を用いた。このアルミニウム基板は、片面に鏡面研磨処理を施した。
寸法24mm×10mm、厚さ150μmのアルミナ焼結体の板に、サンドブラスト処理を行い、表面粗化させたものを絶縁膜とした。触針式の表面粗さ計を用いて、この絶縁膜の表面形状を調べた結果、高低差1μm以下の凹凸が不規則に存在していることがわかった。また、凹凸の頂部には角部が形成されていた。
No.1と同様の方法で凹凸を持つ絶縁膜を形成した後、ガラス瓶のアルミナ粉末を平均粒径0.5μmのものから平均粒径2μmのものに入れ替えて、さらに重ねて成膜を行った。さらに、アルミナ粉末を平均粒径0.5μmのものに再度入れ替えて、この上から成膜を行った。
試料No.1と同様の方法で凹凸を持つ絶縁膜を形成した後、ビニルテープを用いて、回路板の外周部の形状に抜いてマスキングした。さらに熱伝導基板を5往復させて、さらに成膜した。
ノズル56の一部を面取りし、試料No.1と同様の方法で成膜した。
熱伝導基板の往復移動において、絶縁膜の凸部とエアロゾル濃度の最大となる周期とを一致させずに成膜した以外は、試料No.3と同様にした。以上の手順により作製したアルミナの絶縁膜について、触針式の表面粗さ計を用いて、表面形状を調べた。その結果、厚さ80μmで、周期的に凸部は形成されず、ほぼ平坦な絶縁膜が得られた。
回路板に熱伝導グリースを介してヒーターを接合した。また、熱伝導基板の、絶縁膜が形成されていない面を、熱伝導グリースを介して27℃のヒートシンクに接合した。この状態でヒーターを30Wで発熱させ、回路板とヒートシンクの温度差を熱電対で測定した。
−40℃/125℃にそれぞれ1分間、計5000サイクルのヒートサイクル試験を行った。絶縁放熱基板の断面を切断して鏡面研磨し、SEMで観察してクラックの有無を調べた。
絶縁膜の縁から1mm内側の絶縁膜の箇所に電極を接触させ、もう一方の電極を熱伝導基板に接触させ、これらの間に交流電圧を印加した。電圧値を50V毎に上昇させ、電流値が1mAを超えた時点の電圧値を測定した。
−40℃/125℃にそれぞれ1分間、計5000サイクルおよび30000サイクルのヒートサイクル試験を行った。絶縁放熱基板の断面を切断して鏡面研磨し、SEMで観察してクラックの有無を調べた。
2 熱伝導基板
3,6,7,8 絶縁膜
3a,6a,7a,8a 凸部
4 接合層
5 回路板
7b 対向領域
10,20,30 絶縁放熱基板
Claims (4)
- 金属で構成される熱伝導基板と、
該熱伝導基板の一方の主面の少なくとも一部に設けられ、厚みが100μm以下の絶縁膜と、
該絶縁膜の前記熱伝導基板とは反対の面に設けられ、接合材料で構成される接合層と、
該接合層によって前記絶縁膜に接合され、金属で構成される回路板と、を備え、
前記絶縁膜は、前記接合層側に形成される、厚み方向に垂直な仮想平面に対して凸に湾曲した曲面状の表面を有する複数の凸部であって、前記仮想平面上で一方向に延び、かつ前記一方向と前記厚み方向の2方向に垂直な他方向に周期的に形成される凸部を有することを特徴とする絶縁放熱基板。 - 前記凸部の表面には、ディンプル形状の凹凸が形成されていることを特徴とする請求項1に記載の絶縁放熱基板。
- 前記絶縁膜は、前記回路板の外周部に対向する領域の厚みが、他の領域の厚みよりも厚くなるように構成されていることを特徴とする請求項1または2に記載の絶縁放熱基板。
- 前記絶縁膜は3層以上の絶縁層から構成され、
最外層以外の層のうち少なくとも1層が、他の層よりも密度が低いことを特徴とする請求項1〜3のいずれか1つに記載の絶縁放熱基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010086331A JP5498839B2 (ja) | 2010-04-02 | 2010-04-02 | 絶縁放熱基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010086331A JP5498839B2 (ja) | 2010-04-02 | 2010-04-02 | 絶縁放熱基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011222551A true JP2011222551A (ja) | 2011-11-04 |
JP5498839B2 JP5498839B2 (ja) | 2014-05-21 |
Family
ID=45039191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010086331A Expired - Fee Related JP5498839B2 (ja) | 2010-04-02 | 2010-04-02 | 絶縁放熱基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5498839B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013046617A1 (ja) * | 2011-09-28 | 2013-04-04 | 三洋電機株式会社 | 素子搭載用基板、半導体モジュールおよび素子搭載用基板の製造方法 |
JP2015507374A (ja) * | 2012-03-06 | 2015-03-05 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | オプトエレクトロニクス半導体チップの製造方法、およびオプトエレクトロニクス半導体チップ |
JP2016139002A (ja) * | 2015-01-27 | 2016-08-04 | キヤノン株式会社 | 定着装置 |
US10889900B2 (en) | 2016-03-01 | 2021-01-12 | Nippon Steel Corporation | Ceramic laminate |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112018000457T5 (de) | 2017-02-23 | 2019-09-26 | Ngk Insulators, Ltd. | Isoliertes wärmeableitungssubstrat |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62224952A (ja) * | 1986-03-27 | 1987-10-02 | Toshiba Corp | 熱伝導性基板 |
JPH0494153A (ja) * | 1990-08-10 | 1992-03-26 | Nippondenso Co Ltd | 樹脂封止型半導体パッケージ |
JPH04123441A (ja) * | 1990-09-14 | 1992-04-23 | Hitachi Ltd | 半導体集積回路装置 |
JP2003266964A (ja) * | 2002-03-13 | 2003-09-25 | Fuji Photo Film Co Ltd | 平版印刷版原版 |
JP2006278558A (ja) * | 2005-03-28 | 2006-10-12 | Mitsubishi Materials Corp | 絶縁伝熱構造体及びパワーモジュール用基板 |
JP2007049116A (ja) * | 2005-07-11 | 2007-02-22 | Fujitsu Ltd | 多層配線基板の製造方法及び多層配線基板 |
-
2010
- 2010-04-02 JP JP2010086331A patent/JP5498839B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62224952A (ja) * | 1986-03-27 | 1987-10-02 | Toshiba Corp | 熱伝導性基板 |
JPH0494153A (ja) * | 1990-08-10 | 1992-03-26 | Nippondenso Co Ltd | 樹脂封止型半導体パッケージ |
JPH04123441A (ja) * | 1990-09-14 | 1992-04-23 | Hitachi Ltd | 半導体集積回路装置 |
JP2003266964A (ja) * | 2002-03-13 | 2003-09-25 | Fuji Photo Film Co Ltd | 平版印刷版原版 |
JP2006278558A (ja) * | 2005-03-28 | 2006-10-12 | Mitsubishi Materials Corp | 絶縁伝熱構造体及びパワーモジュール用基板 |
JP2007049116A (ja) * | 2005-07-11 | 2007-02-22 | Fujitsu Ltd | 多層配線基板の製造方法及び多層配線基板 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013046617A1 (ja) * | 2011-09-28 | 2013-04-04 | 三洋電機株式会社 | 素子搭載用基板、半導体モジュールおよび素子搭載用基板の製造方法 |
US9271389B2 (en) | 2011-09-28 | 2016-02-23 | Panasonic Intellectual Property Management Co., Ltd. | Device mounting board, semiconductor module, and method for fabricating the device mounting board |
JP2015507374A (ja) * | 2012-03-06 | 2015-03-05 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | オプトエレクトロニクス半導体チップの製造方法、およびオプトエレクトロニクス半導体チップ |
US9397280B2 (en) | 2012-03-06 | 2016-07-19 | Osram Opto Semiconductors Gmbh | Method of producing an optoelectronic semiconductor chip |
JP2016139002A (ja) * | 2015-01-27 | 2016-08-04 | キヤノン株式会社 | 定着装置 |
US10889900B2 (en) | 2016-03-01 | 2021-01-12 | Nippon Steel Corporation | Ceramic laminate |
Also Published As
Publication number | Publication date |
---|---|
JP5498839B2 (ja) | 2014-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5542765B2 (ja) | パワーモジュール | |
JP5627789B2 (ja) | 半導体装置とその製造方法 | |
JP5498839B2 (ja) | 絶縁放熱基板 | |
US20140035123A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP4654389B2 (ja) | ダイヤモンドヒートスプレッダの常温接合方法,及び半導体デバイスの放熱部 | |
JP2012169678A (ja) | 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法 | |
JP2012028674A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2018160706A (ja) | 絶縁放熱基板 | |
JP2014047362A (ja) | パワー半導体モジュールおよびパワー半導体モジュールの製造方法 | |
US10861769B2 (en) | Insulated heat dissipation substrate | |
JP5889488B2 (ja) | 電子回路装置 | |
JPWO2017169857A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
JPWO2016031020A1 (ja) | 半導体装置 | |
US10090223B2 (en) | Semiconductor device and method of manufacturing same | |
WO2017183222A1 (ja) | 半導体装置およびその製造方法 | |
JP2017073529A (ja) | 半導体装置 | |
JP4949535B2 (ja) | 複合体およびそれを用いた半導体装置、半導体モジュールならびにその製法 | |
US9349704B2 (en) | Jointed structure and method of manufacturing same | |
JP2013018003A (ja) | 金属接合構造とその製造方法 | |
JP6497616B2 (ja) | ヒートスプレッダ | |
JP6375086B1 (ja) | 絶縁放熱基板 | |
JP5884625B2 (ja) | 半導体デバイス | |
JP2014030059A (ja) | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 | |
JP2005032791A (ja) | 放熱部材、回路基板および半導体装置 | |
JP2003152141A (ja) | セラミックス放熱回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5498839 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |