JP2000223622A5 - 半導体装置およびそれを使用した実装構造体 - Google Patents
半導体装置およびそれを使用した実装構造体 Download PDFInfo
- Publication number
- JP2000223622A5 JP2000223622A5 JP1999021240A JP2124099A JP2000223622A5 JP 2000223622 A5 JP2000223622 A5 JP 2000223622A5 JP 1999021240 A JP1999021240 A JP 1999021240A JP 2124099 A JP2124099 A JP 2124099A JP 2000223622 A5 JP2000223622 A5 JP 2000223622A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- mounting
- electrodes
- main surface
- resin sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 111
- 239000011347 resin Substances 0.000 claims description 39
- 229920005989 resin Polymers 0.000 claims description 39
- 238000007789 sealing Methods 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 9
- 238000005476 soldering Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005219 brazing Methods 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 241000272168 Laridae Species 0.000 claims 2
- 230000000875 corresponding Effects 0.000 claims 1
- 230000002093 peripheral Effects 0.000 claims 1
- 238000009736 wetting Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
Description
本発明の一つの目的は、実装基板上への表面実装時、樹脂封止型半導体装置の傾きを防ぎ実装不良の発生を防止することができる樹脂封止型半導体装置の製造方法を提供することにある。
本発明の一つの目的は、実装基板上へ表面実装される樹脂封止型半導体装置のリペア性を改善することができる樹脂封止型半導体装置の製造方法を提供することにある。
本発明の一つの目的は、実装基板上へ表面実装される樹脂封止型半導装置が、実装基板上で傾くことなく実装される実装構造体を提供することにある。
本発明の一つの目的は、実装基板上へ表面実装される樹脂封止型半導体装置のリペア性を改善することができる樹脂封止型半導体装置の製造方法を提供することにある。
本発明の一つの目的は、実装基板上へ表面実装される樹脂封止型半導装置が、実装基板上で傾くことなく実装される実装構造体を提供することにある。
すなわち、本発明の半導体装置は、樹脂封止体と、前記樹脂封止体内に位置し、一主面に複数の電極を有する半導体チップと、前記樹脂封止体内に位置し、かつ前記半導体チップを搭載する搭載面及びこの搭載面とは反対側に形成され実装基板に半田付けされる非搭載面を有する半導体チップ搭載部と、前記半導体チップの前記複数の電極に信号を入力又は前記複数の電極から信号を出力するために前記半導体チップの前記複数の電極に接続され前記樹脂封止体外に延在する複数の入出力用リードと、を有し、前記半導体チップ搭載部の前記非搭載面は互いに分離された複数の領域から成り、この複数の領域が前記樹脂封止体から露出し、この露出した複数の領域が半田付け領域となることを特徴とするものである。
また、本発明の半導体装置は、一主面に複数の電極を有する半導体チップと、前記半導体チップが搭載される主面を有する半導体チップ搭載部と、前記半導体チップの前記複数の電極に信号を入力又は前記複数の電極から信号を出力するために前記複数の電極に接続され前記半導体チップから遠去かる方向に延在する複数の入出力用リードと、前記半導体チップ、前記半導体チップ搭載部および前記複数の入出力用リードの一部を封止する樹脂封止体と、を有し、前記半導体チップ搭載部の、前記半導体チップを搭載する前記主面とは反対側の他の主面は、鑞材に濡れにくい物質により複数の領域に分離されて前記樹脂封止体から露出し、この露出した複数の領域が鑞材接続部となることを特徴とするものである。
さらに、本発明の半導体装置は、樹脂封止体と、前記樹脂封止体の内部に位置し、一主面に複数の電極を有する半導体チップと、前記半導体チップを搭載する搭載面及びこの搭載面とは反対側に形成され実装基板に半田付けされる非搭載面を有する半導体チップ搭載部と、前記半導体チップに一端が近接する複数のインナーリードと、前記半導体チップの前記複数の電極と前記複数のインナーリードとをそれぞれ電気的に接続する接続体と、を有し、前記複数のインナーリードの他端は前記樹脂封止体外に延在する複数のアウターリードと一体になり、さらに前記半導体チップ搭載部の前記非搭載面はソルダーレジストにより互いに分離された複数の領域から成り、この複数の領域が前記樹脂封止体の一表面から露出し、この露出した複数の領域が複数の半田付け領域となることを特徴とするものである。
さらに、本発明の半導体装置は、一主面に複数の電極を有する半導体チップと、前記半導体チップが搭載される主面を有するタブと、前記半導体チップに一端が近接する複数のインナーリードと、前記複数のインナーリードそれぞれと一体となっている複数のアウターリードと、前記半導体チップの前記複数の電極と前記インナーリードとをそれぞれ電気的に接続する接続体と、前記半導体チップ、前記タブおよび前記複数のインナーリードを封止する樹脂封止体と、を有し、前記タブの前記半導体チップを搭載する前記主面とは反対側の他の主面が前記樹脂封止体から露出し、前記樹脂封止体から露出する前記タブの前記他の主面は、半田に濡れにくい物質により互いに分離された複数の露出領域から成り、この複数の露出領域が実装基板との半田付けのための半田付け領域として用いられることを特徴とするものである。
また、本発明の樹脂封止型半導体装置は、樹脂封止体と、前記樹脂封止体内に位置し一主面に複数の電極を有する半導体チップと、前記樹脂封止体内に位置し前記半導体チップを搭載する搭載面及びこの搭載面とは反対側の非搭載面を有する半導体チップ搭載部と、前記半導体チップの複数の電極に信号を入力又は前記複数の電極から信号を出力するために前記複数の電極に接続され前記樹脂封止体外に延在する複数の入出力用リードとを有し、さらに前記半導体チップ搭載部の前記非搭載面は互いに分離された複数の領域から成り、この複数の領域が前記樹脂封止体から露出していることを特徴とするものである。
また、本発明の半導体装置は、一主面に複数の電極を有する半導体チップと、前記半導体チップが搭載される主面を有する半導体チップ搭載部と、前記半導体チップの前記複数の電極に信号を入力又は前記複数の電極から信号を出力するために前記複数の電極に接続され前記半導体チップから遠去かる方向に延在する複数の入出力用リードと、前記半導体チップ、前記半導体チップ搭載部および前記複数の入出力用リードの一部を封止する樹脂封止体と、を有し、前記半導体チップ搭載部の、前記半導体チップを搭載する前記主面とは反対側の他の主面は、鑞材に濡れにくい物質により複数の領域に分離されて前記樹脂封止体から露出し、この露出した複数の領域が鑞材接続部となることを特徴とするものである。
さらに、本発明の半導体装置は、樹脂封止体と、前記樹脂封止体の内部に位置し、一主面に複数の電極を有する半導体チップと、前記半導体チップを搭載する搭載面及びこの搭載面とは反対側に形成され実装基板に半田付けされる非搭載面を有する半導体チップ搭載部と、前記半導体チップに一端が近接する複数のインナーリードと、前記半導体チップの前記複数の電極と前記複数のインナーリードとをそれぞれ電気的に接続する接続体と、を有し、前記複数のインナーリードの他端は前記樹脂封止体外に延在する複数のアウターリードと一体になり、さらに前記半導体チップ搭載部の前記非搭載面はソルダーレジストにより互いに分離された複数の領域から成り、この複数の領域が前記樹脂封止体の一表面から露出し、この露出した複数の領域が複数の半田付け領域となることを特徴とするものである。
さらに、本発明の半導体装置は、一主面に複数の電極を有する半導体チップと、前記半導体チップが搭載される主面を有するタブと、前記半導体チップに一端が近接する複数のインナーリードと、前記複数のインナーリードそれぞれと一体となっている複数のアウターリードと、前記半導体チップの前記複数の電極と前記インナーリードとをそれぞれ電気的に接続する接続体と、前記半導体チップ、前記タブおよび前記複数のインナーリードを封止する樹脂封止体と、を有し、前記タブの前記半導体チップを搭載する前記主面とは反対側の他の主面が前記樹脂封止体から露出し、前記樹脂封止体から露出する前記タブの前記他の主面は、半田に濡れにくい物質により互いに分離された複数の露出領域から成り、この複数の露出領域が実装基板との半田付けのための半田付け領域として用いられることを特徴とするものである。
また、本発明の樹脂封止型半導体装置は、樹脂封止体と、前記樹脂封止体内に位置し一主面に複数の電極を有する半導体チップと、前記樹脂封止体内に位置し前記半導体チップを搭載する搭載面及びこの搭載面とは反対側の非搭載面を有する半導体チップ搭載部と、前記半導体チップの複数の電極に信号を入力又は前記複数の電極から信号を出力するために前記複数の電極に接続され前記樹脂封止体外に延在する複数の入出力用リードとを有し、さらに前記半導体チップ搭載部の前記非搭載面は互いに分離された複数の領域から成り、この複数の領域が前記樹脂封止体から露出していることを特徴とするものである。
Claims (13)
- 樹脂封止体と、
前記樹脂封止体内に位置し、一主面に複数の電極を有する半導体チップと、
前記樹脂封止体内に位置し、かつ前記半導体チップを搭載する搭載面及びこの搭載面とは反対側に形成され実装基板に半田付けされる非搭載面を有する半導体チップ搭載部と、
前記半導体チップの前記複数の電極に信号を入力又は前記複数の電極から信号を出力するために前記半導体チップの前記複数の電極に接続され前記樹脂封止体外に延在する複数の入出力用リードと、
を有し、
前記半導体チップ搭載部の前記非搭載面は互いに分離された複数の領域から成り、この複数の領域が前記樹脂封止体から露出し、この露出した複数の領域が半田付け領域となることを特徴とする半導体装置。 - 一主面に複数の電極を有する半導体チップと、
前記半導体チップが搭載される主面を有する半導体チップ搭載部と、
前記半導体チップの前記複数の電極に信号を入力又は前記複数の電極から信号を出力するために前記複数の電極に接続され前記半導体チップから遠去かる方向に延在する複数の入出力用リードと、
前記半導体チップ、前記半導体チップ搭載部および前記複数の入出力用リードの一部を封止する樹脂封止体と、
を有し、
前記半導体チップ搭載部の、前記半導体チップを搭載する前記主面とは反対側の他の主面は、鑞材に濡れにくい物質により複数の領域に分離されて前記樹脂封止体から露出し、この露出した複数の領域が鑞材接続部となることを特徴とする半導体装置。 - 樹脂封止体と、
前記樹脂封止体の内部に位置し、一主面に複数の電極を有する半導体チップと、
前記半導体チップを搭載する搭載面及びこの搭載面とは反対側に形成され実装基板に半田付けされる非搭載面を有する半導体チップ搭載部と、
前記半導体チップに一端が近接する複数のインナーリードと、
前記半導体チップの前記複数の電極と前記複数のインナーリードとをそれぞれ電気的に接続する接続体と、
を有し、
前記複数のインナーリードの他端は前記樹脂封止体外に延在する複数のアウターリードと一体になり、さらに前記半導体チップ搭載部の前記非搭載面はソルダーレジストにより互いに分離された複数の領域から成り、この複数の領域が前記樹脂封止体の一表面から露出し、この露出した複数の領域が複数の半田付け領域となることを特徴とする半導体装置。 - 前記半導体チップの前記複数の電極と前記複数のインナーリードとを電気的に接続する前記接続体はボンディングワイヤであることを特徴とする請求項3に記載の半導体装置。
- 前記複数のアウターリードは、ガルウィング形状に成形されていることを特徴とする請求項4に記載の半導体装置。
- 一主面に複数の電極を有する半導体チップと、
前記半導体チップが搭載される主面を有するタブと、
前記半導体チップに一端が近接する複数のインナーリードと、
前記複数のインナーリードそれぞれと一体となっている複数のアウターリードと、
前記半導体チップの前記複数の電極と前記インナーリードとをそれぞれ電気的に接続する接続体と、
前記半導体チップ、前記タブおよび前記複数のインナーリードを封止する樹脂封止体と、
を有し、
前記タブの前記半導体チップを搭載する前記主面とは反対側の他の主面が前記樹脂封止体から露出し、
前記樹脂封止体から露出する前記タブの前記他の主面は、半田に濡れにくい物質により互いに分離された複数の露出領域から成り、この複数の露出領域が実装基板との半田付けのための半田付け領域として用いられることを特徴とする半導体装置。 - 前記タブの前記他の主面を前記複数の露出領域に分離する、前記半田に濡れにくい物質は樹脂から成ることを特徴とする請求項6に記載の半導体装置。
- 前記樹脂は前記樹脂封止体の樹脂であることを特徴とする請求項7に記載の半導体装置。
- 前記半導体チップの前記複数の電極と前記インナーリードとをそれぞれ電気的に接続する前記接続体はボンディングワイヤであることを特徴とする請求項6に記載の半導体装置。
- 前記複数のアウターリードは、ガルウィング形状に成形されていることを特徴とする請求項6に記載の半導体装置。
- 一主面に複数の電極を有する半導体チップと、前記半導体チップが搭載される主面を有する半導体チップ搭載部と、前記半導体チップの複数の電極に信号を入力又は前記複数の電極から信号を出力するために前記複数の電極に接続され前記半導体チップから遠去かる方向に延在する複数の入出力用リードと、前記半導体チップ、前記半導体チップ搭載部および前記複数の入出力用リードの一部を封止する樹脂封止体とを有し、前記半導体チップ搭載部の前記半導体チップを搭載する主面とは反対側の他の主面はろう材に濡れにくい物質により複数の領域に分離されて前記樹脂封止体から露出している半導体装置と、前記半導体装置の前記半導体チップ搭載部の非搭載面の複数の露出領域と同一パターンを有する第1の複数のランド及び前記半導体装置の複数の入出力用リードに対応する第2の複数のランドが構成された表面を有する実装基板とを有し、さらに、前記第1及び第2の複数のランドに前記半導体装置が半田付けされていることを特徴とする実装構造体。
- 一主面に複数の電極を有する半導体チップと、前記半導体チップが搭載される主面を有する半導体チップ搭載部と、前記半導体チップに一端が近接する複数のインナーリードと、前記複数のインナーリードそれぞれと一体となっている複数のアウターリードと、前記半導体チップの複数の電極と前記インナーリードとを電気的に接続する接続体と、前記半導体チップ、前記半導体チップ搭載部および前記複数のインナーリードを封止する樹脂封止体とを有し、前記半導体チップ搭載部の前記半導体チップを搭載する主面とは反対側の他の主面が前記樹脂封止体から露出し、さらに前記樹脂封止体から露出する前記半導体チップ搭載部の他の主面は、前記搭載部の他の主面から前記搭載部内に埋め込まれた樹脂により互いに分離された複数の露出領域から成る半導体装置と、前記半導体装置の前記半導体チップ搭載部の他の主面の複数の露出領域と同一パターンを有する第1の複数のランド及び前記半導体装置の複数のアウターリードに対応する第2の複数のランドが形成された表面を有する実装基板とからなり、さらに、前記実装基板の第1及び第2の複数のランドに前記半導体装置が半田付けされていることを特徴とする実装構造体。
- 前記第1の複数のランドと前記半導体装置との半田付けは、前記第1の複数のランドの周辺部分だけが半田付けされていることを特徴とする請求項12に記載の実装構造体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02124099A JP3839178B2 (ja) | 1999-01-29 | 1999-01-29 | 半導体装置 |
US09/481,594 US6501160B1 (en) | 1999-01-29 | 2000-01-12 | Semiconductor device and a method of manufacturing the same and a mount structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02124099A JP3839178B2 (ja) | 1999-01-29 | 1999-01-29 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000223622A JP2000223622A (ja) | 2000-08-11 |
JP2000223622A5 true JP2000223622A5 (ja) | 2005-06-09 |
JP3839178B2 JP3839178B2 (ja) | 2006-11-01 |
Family
ID=12049540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02124099A Expired - Fee Related JP3839178B2 (ja) | 1999-01-29 | 1999-01-29 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6501160B1 (ja) |
JP (1) | JP3839178B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6856006B2 (en) * | 2002-03-28 | 2005-02-15 | Siliconix Taiwan Ltd | Encapsulation method and leadframe for leadless semiconductor packages |
DE10332017A1 (de) * | 2003-07-14 | 2005-03-03 | Infineon Technologies Ag | Elektronisches Bauteil und Flachleiterrahmen zur Herstellung des Bauteils |
JP4111199B2 (ja) * | 2005-03-10 | 2008-07-02 | ヤマハ株式会社 | 半導体パッケージ、及びこれを回路基板に実装する方法 |
US8004069B2 (en) * | 2005-12-21 | 2011-08-23 | Freescale Semiconductor, Inc. | Lead frame based semiconductor package and a method of manufacturing the same |
JP4770514B2 (ja) | 2006-02-27 | 2011-09-14 | 株式会社デンソー | 電子装置 |
WO2007127202A1 (en) * | 2006-04-28 | 2007-11-08 | Sandisk Corporation | Molded sip package with reinforced solder columns |
US8878346B2 (en) * | 2006-04-28 | 2014-11-04 | Sandisk Technologies Inc. | Molded SiP package with reinforced solder columns |
WO2008059301A1 (en) * | 2006-11-14 | 2008-05-22 | Infineon Technologies Ag | An electronic component and method for its production |
JP5066971B2 (ja) * | 2007-03-27 | 2012-11-07 | 株式会社デンソー | モールドパッケージの実装構造 |
WO2009081494A1 (ja) * | 2007-12-26 | 2009-07-02 | Renesas Technology Corp. | 半導体装置及びその製造方法 |
US8455988B2 (en) * | 2008-07-07 | 2013-06-04 | Stats Chippac Ltd. | Integrated circuit package system with bumped lead and nonbumped lead |
US20100295160A1 (en) * | 2009-05-22 | 2010-11-25 | Advanced Semiconductor Engineering, Inc. | Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof |
JP5308979B2 (ja) * | 2009-09-30 | 2013-10-09 | 新電元工業株式会社 | 半導体パッケージ |
US8748750B2 (en) | 2011-07-08 | 2014-06-10 | Honeywell International Inc. | Printed board assembly interface structures |
CN109256352B (zh) * | 2018-10-15 | 2021-10-08 | 深圳成为控股有限公司 | 芯片热熔、焊接封装机 |
CN109686718B (zh) * | 2019-01-24 | 2024-05-14 | 上海兴感半导体有限公司 | 封装结构 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4918511A (en) * | 1985-02-01 | 1990-04-17 | Advanced Micro Devices, Inc. | Thermal expansion compensated metal lead frame for integrated circuit package |
JPS61216454A (ja) | 1985-03-22 | 1986-09-26 | Toshiba Corp | 樹脂封止型半導体装置 |
US5287003A (en) * | 1991-02-26 | 1994-02-15 | U.S. Philips Corporation | Resin-encapsulated semiconductor device having a passivation reinforcement hard polyimide film |
JPH04317360A (ja) | 1991-04-16 | 1992-11-09 | Sony Corp | 樹脂封止型半導体装置 |
US5213868A (en) * | 1991-08-13 | 1993-05-25 | Chomerics, Inc. | Thermally conductive interface materials and methods of using the same |
JPH05291459A (ja) | 1992-04-07 | 1993-11-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH08115989A (ja) * | 1994-08-24 | 1996-05-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2844316B2 (ja) | 1994-10-28 | 1999-01-06 | 株式会社日立製作所 | 半導体装置およびその実装構造 |
JP2611748B2 (ja) * | 1995-01-25 | 1997-05-21 | 日本電気株式会社 | 樹脂封止型半導体装置 |
JPH08316372A (ja) * | 1995-05-16 | 1996-11-29 | Toshiba Corp | 樹脂封止型半導体装置 |
JP2924854B2 (ja) * | 1997-05-20 | 1999-07-26 | 日本電気株式会社 | 半導体装置、その製造方法 |
US6211462B1 (en) * | 1998-11-05 | 2001-04-03 | Texas Instruments Incorporated | Low inductance power package for integrated circuits |
-
1999
- 1999-01-29 JP JP02124099A patent/JP3839178B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-12 US US09/481,594 patent/US6501160B1/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6736306B2 (en) | Semiconductor chip package comprising enhanced pads | |
JP2520575B2 (ja) | 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法 | |
KR100253363B1 (ko) | 반도체 패키지용 기판과 그 기판을 이용한 랜드 그리드 어레이반도체 패키지 및 그들의 제조 방법 | |
JP5090385B2 (ja) | 改善された半田ボールランドの構造を有する半導体パッケージ | |
US6734557B2 (en) | Semiconductor device | |
JP2000223622A5 (ja) | 半導体装置およびそれを使用した実装構造体 | |
KR19990039991A (ko) | 적층형 볼그리드 어레이 반도체 패키지 및 그의 제조방법 | |
JPH09260436A (ja) | 半導体装置 | |
JP3839178B2 (ja) | 半導体装置 | |
JP2006032775A (ja) | 電子装置 | |
JP2002334964A (ja) | 半導体装置 | |
KR100253376B1 (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
KR100281298B1 (ko) | 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법 | |
KR100671808B1 (ko) | 반도체 장치 | |
KR100337455B1 (ko) | 반도체패키지 | |
JP3565454B2 (ja) | 樹脂封止型半導体装置 | |
JP3825196B2 (ja) | 電子回路装置 | |
JP3707639B2 (ja) | エリアアレイパッケージ型半導体装置の構造 | |
JP2500610B2 (ja) | 半導体装置 | |
JP2739366B2 (ja) | 電子部品搭載用基板 | |
JPH0222886A (ja) | 混成集積回路 | |
KR100791575B1 (ko) | 테이프캐리어형 반도체 장치 | |
JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
KR100548592B1 (ko) | 적층형 마이크로 비 지 에이 패키지 | |
JPH05335437A (ja) | 半導体装置 |