JP3565454B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP3565454B2
JP3565454B2 JP21552495A JP21552495A JP3565454B2 JP 3565454 B2 JP3565454 B2 JP 3565454B2 JP 21552495 A JP21552495 A JP 21552495A JP 21552495 A JP21552495 A JP 21552495A JP 3565454 B2 JP3565454 B2 JP 3565454B2
Authority
JP
Japan
Prior art keywords
terminal
lead frame
resin
external
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21552495A
Other languages
English (en)
Other versions
JPH0945818A (ja
Inventor
茂樹 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP21552495A priority Critical patent/JP3565454B2/ja
Publication of JPH0945818A publication Critical patent/JPH0945818A/ja
Application granted granted Critical
Publication of JP3565454B2 publication Critical patent/JP3565454B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【0001】
【産業上の利用分野】
本発明は,半導体装置の多端子化に対応でき、且つ、実装性の良い樹脂封止型半導体装置に関するものである。
【0002】
【従来の技術】
近年、半導体装置は、LSIのASICに代表されるように、電子機器の高性能化と軽薄短小の傾向から、益々、高集積、小型化、高機能化が求められるようになってきている。
これに伴い、リードフレームを用いた樹脂封止型の半導体装置(プラスチックパッケージ)においても、SOJ(Small Outline J−leaded Package)やQFP(Quad Flat Package)のような表面実装型のパッケージの実用化を経て、TSOP(Thin SmallOutlinePackage)へと薄型化を主軸としたパッケージの小型化を目的とした開発、更には、パッケージ内部の3次元化によるチップ収納効率目的としたLOC(Lead On Chip)の構造的な開発が、高集積化技術、小型化技術の進歩とともに行われてきた。
【0003】
しかしながら、上記従来のパッケージには、パッケージ外周部分のリードの引き回しがあり、小型化は、ぼぼ限界と言われるようになってきた。
特に、TSOPに代表される半導体装置の多端子化に対しては、リードフレームのインナーリードピッチ、アウターリードピッチの狭小化から、多端子化には限界が見えてきた。これは、インナーリードピッチの狭小化に対しては、微細加工上の問題やボンディング性の問題があり、アウターリードピッチの狭小化からは実装性の問題があることによる。
一つには、微細加工に適していると言われる、図5に示す従来のエッチング加工において、リードフレーム素材の板厚を薄くすることにより、微細加工がし易くなるが、板厚を薄くするにしたがいアウターリードの強度確保が難しくなる為である。
【0004】
【発明が解決しようとする課題】
このような状況のもと、外形寸法をほぼ半導体素子に合わせて封止用樹脂により樹脂封止したCSP(Chip Size Package)と言われる、小型で実装性が良いパッケージが提案されるようになってきたが、このCSPにおいても、多端子化に対しての対応が求められていた。
また、CSPは、実装面では優れるものの、半導体素子の端子(バンプ)とインナーリードとの結線の作業性や該結線に起因したパッケージクラック等の問題が残っており、この対応が求められていた。
本発明は、このような状況のもと、リードフレームを用いたCSPタイプの樹脂封止型半導体装置において、小型で実装性が良く、且つ、多端子化に対応できるものを提供しようとするものである。
同時に、半導体素子の端子(バンプ)とインナーリードとの結線に起因したパッケージクラックの発生が少なくできるものを提供しようとするものである。
【0005】
【課題を解決するための手段】
本発明の樹脂封止型半導体装置は、外形加工されたリードフレームを用い、外形寸法をほぼ半導体素子に合わせて封止用樹脂により樹脂封止したCSP(Chip Size Package)型の半導体装置であって、半導体素子の端子(バンプ)とリードフレームの内部端子とはギャングボンディングにより電気的に結線されて、半導体素子をリードフレームに固定しており、リードフレームは、前記内部端子と、外部回路への接続のための第一外部端子と第二外部端子と、半導体素子の端子(バンプ)形成面に沿い、前記内部端子と第一外部端子ないし第二外部端子とを、または第一外部端子と第二外部端子とを一体的に連結する接続リードとを有し、前記第一外部端子は半導体素子の端子(バンプ)形成面へ直交して柱状に、一次元的ないし二次元的に複数個設けられ、且つ、第一外部端子の外部側の先端部には半田からなる外部電極が、その一部を樹脂部より露出するように設けられており、第二外部端子は少なくとも、半導体素子の端子面側でない側面側に樹脂より露出されて設けられていることを特徴とするものである。
そして、上記におけるリードフレームは、エッチング加工により少なくとも内部端子を含むインナーリード先端の厚さをリードフレーム素材の厚さよりも薄肉に外形加工したもので、内部端子及び第一の外部端子部を含む領域の接続リードはリードフレーム素材の板厚よりも薄く形成され、各内部端子のギャングボンデイングする面はリードフレーム素材の一方の面で、同一平面上にあり、第一外部端子部はリードフレーム素材の厚さと同じ厚さであることを特徴とするものである。そしてまた、上記において、半導体素子の端子(バンプ)は半導体素子の端子(バンプ)形成面の1辺に平行な、中心を通る線上に沿って設けられていることを特徴とするものである。
【0006】
【作用】
本発明の樹脂封止型半導体装置は、このような構成にすることにより、小型で実装性が良く、且つ、多端子化に対応できる半導体装置の提供を可能としていま。同時に、半導体素子の端子(バンプ)とインナーリードとの結線に起因したパッケージクラックの発生が少なくできる半導体装置の提供を可能としている。詳しくは、外形加工されたリードフレームを用いた、CSP(Chip SizePackage)型の樹脂封止型の半導体装置であって、リードフレームは、半導体素子側の面にて半導体素子の端子(バンプ)と内部端子とをギャングボンディングにより電気的に結線しており、第一外部端子は半導体素子の端子(バンプ)形成面へ直交して柱状に、一次元的ないし二次元的に複数個設け、且つ、第二外部端子は少なくとも、半導体素子の端子面側でない側面側に樹脂より露出されて設けられていることにより、パッケージの小型化と多端子化を可能としている。
そして、上記におけるリードフレームは、エッチング加工により内部端子および少なくとも内部端子と第一外部端子部とを含む領域の接続リードの厚さをリードフレーム素材の厚さよりも薄肉に外形加工したもので、内部端子はリードフレーム素材の板厚よりも薄く形成され、各内部端子のギャングボンデイングする面はリードフレーム素材の一方の面で、同一平面上にあり、第一外部端子部はリードフレーム素材の厚さと同じ厚さとすることにり、ギャングボンディングの際の応力の解放がし易いものとしており、半導体装置作製工程における各種熱処理等により起こる、前記応力に起因したパッケージクラック等の欠陥が発生しにくいものとしている。
内部端子および接続リードを薄肉にすることにより、一層の多端子化に対応できるものとしている。
更に、外形寸法をほぼ半導体素子に合わせて封止用樹脂により樹脂封止したCSPとすることにより、パッケージ内部の配線長を短かくでき、寄生容量が小さくなり信号の伝搬遅延時間が短くなる、等の利点を備えたものとしている。
【0007】
【実施例】
本発明の樹脂封止型半導体装置を実施例に基づいて説明する。図1(a)は実施例の樹脂封止型半導体装置の一部分を展開した斜視図で、図1(b)はその断面概略図を示したものであるが、半導体素子とリードフレームの上下位置関係は逆で示してある。
図2は本実施例の半導体装置に用いられたリードフレームの平面図を示したものである。
図1、2中、100は樹脂封止型半導体装置、110は半導体素子、110Aは端子(バンプ)、120はリードフレーム、121は内部端子、122は第一外部端子、123は第二外部端子、124は接続リード、125はダムバー、126連結部、127フレーム(枠部)、130は外部電極(半田)、140は封止用樹脂、160は中心線である。本実施例の樹脂封止型半導体装置100は、図2に示す、エッチングにより外形加工されたリードフレーム120を用い、外形寸法をほぼ半導体素子に合わせて封止用樹脂140により樹脂封止したCSP(Chip Size Package)型の半導体装置である。
尚、図1では分かり易くするくため端子数、リード数等を少なく図示してある。
リードフレーム120の内部端子121は、ほぼ中心線160上にて、半導体素子110の端子(バンプ)110Aとギャングボンディングにより電気的に結線されている。
リードフレーム120の第一外部端子122は、外部回路への接続のための端子で、半導体素子110の端子(バンプ)110A形成面へ直交するように形成されており、この端子の外部側には半田からなる外部電極130が封止用樹脂140から外部へ露出するように設けられている。
第二外部端子123も外部回路への接続のための端子で、少なくとも、半導体素子110の端子(バンプ)110A形成面でない側面に樹脂より露出されて設けられている。
接続リード124は、半導体素子110の端子(バンプ)110A形成面に沿い、内部端子121と第一外部端子122とを、ないし第一外部端子122と第二外部端子123とを一体的に連結している。
【0008】
図1(b)に示すように、図2にその平面図が示される本実施例に用いられたリードフレーム120は、内部端子121を含む接続リード124の厚さt1 をリードフレーム素材の厚さt0 よりも薄肉に外形加工してあり、第一外部端子122はリードフレーム素材の厚さt0 と同じ厚さに形成してあり、各内部端子のギャングボンデイングする面はリードフレーム素材の一方の面であって、同一平面上になるように形成してある。
そして、第二外部端子123の近傍で、接続リード124は、第一外部端子の先端方向へ折れ曲がった形状をしている。この為、各内部端子121と半導体素子110の端子(バンプ)110Aとを一括してギャングボンディングする際に、リードフレームに応力がかかるが、図1(b)に示すように、応力が解放し易い形状になっている。
また、内部端子121および接続リード124の少なくとも一部を薄肉にしてあることにより、多端子化に対応できるものとしている。
尚、使用したリードフレーム120の42合金(42%ニッケル−鉄合金)を素材としたもので、素材の厚さは、第一外部端子部の厚さと同じく0.15mm厚で、内部端子121等、薄肉部の厚さは0.05mmであった。
【0009】
次に、本実施例半導体装置100の製造方法を図3を基づいて簡単に説明する。
図3は本実施例半導体装置100の製造工程を示したもので、第一外部端子とそれに接続する接続リードを示した断面図である。
先ず、エッチング加工にて、図2に示すリードフレーム120を作製する。(図3(a)
リードフレーム120の作製は、リードフレーム素材の両面に感光性のレジストを塗布した後に、所定のパターン版を用い両面のレジストをパターンニングした後に、乾燥等の処理を経て、通常の塩化第二鉄を主成分としたエッチング液をスプレー噴射して外形加工したものであるが、図2に示す、内部端子121や接続端子124の一部を薄肉に形成するためにパターン版を工夫して、外形加工するとともに、その部分を薄肉にエッチング形成する。
【0010】
このような、外形加工方法は、例えば図4(a)に示すように、リードフレーム素材410の両面に感光性のレジスト420を全面塗布した後に、所定のパターン版を用いて製版して図4(b)に示すように、リードフレーム素材の両面にレジストパターン420A、420Bを形成し、図4(c)に示すように、リードフレーム素材420の両面からエッチング液430を吹きかけ、リードフレーム素材420の板厚よりも薄肉に外形加工するのであるが、パターン版を工夫して、それぞれ図4(b1)、図4(b2)に示す420A、420Bのようなレジストパターンを形成することにより、リードフレーム素材よりも薄肉の接続リード124と、リードフレーム素材と同じ厚さの第一外部端子122をエッチング加工にて作製する。
A1−A2、B1−B2に対応する位置におけるエッチング完了後の断面が、それぞれ図4(c1)、図4(C2)である。
尚、ここで、エッチング加工を安定的に行いたい場合、また微細加工が要求される場合には、上記のようにして製版された状態で1回目のエッチングを行い、外形形状が貫通形成される前の、適当な時期に一旦エッチングを中止して、図4(d)に示すように、腐蝕された一方の面側に耐腐蝕性の物質である充填材440(例えばホットメルト型のワックス等)を充填し、レジストパターン420B等をも覆った後に、他方の面側から2回目のエッチング加工を行い、貫通させる方法も採っても良い。
尚、図5(d1)は、この場合のA1−A2に対応する位置の1回目のエッチング終了後に耐腐蝕性の充填材440を充填した図を示している。エッチング完了後、レジスト420や充填した物質440を剥離し、洗浄処理等を施し、リードフレームを得る。
【0011】
次いで、リードフレーム120のギャングボンディング側を半導体素子110の端子(バンプ)110A面側に向け、半導体素子110側でない方から図2に示す連結部126を打ち抜くとともに、ギャングボンディングを行い、内部端子121と半導体素子110の端子(バンプ)110Aとの結線を行った。(図3(b))
尚、連結部126を打ち抜く際には、打ち抜き後に各内部端子がずれたり、ばたつかないように、予め内部端子固定用のテーピングをしておくと良い。
この後、半導体素子よりも若干大きめに、全体を樹脂封止した。(図3(c))樹脂封止は、金型を用いて行った。
次いで、樹脂封止ラインよりも外部にあるリードフレーム120の、図2に示すフレーム(枠)部127等を打ち抜き金型により切断除去した。(図3(d))
次いで、封止用樹脂140から外部に一端を露出した、第一外部端子122の外部側の面に半田からなる外部電極130を作製した。(図3(e))
【0012】
尚、エッチングの加工を簡単化するためには、図3(a1)のように、リードフレームを外形加工した後に、図3(a2)のように、プレスによる折り曲げ加工を行って、図3(c)〜図3(e)の工程を経ても良い。
【0013】
【発明の効果】
本発明の樹脂封止型半導体装置は、上記のような構成にすることにより、小型で実装性が良く、且つ、多端子化に対応できる半導体装置の提供を可能としている。また同時に、半導体素子の端子(バンプ)とインナーリードとの結線に起因したパッケージクラックの発生が少なくできる半導体装置の提供を可能としている。
本発明の樹脂封止型半導体装置は、外形加工されたリードフレームを用い、外形寸法をほぼ半導体素子に合わせて封止用樹脂により樹脂封止したCSP(Chip Size Package)型の半導体装置において、ギャングボンディングにより一括結線させており、作製の作業の面でワイヤボンディング結線に比べ能率的であり、結線部にて半導体素子が固定されるため、ワイボンナィングによる結線の場合のように、接着材を用いてダイパッド部に固定する必要もないものとしている。
更に、内部端子および接続リードを薄肉にすることにより、一層の多端子化に対応できるものとしており、外形寸法をほぼ半導体素子に合わせて封止用樹脂により樹脂封止したCSPとすることにより、パッケージ内部の配線長を短かくでき、寄生容量が小さくなり信号の伝搬遅延時間が短くなる、等の利点を備えたものとしている。
【図面の簡単な説明】
【図1】実施例の樹脂封止型半導体装置の概略図
【図2】実施例の樹脂封止型半導体装置に用いられたリードフレームの平面図
【図3】実施例の樹脂封止型半導体装置の作製工程概略図
【図4】薄肉に外形加工するエッチング加工方法を説明するための図
【図5】従来のリードフレームのエッチング加工方法
【符号の説明】
100 樹脂封止型半導体装置
110 半導体素子
110A 端子(バンプ)
120 リードフレーム
121 内部端子
122 第一外部端子
123 第二外部端子
124 接続リード
125 ダムバー
126 連結部
127 フレーム(枠部)
130 外部電極(半田)
140 封止用樹脂
160 中心線
410 リードフレーム素材
420 レジスト
420A、420B レジストパターン
430 エッチング液
440 充填材
510 リードフレーム素材
520 レジスト
530 レジストパターン
540 インナーリード

Claims (3)

  1. 外形加工されたリードフレームを用い、外形寸法をほぼ半導体素子に合わせて封止用樹脂により樹脂封止したCSP(Chip SizePackage)型の半導体装置であって、半導体素子の端子とリードフレームの内部端子とはギャングボンディングにより電気的に結線されて、半導体素子をリードフレームに固定しており、リードフレームは、前記内部端子と、外部回路への接続のための第一外部端子と第二外部端子と、半導体素子の端子形成面に沿い、前記内部端子と第一外部端子ないし第二外部端子とを、または第一外部端子と第二外部端子とを一体的に連結する接続リードとを有し、前記第一外部端子は半導体素子の端子形成面へ直交して柱状に、一次元的ないし二次元的に複数個設けられ、且つ、第一外部端子の外部側の先端部には半田からなる外部電極が、その一部を樹脂部より露出するように設けられており、第二外部端子は少なくとも、半導体素子の側面側に樹脂より露出されて設けられていることを特徴とする樹脂封止型半導体装置。
  2. 請求項1におけるリードフレームは、エッチング加工により少なくとも内部端子を含むインナーリード先端の厚さをリードフレーム素材の厚さよりも薄肉に外形加工したもので、内部端子及び第一の外部端子部を含む領域の接続リードはリードフレーム素材の板厚よりも薄く形成され、各内部端子のギャングボンデイングする面はリードフレーム素材の一方の面で、同一平面上にあり、第一外部端子部はリードフレーム素材の厚さと同じ厚さであることを特徴とする樹脂封止型半導体装置。
  3. 請求項1ないし2において、半導体素子の端子は半導体素子の端子形成面の1辺に平行な、中心を通る線上に沿って設けられていることを特徴とする樹脂封止型半導体装置。
JP21552495A 1995-08-02 1995-08-02 樹脂封止型半導体装置 Expired - Fee Related JP3565454B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21552495A JP3565454B2 (ja) 1995-08-02 1995-08-02 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21552495A JP3565454B2 (ja) 1995-08-02 1995-08-02 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH0945818A JPH0945818A (ja) 1997-02-14
JP3565454B2 true JP3565454B2 (ja) 2004-09-15

Family

ID=16673853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21552495A Expired - Fee Related JP3565454B2 (ja) 1995-08-02 1995-08-02 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP3565454B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299384B1 (ko) 1998-12-16 2001-10-29 박종섭 볼 그리드 어레이 패키지
JP2001313362A (ja) * 2000-04-28 2001-11-09 Mitsui High Tec Inc 半導体装置
KR100411811B1 (ko) * 2001-04-02 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03297152A (ja) * 1990-04-16 1991-12-27 Hitachi Chem Co Ltd 半導体装置の製造法
JPH05129473A (ja) * 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
JPH05251585A (ja) * 1992-03-05 1993-09-28 Fujitsu Ltd Icモジュール
KR0152901B1 (ko) * 1993-06-23 1998-10-01 문정환 플라스틱 반도체 패키지 및 그 제조방법
JP3243116B2 (ja) * 1994-05-17 2002-01-07 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
JPH0945818A (ja) 1997-02-14

Similar Documents

Publication Publication Date Title
US6177718B1 (en) Resin-sealed semiconductor device
JP3521758B2 (ja) 半導体装置の製造方法
JP4549491B2 (ja) 樹脂封止型半導体装置
JP2008160148A (ja) 電子パッケージの形成方法
JP2005531137A (ja) 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法
JPH098207A (ja) 樹脂封止型半導体装置
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP2004014823A (ja) 半導体装置及びその製造方法
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JP3565454B2 (ja) 樹脂封止型半導体装置
JP2000114426A (ja) 片面樹脂封止型半導体装置
JP3633364B2 (ja) Bga型半導体装置の製造方法
JP4400492B2 (ja) 電子装置
JP5201088B2 (ja) 回路部材
JP3181243B2 (ja) 半導体装置及びその製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JP2001267484A (ja) 半導体装置およびその製造方法
JP7486065B1 (ja) リードフレーム及びその製造方法
WO2024106469A1 (ja) リードフレーム及びその製造方法
JPH0758273A (ja) リードフレーム及びそれを用いた半導体装置
KR100321149B1 (ko) 칩사이즈 패키지
JP2681145B2 (ja) 樹脂封止半導体装置
JPH02202042A (ja) 樹脂封止型半導体装置
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP2005142284A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040604

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees