JPH08316372A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH08316372A
JPH08316372A JP7117250A JP11725095A JPH08316372A JP H08316372 A JPH08316372 A JP H08316372A JP 7117250 A JP7117250 A JP 7117250A JP 11725095 A JP11725095 A JP 11725095A JP H08316372 A JPH08316372 A JP H08316372A
Authority
JP
Japan
Prior art keywords
bed
resin
semiconductor device
mounting portion
element mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7117250A
Other languages
English (en)
Inventor
Hiroyuki Kozono
浩由樹 小園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7117250A priority Critical patent/JPH08316372A/ja
Publication of JPH08316372A publication Critical patent/JPH08316372A/ja
Priority to US08/863,418 priority patent/US5731632A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】本発明は、ベッド露出型の樹脂封止型半導体装
置において、ベッドの反りによって実装性が低下される
のを防止でき、信頼性を高めることができるようにする
ことを最も主要な特徴とする。 【構成】たとえば、リードフレーム１１のベッド１２を
プレス加工する際に、ベッド１２の各角部に、それぞれ
対角線に沿って矩形状の凸部１９を形成する。そして、
この凸部１９の形成されたベッド１２上に半導体チップ
１４を搭載した後、ベッド１２が露出するようにして、
その周囲を樹脂１７により封止する。これにより、ペー
スト１３が膨んでも、ベッド１２は凸部１９の存在によ
って緩やかに反るようになるため、ベッド１２の反りに
よってアウタリード１５ｂまでの高さが極端に低くなる
のを防げる構成となっている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、たとえばリードフレ
ームのベッド上に搭載される半導体チップを樹脂により
封止してなる樹脂封止型半導体装置に関するもので、特
に、上記ベッドを樹脂の外部に露出するように封止して
なるベッド露出型の半導体装置に使用されるものであ
る。
【０００２】
【従来の技術】従来、高い放熱特性を有する樹脂封止型
半導体装置として、たとえば供給電力が１〜３Ｗの低熱
抵抗型の半導体チップを搭載する、ベッド露出型の半導
体装置が開発されている。このベッド露出型の半導体装
置は、放熱のためのヒートスプレッタなどを必要としな
い分、低価格化が可能となっている。
【０００３】さて、従来のベッド露出型の半導体装置
は、たとえば図９に示すように、リードフレーム１のベ
ッド２上に、接着剤あるいは半田などのペースト３を介
して半導体チップ４が搭載される。そして、半導体チッ
プ４上の各電極パッド４ａと上記リードフレーム１の各
リード５のインナリード５ａとが、それぞれボンディン
グワイヤ６により電気的に接続される。また、上記半導
体チップ４の周囲が樹脂７により封止され、さらに、そ
の樹脂７より延出する上記リードフレーム１の各リード
５のアウタリード５ｂが所定の形状にフォーミングされ
ている。
【０００４】このベッド露出型の半導体装置において
は、上記リードフレーム１のベッド２が、たとえば事前
のプレス処理によって各リード５のインナリード５ａよ
りも低い位置に押し下げられるようになっており、これ
により封止時に上記樹脂７の表面に露出される構造とな
っている（図１０参照）。
【０００５】しかしながら、上記した構造のベッド露出
型の半導体装置の場合、ベッド２を樹脂面に露出させる
ことで高い放熱特性を確保できるものの、たとえば図１
１に示すように、吸湿後の水蒸気爆発あるいはリフロー
時のアウタガスの発生などによるペースト３の膨れが懸
念される。
【０００６】すなわち、ベッド２の下部に樹脂７が存在
しないため、ペースト３の膨れはベッド２を外側に反ら
す結果となり、ベッド２の極端な反りは半導体装置の実
装基板上への実装性を悪くする、つまり反りがベッド２
からアウタリード５ｂまでの高さを極端に低くするよう
な場合、基板実装時におけるアウタリード５ｂの実装基
板上の導電路との接続を困難にするという問題があっ
た。
【０００７】通常、金属薄板をエッチング加工または打
ち抜き加工して所定の形状のベッド２およびリード５を
得るようになっているリードフレーム１の場合、ベッド
２は、それぞれの角部が吊りピン８によって支えられる
ようになっており、その吊りピン８によって支えられて
いる角部以外の部分で大きく反る。
【０００８】
【発明が解決しようとする課題】上記したように、従来
においては、水蒸気爆発あるいはアウタガスなどによる
ペーストの膨れによってベッドが反ると、実装基板上へ
の実装性が低下するという問題があった。
【０００９】そこで、この発明は、素子搭載部の反りを
抑制でき、基板実装時の実装性が低下されるのを防止す
ることが可能な樹脂封止型半導体装置を提供することを
目的としている。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の樹脂封止型半導体装置にあっては、半
導体素子が搭載されるリードフレームの素子搭載部を露
出させるように樹脂により封止してなるものにおいて、
前記リードフレームの素子搭載部に凹部または凸部を設
けた構成とされている。
【００１１】
【作用】この発明は、上記した手段により、素子搭載部
の機械的強度を略均一化できるようになるため、素子搭
載部が部分的に大きく反るのを防ぐことが可能となるも
のである。
【００１２】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、本発明にかかるベッド露出型
の樹脂封止型半導体装置の概略構成を示すものである。
なお、同図（ａ）は内部を透視して示す平面図であり、
同図（ｂ）は同図（ａ）のＡ−Ａ線に沿う略断面図であ
る。
【００１３】すなわち、この樹脂封止型半導体装置は、
リードフレーム１１のベッド１２上に、接着剤や半田な
どのペースト１３を介して半導体チップ１４が固着され
ている。そして、この半導体チップ１４の各電極パッド
１４ａと、上記リードフレーム１１の各リード１５にお
けるインナリード１５ａの各先端とが、それぞれボンデ
ィングワイヤ１６を介して電気的に接続されている。
【００１４】また、上記リードフレーム１１の各リード
１５におけるインナリード１５ａを含む、上記半導体チ
ップ１４の周囲が樹脂１７によって封止（パッケージン
グ）され、さらに、上記樹脂１７より延出する、上記リ
ードフレーム１１の各リード１５におけるアウタリード
１５ｂ側がそれぞれ所定の形状にフォーミングされてい
る。
【００１５】上記樹脂１７による封止は、上記リードフ
レーム１１のベッド１２の下面が樹脂面より露出するよ
うにして行われ、これによりベッド露出型構造が実現さ
れている。
【００１６】ここで、本実施例装置で用いられるリード
フレーム１１は、たとえば金属薄板をエッチング加工ま
たは打ち抜き加工することにより、方形状のベッド１２
と、このベッド１２の周囲を囲むようにして配置された
インナリード１５ａ、およびインナリード１５ａにつな
がるアウタリード１５ｂからなる複数のリード１５とを
有して形成されるものである。
【００１７】また、リードフレーム１１は、上記ベッド
１２の各角部が吊りピン１８によって支持されてなると
ともに、各リード１５の相互がダム（図示していない）
によって接続されて一体的に形成されている。このダム
を上記フォーミングの後に除去することで、上記各リー
ド１５におけるアウタリード１５ｂは個々に切り離され
る。
【００１８】そして、上記リードフレーム１１のベッド
１２は、たとえば事前のプレス処理によって、上記各リ
ード１５のインナリード１５ａよりも低い位置に押し下
げられることにより、封止の際に上記樹脂１７の表面に
露出される構造となっている。
【００１９】また、このプレス処理の際に、たとえば部
分的にプレスの量を異ならせることにより、上記ベッド
１２の表面（下面）に凸部１９が形成されるようになっ
ている。すなわち、上記ベッド１２の表面には、プレス
による複数の凸部１９が形成されている。
【００２０】図２は、上記したベッド露出型の樹脂封止
型半導体装置における裏面の構成を概略的に示すもので
ある。図に示すように、樹脂１７の表面に露出された、
上記リードフレーム１１のベッド１２には、たとえば複
数の凸部１９が設けられている。
【００２１】この場合、上記各凸部１９は、上記ベッド
１２の中心部分を除く、上記吊りピン１８によって支え
られた、上記ベッド１２の各角部の近傍にそれぞれ１つ
ずつ設けられている。上記凸部１９のそれぞれは、上記
ベッド１２の各角部を結ぶ対角線に沿って長い矩形状と
されている。
【００２２】図３は、上記凸部１９の断面構造を概略的
に示すものである。なお、同図（ａ）は上記ベッド１２
の対角線に沿う要部の断面図であり、同図（ｂ）は上記
対角線に直交する要部の断面図である。
【００２３】凸部１９は、図に示す如く、たとえば上記
対角線に沿う方向が長く、上記対角線に直交する方向が
短く形成される。これにより、上記吊りピン１８によっ
て支えられた上記ベッド１２の各角部における機械的強
度が低下されて、上記ベッド１２の機械的強度を略均一
化できるようになる。
【００２４】すなわち、ベッド１２は、吊りピン１８に
よる支えによって他の部分よりも高い各角部の機械的強
度が、凸部１９を設けることによって、他の部分と同じ
くらいに低下される。この結果、ベッド１２は、ペース
ト１３が膨らんだ際に全体的に緩やかに反るようにな
り、アウタリード１５ｂまでの高さを極端に低くするの
を防ぐことが可能となる。
【００２５】このような凸部１９は、上記ベッド１２を
プレス処理する際に、たとえば凸部１９に対応する突起
の形成された金型を用いることで、簡単に形成すること
ができる。
【００２６】上記したように、ベッドの機械的強度を略
均一化できるようにしている。すなわち、吊りピンによ
って支えられたベッドの各角部の近傍に、対角線に沿っ
てそれぞれ矩形状の凸部を形成するようにしている。こ
れにより、ベッドの各角部での機械的強度が低下され
て、ベッドの全面における機械的強度のばらつきの差を
小さくできるようになるため、仮にペーストが膨らんだ
としても、ベッドは全体的に緩やかに反るようになり、
各角部以外の部分で大きく反るのを防ぐことが可能とな
る。したがって、ベッドの反りが実装基板上への実装性
を悪くして、信頼性を低下させるといった不具合を解決
できるものである。
【００２７】しかも、ベッドを樹脂の外部に露出させる
ことによる、高い放熱特性が損なわれるといった心配が
ない。なお、上記実施例においては、ベッドのチップ搭
載面（上面）側より非搭載面（下面）側に向かって凸部
を形成するようにした場合について説明したが、これに
限らず、たとえば非搭載面側からチップ搭載面側に向か
って凸部を形成する、つまりベッドの表面に凹部を形成
するようにした場合にも同様な効果が得られる。
【００２８】また、たとえば図４に示すように、凸部１
９の側面の一部に開口１９ａを形成するようにしても良
いし、または図５に示すように、凹部（ベッド１２の非
搭載面側からチップ搭載面側に向かって形成された凸
部）２１の側面の一部に開口２１ａを形成するようにし
ても良い。
【００２９】このように、凸部１９または凹部２１にそ
れぞれ開口１９ａまたは開口２１ａを形成するようにし
た場合には、ペースト１３からの水蒸気あるいはアウタ
ガスを上記開口１９ａ，２１ａより外部に逃がすことが
できるようになる。この結果、ベッド１２の反りの量を
抑制できるだけでなく、水蒸気爆発あるいはアウタガス
によるペースト１３の膨れ、それ自体を抑制できるよう
になる。
【００３０】しかも、ベッドに穴を開けてペーストから
の水蒸気あるいはアウタガスを逃がすようにした場合に
はベッドの放熱面積が低下されるが、本実施例のよう
に、凸部１９または凹部２１の一部を開口するようにし
た場合には、ベッドの面積は変化しないため、熱抵抗が
劣化されることもない。
【００３１】また、この実施例の場合、ペースト１３の
厚さは、上記開口１９ａまたは開口２１ａによって律速
されるため、プレスの量、つまり凸部１９または凹部２
１のサイズを小さくすることによってペースト１３の厚
さを任意に制御できる。
【００３２】また、対角線に沿って長い矩形状の凸部を
形成する場合に限らず、たとえば図６および図７に示す
ように、ベッド１２の表面に方形状の凸部（または凹
部）３１を点在させて配置するようにしても良い。
【００３３】この場合、複数の凸部（または凹部）３１
を、ベッド１２のセンタを中心とするいくつかの同心円
上に沿って、それぞれ対角線に近付くほど密になるよう
に配置するようにする。そして、各凸部（または凹部）
３１においては、たとえば図８に示すように、ベッド１
２のセンタ方向を向く側面にそれぞれ開口３１ａを形成
するようにすることで、熱抵抗を劣化させることなく、
水蒸気あるいはアウタガスを外部に逃がすことができる
ようになるとともに、図示矢印ａ方向に対して上記ベッ
ド１２を曲りにくくすることができるようになり、反り
を抑制することが可能である。その他、この発明の要旨
を変えない範囲において、種々変形実施可能なことは勿
論である。
【００３４】
【発明の効果】以上、詳述したようにこの発明によれ
ば、素子搭載部の反りを抑制でき、基板実装時の実装性
が低下されるのを防止することが可能な樹脂封止型半導
体装置を提供できる。
【図面の簡単な説明】
【図１】この発明の一実施例にかかるベッド露出型の樹
脂封止型半導体装置を概略的に示す構成図。
【図２】同じく、ベッド露出型の樹脂封止型半導体装置
における裏面の構成を概略的に示す平面図。
【図３】同じく、ベッド露出型の樹脂封止型半導体装置
のベッドに設けられる凸部の構成を概略的に示す要部の
断面図。
【図４】ベッド露出型の樹脂封止型半導体装置のベッド
に設けられる凸部の他の構成例を示す要部の断面図。
【図５】ベッド露出型の樹脂封止型半導体装置のベッド
に設けられる凹部の構成例を示す要部の断面図。
【図６】この発明の他の実施例にかかるベッド露出型の
樹脂封止型半導体装置を概略的に示す構成図。
【図７】同じく、ベッド露出型の樹脂封止型半導体装置
における裏面の構成を概略的に示す平面図。
【図８】同じく、ベッド露出型の樹脂封止型半導体装置
のベッドに設けられる凸部を概略的に示す構成図。
【図９】従来技術とその問題点を説明するために示すベ
ッド露出型の樹脂封止型半導体装置の概略構成図。
【図１０】同じく、ベッド露出型の樹脂封止型半導体装
置における裏面の構成を概略的に示す平面図。
【図１１】同じく、ベッドの反りを説明するために示す
ベッド露出型の樹脂封止型半導体装置の概略断面図。
【符号の説明】
１１…リードフレーム、１２…ベッド（素子搭載部）、
１３…ペースト、１４…半導体チップ（半導体素子）、
１４ａ…電極パッド、１５…リード、１５ａ…インナリ
ード、１５ｂ…アウタリード、１６…ボンディングワイ
ヤ、１７…樹脂、１８…吊りピン、１９，３１…凸部、
２１…凹部。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子が搭載されるリードフレーム
    の素子搭載部を露出させるように樹脂により封止してな
    る樹脂封止型半導体装置において、 前記リードフレームの素子搭載部に凹部または凸部を設
    けたことを特徴とする樹脂封止型半導体装置。
  2. 【請求項２】 前記凹部または凸部は、吊りピンによっ
    て支えられている前記素子搭載部の各角部の近傍にそれ
    ぞれ１つずつ設けられることを特徴とする請求項１に記
    載の樹脂封止型半導体装置。
  3. 【請求項３】 前記素子搭載部の各角部の近傍にそれぞ
    れ１つずつ設けられる前記凹部または凸部は、前記素子
    搭載部の対角線に沿って配置されていることを特徴とす
    る請求項２に記載の樹脂封止型半導体装置。
  4. 【請求項４】 前記素子搭載部の各角部の近傍にそれぞ
    れ１つずつ設けられる前記凹部または凸部は、その一部
    が開口されていることを特徴とする請求項２に記載の樹
    脂封止型半導体装置。
  5. 【請求項５】 前記凹部または凸部は、前記素子搭載部
    の中央部および吊りピンによって支えられた前記素子搭
    載部の各角部の近傍にそれぞれ複数個ずつ設けられるこ
    とを特徴とする請求項１に記載の樹脂封止型半導体装
    置。
  6. 【請求項６】 前記素子搭載部の中央部および各角部の
    近傍にそれぞれ複数個ずつ設けられる前記凹部または凸
    部は、いくつかの同心円に沿い、かつ対角線に近いほど
    密に配置されていることを特徴とする請求項５に記載の
    樹脂封止型半導体装置。
  7. 【請求項７】 前記素子搭載部の中央部および各角部の
    近傍にそれぞれ複数個ずつ設けられる前記凹部または凸
    部は、その一部が開口されていることを特徴とする請求
    項５に記載の樹脂封止型半導体装置。
JP7117250A 1995-05-16 1995-05-16 樹脂封止型半導体装置 Pending JPH08316372A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7117250A JPH08316372A (ja) 1995-05-16 1995-05-16 樹脂封止型半導体装置
US08/863,418 US5731632A (en) 1995-05-16 1997-05-27 Semiconductor device having a plastic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7117250A JPH08316372A (ja) 1995-05-16 1995-05-16 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH08316372A true JPH08316372A (ja) 1996-11-29

Family

ID=14707116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7117250A Pending JPH08316372A (ja) 1995-05-16 1995-05-16 樹脂封止型半導体装置

Country Status (2)

Country Link
US (1) US5731632A (ja)
JP (1) JPH08316372A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110886A (ja) * 2000-09-27 2002-04-12 Rohm Co Ltd 半導体装置用リードフレーム及びこれを用いた半導体装置
JP2014013908A (ja) * 2006-04-06 2014-01-23 Freescale Semiconductor Inc 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージおよびその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3837215B2 (ja) * 1997-10-09 2006-10-25 三菱電機株式会社 個別半導体装置およびその製造方法
US6049125A (en) * 1997-12-29 2000-04-11 Micron Technology, Inc. Semiconductor package with heat sink and method of fabrication
JP3285815B2 (ja) 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
EP0999591A1 (en) * 1998-11-05 2000-05-10 Texas Instruments Incorporated Semiconductor package
JP3839178B2 (ja) * 1999-01-29 2006-11-01 株式会社ルネサステクノロジ 半導体装置
DE10039927B4 (de) * 2000-08-16 2006-04-27 Infineon Technologies Ag Oberflächenmontierbares Gehäuse für ein elektronisches Bauelement
KR100411811B1 (ko) * 2001-04-02 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP5089184B2 (ja) 2007-01-30 2012-12-05 ローム株式会社 樹脂封止型半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60223136A (ja) * 1984-04-20 1985-11-07 Hitachi Ltd 半導体装置
JPS6451257A (en) * 1987-08-18 1989-02-27 Mitsubishi Motors Corp Detector for contact with workpiece in metal cutting machine
JPS6459843A (en) * 1987-08-31 1989-03-07 Matsushita Electric Ind Co Ltd Semiconductor device
JPH01297847A (ja) * 1988-05-25 1989-11-30 Matsushita Electric Ind Co Ltd Ｌｓｉパッケージの気体抜き装置
US5041902A (en) * 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
US5387554A (en) * 1992-09-10 1995-02-07 Vlsi Technology, Inc. Apparatus and method for thermally coupling a heat sink to a lead frame
JPH06209054A (ja) * 1993-01-08 1994-07-26 Mitsubishi Electric Corp 半導体装置
US5430331A (en) * 1993-06-23 1995-07-04 Vlsi Technology, Inc. Plastic encapsulated integrated circuit package having an embedded thermal dissipator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110886A (ja) * 2000-09-27 2002-04-12 Rohm Co Ltd 半導体装置用リードフレーム及びこれを用いた半導体装置
JP2014013908A (ja) * 2006-04-06 2014-01-23 Freescale Semiconductor Inc 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージおよびその製造方法

Also Published As

Publication number Publication date
US5731632A (en) 1998-03-24

Similar Documents

Publication Publication Date Title
JP2887144B2 (ja) 熱放出特性及び脱湿性を向上させたボールグリッドアレイ半導体パッケージ
US5293301A (en) Semiconductor device and lead frame used therein
JP2003017646A (ja) 樹脂封止型半導体装置およびその製造方法
WO2007027902A2 (en) Package-on-package semiconductor assembly
JP2001185651A (ja) 半導体装置およびその製造方法
US5193053A (en) Plastic packaged semiconductor device
JPH08316372A (ja) 樹脂封止型半導体装置
US6495908B2 (en) Multi-chip semiconductor package
JP3532693B2 (ja) 半導体装置
US6818538B2 (en) Ball grid array semiconductor package and method of fabricating the same
JP2001127212A (ja) 半導体装置および半導体装置の製造方法
JP2008085002A (ja) 半導体装置およびその製造方法
JP2841854B2 (ja) 半導体装置
JPH1050877A (ja) 半導体パッケージ
JP3565114B2 (ja) 樹脂封止型半導体装置
JP2000223649A (ja) マルチチップ用チップ・スケールｉｃパッケージ
JPH10256441A (ja) 半導体装置
JPH08250529A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0786335A (ja) 半導体の実装構造とこれに用いる樹脂封止型半導体装置
JPH1168005A (ja) 半導体装置およびその製造方法
KR20010058586A (ko) 반도체패키지 및 이를 이용한 실장방법
JP2000269401A (ja) 半導体装置
JPH08130267A (ja) 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
JP2000286379A (ja) 半導体装置及びその製造方法
JPH04168753A (ja) 半導体装置