JP2887144B2 - 熱放出特性及び脱湿性を向上させたボールグリッドアレイ半導体パッケージ - Google Patents

熱放出特性及び脱湿性を向上させたボールグリッドアレイ半導体パッケージ

Info

Publication number
JP2887144B2
JP2887144B2 JP35258295A JP35258295A JP2887144B2 JP 2887144 B2 JP2887144 B2 JP 2887144B2 JP 35258295 A JP35258295 A JP 35258295A JP 35258295 A JP35258295 A JP 35258295A JP 2887144 B2 JP2887144 B2 JP 2887144B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
slot
open
pcb substrate
ball grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35258295A
Other languages
English (en)
Other versions
JPH0982841A (ja
Inventor
イルクォン シム
ヨンウク ホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ANAMU INDASUTORIARU KK
Original Assignee
ANAMU INDASUTORIARU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANAMU INDASUTORIARU KK filed Critical ANAMU INDASUTORIARU KK
Publication of JPH0982841A publication Critical patent/JPH0982841A/ja
Application granted granted Critical
Publication of JP2887144B2 publication Critical patent/JP2887144B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は熱放出特性及び脱湿
性を向上させたソルダボールを入出力端子として使用す
るボールグリッドアレイ（ＢＧＡ：Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）半導体パッケージに関するもので、特に
前記パッケージの基板のうち、半導体チップが実装され
る部分に開放型貫通スロットを形成して半導体チップを
外部へ直接露出させることにより熱放出特性及び脱湿性
を向上させたボールグリッドアレイ半導体パッケージに
関するものである。
【０００２】
【従来の技術】従来、一般の半導体パッケージを製造す
ることにおいて、動作時に集積回路半導体チップ１から
発生する熱を放出させるため、半導体チップ１の上部又
は下部にヒートシンクを装着しモールディングしてパッ
ケージを完成することになる。しかし、このようなボー
ルグリッドアレイパッケージの場合は、図１に示すよう
に、ＰＣＢ基板７のうち、半導体チップ１が置かれる部
分に複数の閉塞貫通スロット２′（閉塞貫通スロット
２′の内部は熱伝導性エポキシ３とソルダマスク５が充
填される）を形成することにより、半導体チップ１から
発生する熱が、熱伝導性エポキシ３と半導体チップが接
着されるように、ＰＣＢ基板７の上部に形成された金属
チップパッド４を経て閉塞貫通スロット２′及びソルダ
ボール６を介してマザーボードに伝達され放出されるよ
うにする。この際に、閉塞貫通スロット２′は直径が約
０．３ｍｍで、複数形成される。熱伝導性エポキシとし
ては銀充填エポキシが広く使用される。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うにチップ１から発生した熱が熱伝導性エポキシ３、金
属チップパッド４、閉塞貫通スロット２′及びソルダボ
ール６を介して放出されるため、その経由材料による熱
抵抗がそれぞれことなって、効果的に熱を放出させるの
に問題があるとともに、脱湿処理としてのリフロー時、
水分の急膨張により半導体チップ１が破損される、いわ
ゆるポップコーン現象が発生する問題があった。
【０００４】従って、本発明は前記従来の問題を改善さ
せるためのもので、基板上に完全に開放された形態の貫
通型スロットを形成して、半導体チップの底面を熱伝導
性エポキシ及びソルダマスク等の介在なしに直接露出さ
せることにより、熱放出を効率的にするとともにリフロ
ー時のポップコーン現象を除去することをその目的とす
る。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、半導体チップと、前記半導体チップが実
装される部位に完全開放型貫通スロットが一つ又はそれ
以上形成されるＰＣＢ基板と、前記ＰＣＢ基板に熔着さ
れるソルダボールとから構成され、前記半導体チップが
前記ＰＣＢ基板上の開放型貫通スロットの周縁部の隣接
上面に熱伝導性樹脂で完全に接着固定され、また前記半
導体チップの底面の一部が熱伝導性樹脂及びソルダマス
クの介在なしに外部へ直接露出され、更にこの露出され
た底面の一部が半導体チップを実装するのに最適な占有
面積を有していることを特徴とする熱放出特性及び脱湿
性を向上させたボールグリッドアレイ半導体パッケージ
を提供する。
【０００６】本発明は、半導体チップと、前記半導体チ
ップが内装される部位に完全開放型貫通スロットが一つ
又はそれ以上形成されるＰＣＢ基板と、前記ＰＣＢ基板
に形成される一つ又はそれ以上の開放型貫通スロットの
全体単位面積より小さい全体単位面積を有する一つ又は
それ以上の完全開放型スロットが前記半導体チップの実
装部位に形成されるヒートシンクと、前記ＰＣＢ基板に
熔着されるソルダボールとから構成され、前記半導体チ
ップが前記ＰＣＢ基板上の開放型貫通スロット内の中央
部に位置し前記ヒートシンクの開放形貫通スロットの周
縁部の隣接下面に熱伝導性樹脂で完全に接着固定され、
また前記半導体チップの上面の一部が熱伝導性樹脂及び
ソルダマスクの介在なしに外部へ直接露出され、更にこ
の露出された上面の一部が半導体チップを実装するのに
最適な占有面積を有していることを特徴とする熱放出特
性及び脱湿性を向上させた薄型ボールグリッドアレイ半
導体パッケージを提供する。
【０００７】このため、本発明は、ＰＣＢ基板のうち、
半導体チップの装着される部分に半導体チップより小さ
い完全開放形態のスロット、つまり複数の小さい貫通ス
ロット又は一つの大きいスロットを形成して、半導体チ
ップが外部へ直接露出されるようにした。
【０００８】
【発明の実施の形態】以下、図面に基づいて本発明の望
ましい実施例を説明する。図２は本発明によって形成さ
れたボールグリッドアレイ半導体パッケージの構造を概
略的に示すもので、図１に示した従来のボールグリッド
アレイ半導体パッケージに比較すると、半導体チップ１
の下部に位置する熱伝導性エポキシ３、金属チップパッ
ド４、ＰＣＢ基板７及びソルダマスク５が部分的に除去
されて開放型貫通スロット２を形成し、これを通じて半
導体チップ１の下部が外部へ直接露出されたことが分か
る。このように半導体チップ１の下部を外部へ直接露出
させるためには、図２の（Ａ）に示すように、ＰＣＢ基
板７に大きい開放型貫通スロット２を形成するか、図２
の（Ｂ）に示すように、小さい開放型貫通スロット２を
複数形成する方法がある。
【０００９】図２の（Ａ）に示すように、大きい開放型
貫通スロット２を単一に形成する場合、放熱性は大変良
好であるが、半導体チップ１の下部の相当な部分が露出
されるので、外部からの水分、ごみ等の異物質が比較的
浸透しやすい反面、その反対効果で、リフロー時のポッ
プコーン現象が完全に除去される利点がある。一方、図
２の（Ｂ）に示すように、小さい開放型貫通スロット２
を形成する場合、基板に対する半導体チップ１の付着性
が良好であって、半導体チップ１の装着安定性が向上さ
れ外部からの異物質による影響は小さく受けるが、放熱
性及び脱湿性は図２の（Ａ）の場合に比べて少し低下す
る。
【００１０】図３の（Ａ）〜（Ｄ）はこのように形成さ
れた開放型貫通スロット２の色々の形状を示すもので、
それぞれ、十字形、四角形、円形等に開放型貫通スロッ
ト２が形成されている場合を示す。又、図３の（Ｄ）は
開放型貫通スロット２が複数の小孔で構成されている形
状を示すものであり、各々の図面に示した点線は基板上
に半導体チップ１が実装されている部分である。
【００１１】又、図示しなかったが、開放型貫通スロッ
ト２を放射状に形成するか、前述した形態の組合形態に
形成することもできる。このように開放型貫通スロット
２は、単一スロットまたは複数のスロットにかからわ
ず、点線で示した半導体チップ１の占有面積内に、その
占有面積より小さく形成するので、半導体チップ１がＰ
ＣＢ基板７に安定に付着することができる。
【００１２】図４はこのような貫通スロット２が形成さ
れたボールグリッドアレイ半導体の一実施例の全体断面
図である。半導体チップ１が実装されるＰＣＢ基板７の
中央部には大きい開放型貫通スロット２が形成されてお
り、前記半導体チップ１は開放型貫通スロット２の周辺
部に熱伝導性エポキシ３で付着されている。また、半導
体チップ１のパッドから金ワイヤ８がＰＣＢ基板上の金
属パターン１０を介して各ソルダボール６に連結され、
半導体チップ１は封止材９でモールディングされる。こ
の場合、半導体チップ１はその下部が下方に外部へ直接
露出されている。これにより、動作時に半導体チップ１
から発生する熱が開放型貫通スロット２を通じて効率的
に放出されるとともに、脱湿性が良好になる。
【００１３】図５はボールグリッドアレイパッケージに
対する本発明の他の実施例の断面図である。本実施例
は、いわゆるキャビティーダウン（Ｃａｖｉｔｙ Ｄｏ
ｗｎ）又はダイダウン（Ｄｉｅ Ｄｏｗｎ）ボールグリ
ッドアレイパッケージに本発明の構造を形成したもの
で、半導体チップ１が付着されるヒートシンク１１の一
部、つまり半導体チップ１の上部に配置される銅又はア
ルミニウム材質のヒートシンク１１とＰＣＢ基板７に開
放型貫通スロット３が形成されて外部へ直接露出されの
で、半導体チップ１の動作時に発生される熱が大変効率
的に放出され、脱湿性も大変良好である利点がある。
【００１４】
【発明の効果】以上説明したような本発明のボールグリ
ッドアレイ半導体パッケージを採択すると、パッケージ
ＰＣＢ基板及び／又はヒートシンク用基板の半導体チッ
プが実装される部分に開放型貫通スロットを一つ又は複
数形成して、半導体チップの一部が外部へ直接露出させ
ることにより、動作時に半導体チップから発生する熱の
放出特性が向上するとともに脱湿性（除湿性）も優秀に
する効果がある。
【図面の簡単な説明】
【図１】従来技術のボールグリッドアレイ半導体パッケ
ージを示す断面図である。
【図２】（Ａ），（Ｂ）は、本発明の一実施例によるボ
ールグリッドアレイ半導体パッケージを示す断面図であ
る。
【図３】（Ａ）〜（Ｄ）は、本発明による半導体パッケ
ージの熱放出のための開放型貫通スロットの色々の形状
を示す平面図である。
【図４】本発明の他の実施例によるボールグリッドアレ
イ半導体パッケージを示す断面図である。
【図５】本発明のさらに他の実施例によるボールグリッ
ドアレイ半導体パッケージを示す断面図である。
【符号の説明】
１ 半導体チップ ２ 貫通孔又は貫通スロット ３ 熱伝導性エポキシ ４ 金属チップパッド ５ ソルダマスク ６ ソルダボール ７ ＰＣＢ基板 ８ 金ワイヤ ９ 封止材 １０ 金属パターン １１ ヒートシンク
フロントページの続き (56)参考文献 特開 昭63−261840（ＪＰ，Ａ) 特開 平２−143547（ＪＰ，Ａ) 特開 平６−209055（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 - 23/14

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップと、前記半導体チップが実
    装される部位に完全開放型貫通スロットが一つ又はそれ
    以上形成されるＰＣＢ基板と、前記ＰＣＢ基板に溶着さ
    れるソルダーボールとから構成され、前記半導体チップ
    が前記ＰＣＢ基板上の開放型貫通スロットの周縁部の隣
    接上面に熱伝導性樹脂で完全に接着固定され、また前記
    半導体チップの底面の一部が熱伝導性樹脂及びソルダマ
    スクの介在なしに外部へ直接露出され、更にこの露出さ
    れた底面の一部が半導体チップを実装するのに最適な占
    有面積を有していることを特徴とする熱放出特性及び脱
    湿性を向上させたボールグリッドアレイ半導体パッケー
    ジ。
  2. 【請求項２】 前記開放型貫通スロットは四角形、単一
    円形、複数の円形、放射形、十字形又はこれらの組合で
    なる群から選択されることを特徴とする請求項１記載の
    熱放出特性及び脱湿性を向上させたボールグリッドアレ
    イ半導体パッケージ。
  3. 【請求項３】 半導体チップと、前記半導体チップが実
    装される部位に完全開放型貫通スロットが一つ又はそれ
    以上形成されるＰＣＢ基板と、前記ＰＣＢ基板に形成さ
    れる一つ又はそれ以上の開放型貫通スロットの全体単位
    面積より小さい全体単位面積を有する一つ又はそれ以上
    の完全開放型貫通スロットの全体単位面積より小さい全
    体単位面積を有する一つ又はそれ以上の完全開放型貫通
    スロットが前記半導体チップの実装部位に形成されるヒ
    ートシンクと、前記ＰＣＢ基板に溶着されるソルダーボ
    ールとから構成され、前記半導体チップが前記ＰＣＢ基
    板上の開放型貫通スロット内の中央部に位置し前記ヒー
    トシンクの開放型貫通スロットの周縁部の隣接下面に熱
    伝導性樹脂で完全に接着固定され、また前記半導体チッ
    プの上面の一部が熱伝導性樹脂及びソルダマスクの介在
    なしに外部へ直接露出され、更にこの露出された上面の
    一部が半導体チップを実装するのに最適な占有面積を有
    していることを特徴とする熱放出特性及び脱湿性を向上
    させたボールグリッドアレイ半導体パッケージ。
  4. 【請求項４】 前記開放型貫通スロットは四角形、単一
    円形、複数の円形、放射形、十字形又はこれらの組合で
    なる群から選択されることを特徴とする請求項３記載の
    熱放出特性及び脱湿性を向上させたボールグリッドアレ
    イ半導体パッケージ。
JP35258295A 1995-07-05 1995-12-28 熱放出特性及び脱湿性を向上させたボールグリッドアレイ半導体パッケージ Expired - Fee Related JP2887144B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950019582A KR0159987B1 (ko) 1995-07-05 1995-07-05 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조
KR1995P19582 1995-07-05

Publications (2)

Publication Number Publication Date
JPH0982841A JPH0982841A (ja) 1997-03-28
JP2887144B2 true JP2887144B2 (ja) 1999-04-26

Family

ID=19419802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35258295A Expired - Fee Related JP2887144B2 (ja) 1995-07-05 1995-12-28 熱放出特性及び脱湿性を向上させたボールグリッドアレイ半導体パッケージ

Country Status (3)

Country Link
US (1) US5729432A (ja)
JP (1) JP2887144B2 (ja)
KR (1) KR0159987B1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US6046499A (en) * 1996-03-27 2000-04-04 Kabushiki Kaisha Toshiba Heat transfer configuration for a semiconductor device
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
JP3602968B2 (ja) * 1998-08-18 2004-12-15 沖電気工業株式会社 半導体装置およびその基板接続構造
US6067231A (en) * 1998-11-10 2000-05-23 Acer Peripherals, Inc. Heat-dissipating structure for an electrical device
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
US6310398B1 (en) 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
KR100533276B1 (ko) * 1999-02-26 2005-12-05 엘지전자 주식회사 방열부재를 구비한 인쇄회로기판 및 그 제조방법
US6122171A (en) 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
JP2001156212A (ja) 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
US6534861B1 (en) * 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
US6260611B1 (en) * 1999-12-13 2001-07-17 Orient Semiconductor Electronics Ltd. Heat dissipation module
US6262481B1 (en) * 2000-02-28 2001-07-17 Harvatek Corporation Folded heat sink for semiconductor device package
KR100676315B1 (ko) * 2000-03-15 2007-01-31 삼성전자주식회사 고 열방출 반도체 칩 패키지
US6429513B1 (en) 2001-05-25 2002-08-06 Amkor Technology, Inc. Active heat sink for cooling a semiconductor chip
US7015072B2 (en) * 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
AU2003223783A1 (en) * 2002-04-29 2003-11-17 Silicon Pipe, Inc. Direct-connect signaling system
US7750446B2 (en) 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
US6891272B1 (en) 2002-07-31 2005-05-10 Silicon Pipe, Inc. Multi-path via interconnection structures and methods for manufacturing the same
US7014472B2 (en) * 2003-01-13 2006-03-21 Siliconpipe, Inc. System for making high-speed connections to board-mounted modules
TW200419752A (en) * 2003-03-18 2004-10-01 United Test Ct Inc Semiconductor package with heat sink
US7417312B2 (en) * 2005-04-22 2008-08-26 International Rectifier Corporation Use of solder paste for heat dissipation
US7528474B2 (en) 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
TWI380419B (en) * 2008-01-16 2012-12-21 Raydium Semiconductor Corp Integrated circuit package and the method for fabricating thereof
JP4789997B2 (ja) * 2008-11-20 2011-10-12 三菱電機株式会社 電子基板装置
KR101574135B1 (ko) * 2013-10-10 2015-12-03 (주)포인트엔지니어링 칩 실장 방법 및 칩 패키지
JP6457206B2 (ja) * 2014-06-19 2019-01-23 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
KR102589684B1 (ko) 2018-12-14 2023-10-17 삼성전자주식회사 반도체 패키지
JP2022047632A (ja) * 2020-09-14 2022-03-25 力成科技股▲分▼有限公司 配線基板、半導体装置及びその製造方法半導体装置及びその製造方法半導体装置及びその製造方法
KR20230004183A (ko) * 2021-06-30 2023-01-06 에스케이하이닉스 주식회사 반도체 패키지 및 벤트홀을 포함한 패키지 기판

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58122753A (ja) * 1982-01-14 1983-07-21 Nec Corp 高密度チツプキヤリア
JPH0810708B2 (ja) * 1987-04-20 1996-01-31 松下電器産業株式会社 プリント配線板
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US4897508A (en) * 1988-02-10 1990-01-30 Olin Corporation Metal electronic package
JPH02143547A (ja) * 1988-11-25 1990-06-01 Nec Corp 半導体集積回路容器
US4964019A (en) * 1989-12-27 1990-10-16 Ag Communication Systems Corporation Multilayer bonding and cooling of integrated circuit devices
US5369550A (en) * 1992-09-02 1994-11-29 Vlsi Technology, Inc. Method and apparatus for cooling a molded-plastic integrated-circuit package
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5467251A (en) * 1993-10-08 1995-11-14 Northern Telecom Limited Printed circuit boards and heat sink structures
TW258829B (ja) * 1994-01-28 1995-10-01 Ibm

Also Published As

Publication number Publication date
KR970008522A (ko) 1997-02-24
KR0159987B1 (ko) 1998-12-01
JPH0982841A (ja) 1997-03-28
US5729432A (en) 1998-03-17

Similar Documents

Publication Publication Date Title
JP2887144B2 (ja) 熱放出特性及び脱湿性を向上させたボールグリッドアレイ半導体パッケージ
KR100192760B1 (ko) 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
US6599779B2 (en) PBGA substrate for anchoring heat sink
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
US5900676A (en) Semiconductor device package structure having column leads and a method for production thereof
JP3291368B2 (ja) ボールグリッドアレイ型半導体パッケージの構造
JPH05206338A (ja) ヒートシンクを備えた半導体装置アセンブリ
US6249433B1 (en) Heat-dissipating device for integrated circuit package
US6818538B2 (en) Ball grid array semiconductor package and method of fabricating the same
US5693980A (en) Ball-grid-array-type semiconductor device
JPH08316372A (ja) 樹脂封止型半導体装置
US6809407B2 (en) Semiconductor device
JP2000232186A (ja) 半導体装置およびその製造方法
JPH0773122B2 (ja) 封止型半導体装置
KR100280083B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지
JPH05175407A (ja) 半導体搭載基板
JPH09186272A (ja) 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
JPH08102583A (ja) 配線回路基板
JPH08250529A (ja) 樹脂封止型半導体装置及びその製造方法
KR100236634B1 (ko) 반도체 패키지용 리드 프레임
KR100388293B1 (ko) 반도체패키지
JP2000058699A (ja) 半導体装置およびその製造方法
KR20000001410A (ko) 볼그리드어레이 패키지
KR100337460B1 (ko) 반도체 장치
JPH10303334A (ja) プラスチック配線基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees