JPS60223136A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60223136A JPS60223136A JP7846684A JP7846684A JPS60223136A JP S60223136 A JPS60223136 A JP S60223136A JP 7846684 A JP7846684 A JP 7846684A JP 7846684 A JP7846684 A JP 7846684A JP S60223136 A JPS60223136 A JP S60223136A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead frame
- adhesives
- adhesive
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置に関し、特に熱抵抗を低減したパッ
ケージング技術に関する。
ケージング技術に関する。
半導体装置において、マルチチップ化し、実装密度が高
くなるKつれその放熱構造が大きな問題となっている。
くなるKつれその放熱構造が大きな問題となっている。
この対応策として一般に行われているのは、セラミック
パッケージに放熱フィンを取付けることである(たとえ
ば特開昭54−61472号公報、同53−89664
号公報など)。
パッケージに放熱フィンを取付けることである(たとえ
ば特開昭54−61472号公報、同53−89664
号公報など)。
−万、放熱構造として第1図に示すようなものが考えら
れる。この放熱構造は、セラミック基板1に取付けられ
たMO製の円板2上KAuメツキ(Au−8i共晶)3
により、シリコン単結晶基板よりなる半導体チップ4を
搭載し、前記円板2下部にCu製の放熱スタッド5を取
付し、さらに、前記円板2下部にAJ製の放熱フィン6
を金属環のリング7によりかしめ取付けし、半導体チッ
プ4と、セラミック基板1上に低融点ガラス8により固
着されたリードフレーム9とをボンディングワイヤ10
により電気的に接続し、半導体チップ4を、低融点ガラ
ス11を封止部に塗布したセラミック製キャップ12に
より封止して成る。すなわち、この熱抵抗を低減したパ
ッケージは半導体チップ(ペレット)4を金属製の円板
2上にマウントし、この金属板と放熱フィン6とを接続
することに工り熱抵抗を低減している。この方式だと、
本発明者の検討によれは、第1図に示すように、中間金
属(Cuスタッド5.金属製リング7)が必要となる等
多くの金部材料を要し、又構造的にも複雑となるという
欠点があった。
れる。この放熱構造は、セラミック基板1に取付けられ
たMO製の円板2上KAuメツキ(Au−8i共晶)3
により、シリコン単結晶基板よりなる半導体チップ4を
搭載し、前記円板2下部にCu製の放熱スタッド5を取
付し、さらに、前記円板2下部にAJ製の放熱フィン6
を金属環のリング7によりかしめ取付けし、半導体チッ
プ4と、セラミック基板1上に低融点ガラス8により固
着されたリードフレーム9とをボンディングワイヤ10
により電気的に接続し、半導体チップ4を、低融点ガラ
ス11を封止部に塗布したセラミック製キャップ12に
より封止して成る。すなわち、この熱抵抗を低減したパ
ッケージは半導体チップ(ペレット)4を金属製の円板
2上にマウントし、この金属板と放熱フィン6とを接続
することに工り熱抵抗を低減している。この方式だと、
本発明者の検討によれは、第1図に示すように、中間金
属(Cuスタッド5.金属製リング7)が必要となる等
多くの金部材料を要し、又構造的にも複雑となるという
欠点があった。
し発明の目的〕
本発明は半導体装置の、熱抵抗の低減および構造の簡略
化と組立プロセスの簡略化を図った半導体装量を提供す
ることを目的とする。
化と組立プロセスの簡略化を図った半導体装量を提供す
ることを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、放熱フィン上にシリコーンゴム系接着剤を塗
布し、半導体チップンこの接着剤上にマウントし、同時
に、この接着剤を介してリードフレームY放熱フィン上
に取付け、ベーク炉などで那熱して前記接着剤を硬化さ
せるもので、接着剤の硬化層について半導体素子を搭載
するベース的役目を果たさせ、かつ、半導体チップのグ
イボンディング(ペレット付)、リードフレームの取付
、放熱フィンの取付が同時に行われ、組立プロセスの簡
略化、構造の簡略化が図られるばかりでな(、前記接着
剤よりなる硬化層は、熱伝導率が高く、かつ、熱膨張係
数等が半導体チップを構成するシリコーン単結晶基板の
特性と一致するので、半導体チップから発生した熱をこ
の硬化r@ヲ介して放熱フィンから容易に拡散すること
ができ、熱抵抗を極めて有効に低減できる。
布し、半導体チップンこの接着剤上にマウントし、同時
に、この接着剤を介してリードフレームY放熱フィン上
に取付け、ベーク炉などで那熱して前記接着剤を硬化さ
せるもので、接着剤の硬化層について半導体素子を搭載
するベース的役目を果たさせ、かつ、半導体チップのグ
イボンディング(ペレット付)、リードフレームの取付
、放熱フィンの取付が同時に行われ、組立プロセスの簡
略化、構造の簡略化が図られるばかりでな(、前記接着
剤よりなる硬化層は、熱伝導率が高く、かつ、熱膨張係
数等が半導体チップを構成するシリコーン単結晶基板の
特性と一致するので、半導体チップから発生した熱をこ
の硬化r@ヲ介して放熱フィンから容易に拡散すること
ができ、熱抵抗を極めて有効に低減できる。
矢に、本発明の実施例を第2図及び第3図に基づいて説
明する〇 第2図は本発明半導体装置の一例を示す断面図、第3図
は同平面図で、第2図は第3図[−1線に沿う断面を示
″1−0これら図に示した半導体装置°について、その
製法の一例とともに説明するに、熱抵抗を低減するため
の金属製の放熱フィン13上に、シリコーンゴム系接着
剤14を塗布する。
明する〇 第2図は本発明半導体装置の一例を示す断面図、第3図
は同平面図で、第2図は第3図[−1線に沿う断面を示
″1−0これら図に示した半導体装置°について、その
製法の一例とともに説明するに、熱抵抗を低減するため
の金属製の放熱フィン13上に、シリコーンゴム系接着
剤14を塗布する。
放熱フィン13は、フラットな上面を有する立方体状の
本体部15とその下部から突出したフィン部16とから
成り、当該本体部15のフラットな上面の全体にシリコ
ーンゴム系接着剤14を適当な厚味で塗布する。さらK
、該接着剤14の上面に、半導体チップを搭載し、又、
リードフレームを取付は得るように、同様のシリコーン
ゴム系接着剤I7を塗布し、この接着剤J7により、前
記接着剤層14上に、半導体チップ18をダイボンディ
ングし、さらに、複数に配列されたリードフレーム19
の先端部を固着する。次いでこれをベーク炉中に通し、
例えば150〜200℃の温度条件下、30分間ベータ
を行う。ベーク後、半導体チップ18のパッド(図示せ
ず)とコネクタワイヤ20の一端部を、周知の超音波ボ
ンディング法などによりボンディングし、コネクタワイ
ヤ20の他端部を同様にしてリードフレーム19のパッ
ド(図示せず)とボンディングして、半導体チップ18
とリードフレーム19とを電気的、物理的に接続し、半
導体チップ18内の内部配線をリードフレーム19を介
してパッケージ外部に導出する。次いでリードフレーム
19上に、前記と同様のシリコーンゴム系接着剤21v
t塗布したキャップ22を取付け、例えば150℃X3
0分で該接着剤を溶着させて封止を行う。次いでリード
フレーム19の半田付けを行う。
本体部15とその下部から突出したフィン部16とから
成り、当該本体部15のフラットな上面の全体にシリコ
ーンゴム系接着剤14を適当な厚味で塗布する。さらK
、該接着剤14の上面に、半導体チップを搭載し、又、
リードフレームを取付は得るように、同様のシリコーン
ゴム系接着剤I7を塗布し、この接着剤J7により、前
記接着剤層14上に、半導体チップ18をダイボンディ
ングし、さらに、複数に配列されたリードフレーム19
の先端部を固着する。次いでこれをベーク炉中に通し、
例えば150〜200℃の温度条件下、30分間ベータ
を行う。ベーク後、半導体チップ18のパッド(図示せ
ず)とコネクタワイヤ20の一端部を、周知の超音波ボ
ンディング法などによりボンディングし、コネクタワイ
ヤ20の他端部を同様にしてリードフレーム19のパッ
ド(図示せず)とボンディングして、半導体チップ18
とリードフレーム19とを電気的、物理的に接続し、半
導体チップ18内の内部配線をリードフレーム19を介
してパッケージ外部に導出する。次いでリードフレーム
19上に、前記と同様のシリコーンゴム系接着剤21v
t塗布したキャップ22を取付け、例えば150℃X3
0分で該接着剤を溶着させて封止を行う。次いでリード
フレーム19の半田付けを行う。
上記で使用されるシリコーンゴム系接着剤には例えば信
越化学工業(株)社1KJR9010(商品名)がある
。半導体チップ18は、例えばシリコン単結晶基板から
成り、本発明では、このチップ18は上記シリコーン系
の接着剤硬イ′ヒ層17上にフラットされているので、
両者の特性上のアンマツチングな小さくすることができ
る〇 半導体チップ】8は、周知の技術によって、このチップ
内には多数の回路素子が形成され、1つの回路機能を与
えている。回路素子は、例えば0MO8から成り、これ
らの回路素子によって、例えば論理回路やメモリ回路の
回路機能が形成されている。リードフレーム19は、例
工ばコバール合金(鉄、ニッケル、コバルト)J:り構
成される。
越化学工業(株)社1KJR9010(商品名)がある
。半導体チップ18は、例えばシリコン単結晶基板から
成り、本発明では、このチップ18は上記シリコーン系
の接着剤硬イ′ヒ層17上にフラットされているので、
両者の特性上のアンマツチングな小さくすることができ
る〇 半導体チップ】8は、周知の技術によって、このチップ
内には多数の回路素子が形成され、1つの回路機能を与
えている。回路素子は、例えば0MO8から成り、これ
らの回路素子によって、例えば論理回路やメモリ回路の
回路機能が形成されている。リードフレーム19は、例
工ばコバール合金(鉄、ニッケル、コバルト)J:り構
成される。
コネクタワイヤ20は、例えばアルミニウム細線により
構成される。キャップ22は、シリコーン樹脂など接着
剤14.17及び21に使用されるものと同様にシリコ
ーン糸の基材から構成されていることが好ましい。
構成される。キャップ22は、シリコーン樹脂など接着
剤14.17及び21に使用されるものと同様にシリコ
ーン糸の基材から構成されていることが好ましい。
し効果]
(11半導体チップがマウントされているベースはシリ
コーンゴム系接着剤よりなり、この接着剤は熱伝導率が
高く、半導体チップから発生した熱を放熱フィンを介し
て外部に容易に逃がすことができ、又、シリコン基板よ
り成る半導体チップとは材料としてSiである点共通し
、通常セラミックや金属製のベースと半導体チップとの
間でみもれる特性上のアンマツチングが防止され、両者
は、熱膨張係数が近く、熱ひすみ、熱応力などが小さい
という利点がある。
コーンゴム系接着剤よりなり、この接着剤は熱伝導率が
高く、半導体チップから発生した熱を放熱フィンを介し
て外部に容易に逃がすことができ、又、シリコン基板よ
り成る半導体チップとは材料としてSiである点共通し
、通常セラミックや金属製のベースと半導体チップとの
間でみもれる特性上のアンマツチングが防止され、両者
は、熱膨張係数が近く、熱ひすみ、熱応力などが小さい
という利点がある。
(2)シリコーンゴム糸接着剤を使用するので、放熱フ
ィン上に直接半導体チップを実装することができ、この
半導体チップのベレット付、及びリードフレームの取付
が同時に簡単に容易に行なえ、かつ、半導体パッケージ
全体からみても放熱フィンがパッケージに同時取付は可
能であるといえる。
ィン上に直接半導体チップを実装することができ、この
半導体チップのベレット付、及びリードフレームの取付
が同時に簡単に容易に行なえ、かつ、半導体パッケージ
全体からみても放熱フィンがパッケージに同時取付は可
能であるといえる。
したがって本発明によれは、放熱フィンVC直接Siベ
レットをマウントするのに好適なパッケージング技術を
提供することができるばかりでなく、構造的にもプロセ
ス的にも簡略化され、パッケージのコストダウン、組立
工程のコストダウンを実現できる。
レットをマウントするのに好適なパッケージング技術を
提供することができるばかりでなく、構造的にもプロセ
ス的にも簡略化され、パッケージのコストダウン、組立
工程のコストダウンを実現できる。
(3)高価な金属の使用を必要最小限におさえることが
でき、この面からもコストダウンを図ることができる。
でき、この面からもコストダウンを図ることができる。
(41ヘースのみならす、キャップやこれの封止材にも
Si系の基材を使用することにより、同一材料でパッケ
ージが形成でき、特性上優れた半導体装置とすることが
できる。
Si系の基材を使用することにより、同一材料でパッケ
ージが形成でき、特性上優れた半導体装置とすることが
できる。
(5)本発明は、高集積、高消費電力でその熱設計が特
に問題となるものについて著効を示す。
に問題となるものについて著効を示す。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、前記実施例では、ベースなどについてシリコー
ンゴム系接着剤!使用して半導体パッケージを構成する
例について説明したが、シリコーンレシンや、半導体な
どのパッケージに使用されているよウナシリコーンモー
ルディングコンパウンドなどのシリコーン系の基材ン使
用することもできる。又、前記実施例ではシリコーンゴ
ム糸接着剤を放熱フィン上に二回塗布する例を示したが
、放熱フィン上に該接着剤を一回塗布し、ベレット付や
フレーム付を行ってもよい。さらに、前記実施例ではリ
ードを四方向に配列した例を示したが、二方向に配列し
てあってもよい。さらに、本発明では半導体装置のキャ
ビティ内に実施例で例示した接着剤を充填してもよい。
ンゴム系接着剤!使用して半導体パッケージを構成する
例について説明したが、シリコーンレシンや、半導体な
どのパッケージに使用されているよウナシリコーンモー
ルディングコンパウンドなどのシリコーン系の基材ン使
用することもできる。又、前記実施例ではシリコーンゴ
ム糸接着剤を放熱フィン上に二回塗布する例を示したが
、放熱フィン上に該接着剤を一回塗布し、ベレット付や
フレーム付を行ってもよい。さらに、前記実施例ではリ
ードを四方向に配列した例を示したが、二方向に配列し
てあってもよい。さらに、本発明では半導体装置のキャ
ビティ内に実施例で例示した接着剤を充填してもよい。
以上の説明では王として本発明者によってなされた発明
を四方向にリードフレームを配列した場合について説明
したが、それに限定されるものではなく、二方向などに
配列してもよく、又、放熱フィン以外の他の放熱体を使
用してもよく、さらに、その他の半導体装置全般に適用
することもできる。
を四方向にリードフレームを配列した場合について説明
したが、それに限定されるものではなく、二方向などに
配列してもよく、又、放熱フィン以外の他の放熱体を使
用してもよく、さらに、その他の半導体装置全般に適用
することもできる。
第1図は従来例を示す断面図、
第2図は本発明の実施例を示す第3図1−1線に沿う断
面図、 第3図は同平面図である。
面図、 第3図は同平面図である。
Claims (1)
- 【特許請求の範囲】 1、放熱フィン上のシリコン系基材より成る層上に、シ
リコン基板より成る半導体チップを搭載し、該チップと
前記層に取付けられたリードフレームとを電気的に接続
して成る半導体装置。 2、特許請求の範囲gi項記載の半導体装置において、
放熱フィン上にシリコーンゴム系接着剤を塗布し、該接
着剤に、シリコン基板より成る半導体チップとリードフ
レームとt取付し、該チップとリードフレームとをボン
ディングワイヤにより電気的に接続した後に、前記接着
剤を硬化させてシリコン系基材より成る層を形成して成
る特許請求の範囲第1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7846684A JPS60223136A (ja) | 1984-04-20 | 1984-04-20 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7846684A JPS60223136A (ja) | 1984-04-20 | 1984-04-20 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60223136A true JPS60223136A (ja) | 1985-11-07 |
Family
ID=13662794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7846684A Pending JPS60223136A (ja) | 1984-04-20 | 1984-04-20 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60223136A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5731632A (en) * | 1995-05-16 | 1998-03-24 | Kabushiki Kaisha Toshiba | Semiconductor device having a plastic package |
US5891759A (en) * | 1993-12-16 | 1999-04-06 | Seiko Epson Corporation | Method of making a multiple heat sink resin sealing type semiconductor device |
-
1984
- 1984-04-20 JP JP7846684A patent/JPS60223136A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5891759A (en) * | 1993-12-16 | 1999-04-06 | Seiko Epson Corporation | Method of making a multiple heat sink resin sealing type semiconductor device |
US5731632A (en) * | 1995-05-16 | 1998-03-24 | Kabushiki Kaisha Toshiba | Semiconductor device having a plastic package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970005712B1 (ko) | 고 열방출용 반도체 패키지 | |
US5776800A (en) | Paddleless molded plastic semiconductor chip package | |
US20030178719A1 (en) | Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package | |
JPS629649A (ja) | 半導体用パツケ−ジ | |
US6699731B2 (en) | Substrate of semiconductor package | |
JPH0777258B2 (ja) | 半導体装置 | |
JP2725448B2 (ja) | 半導体装置 | |
JPS6149446A (ja) | 樹脂封止型半導体装置 | |
JPS60223136A (ja) | 半導体装置 | |
JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US20060055029A1 (en) | Integrated heatspreader for use in wire bonded ball grid array semiconductor packages | |
JPH0134351Y2 (ja) | ||
JPS59219942A (ja) | チツプキヤリア | |
JPH03278451A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
TWI746391B (zh) | 積體電路封裝系統 | |
JPS62194653A (ja) | 半導体装置 | |
JPS60136348A (ja) | 半導体装置 | |
JPS618959A (ja) | 半導体装置 | |
JPS6184043A (ja) | プラグインパツケ−ジ | |
JPH11163229A (ja) | 半導体装置およびその製造方法 | |
JPS6354731A (ja) | 半導体装置 | |
JPH1117082A (ja) | 樹脂封止型半導体装置 | |
JPH0613485A (ja) | 半導体装置の製造方法 | |
TW202245176A (zh) | 具有高散熱效能的半導體裝置 | |
JPS61125142A (ja) | 電子装置 |