JP2000269401A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000269401A JP2000269401A JP7017599A JP7017599A JP2000269401A JP 2000269401 A JP2000269401 A JP 2000269401A JP 7017599 A JP7017599 A JP 7017599A JP 7017599 A JP7017599 A JP 7017599A JP 2000269401 A JP2000269401 A JP 2000269401A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor chip
- dimples
- semiconductor device
- mounting area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 封止樹脂との密着性が良く、強度が高く、且
つ反りにくいダイパッドを備えた半導体装置を提供す
る。 【解決手段】 ダイパッド３の上面（半導体チップ搭載
面）のうち半導体チップ１が搭載される半導体チップ搭
載エリアに半球状をなすディンプル１０を複数個形成
し、ダイパッド３の下面（半導体チップ非搭載面）のう
ち前記半導体チップ搭載エリアにディンプル１０と交互
配置となる状態で半球状をなすディンプル１１を複数個
形成する。ディンプル１０は互いに重ならない範囲内で
密に配置され、且つダイパッド３の辺部と所定角度で交
差した方向へ列状に並んだ状態で配置される。ディンプ
ル１０と同一形状、同一サイズを有するディンプル１１
も同様にして配置される。ダイパッド３の上面に半導体
チップ１が搭載され配線工程を経て樹脂により封止され
る。
つ反りにくいダイパッドを備えた半導体装置を提供す
る。 【解決手段】 ダイパッド３の上面（半導体チップ搭載
面）のうち半導体チップ１が搭載される半導体チップ搭
載エリアに半球状をなすディンプル１０を複数個形成
し、ダイパッド３の下面（半導体チップ非搭載面）のう
ち前記半導体チップ搭載エリアにディンプル１０と交互
配置となる状態で半球状をなすディンプル１１を複数個
形成する。ディンプル１０は互いに重ならない範囲内で
密に配置され、且つダイパッド３の辺部と所定角度で交
差した方向へ列状に並んだ状態で配置される。ディンプ
ル１０と同一形状、同一サイズを有するディンプル１１
も同様にして配置される。ダイパッド３の上面に半導体
チップ１が搭載され配線工程を経て樹脂により封止され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレームの
ダイパッド上面に搭載した半導体チップを樹脂封止して
なる半導体装置に関する。
ダイパッド上面に搭載した半導体チップを樹脂封止して
なる半導体装置に関する。
【０００２】
【従来の技術】半導体装置の一例として、リードフレー
ムのダイパッドに半導体チップを搭載した後、当該半導
体チップに形成された各電極とリードフレームのインナ
ーリードとをボンディングワイヤを用いて結線し、その
後封止樹脂によってパッケージングすることにより製造
されるものがある。この半導体装置においては、例えば
半導体チップの発熱によりリードフレームと封止樹脂と
の間に温度差が生じた場合、リードフレームと封止樹脂
との熱膨張率が異なるためダイパッド近傍の封止樹脂に
応力が発生しクラックが生じるといった問題がある。
ムのダイパッドに半導体チップを搭載した後、当該半導
体チップに形成された各電極とリードフレームのインナ
ーリードとをボンディングワイヤを用いて結線し、その
後封止樹脂によってパッケージングすることにより製造
されるものがある。この半導体装置においては、例えば
半導体チップの発熱によりリードフレームと封止樹脂と
の間に温度差が生じた場合、リードフレームと封止樹脂
との熱膨張率が異なるためダイパッド近傍の封止樹脂に
応力が発生しクラックが生じるといった問題がある。
【０００３】そこで、封止樹脂およびリードフレームに
作用する熱応力による上記クラックの発生を防ぐととも
にパッケージ内部への湿気の侵入を防ぐために、ダイパ
ッドの裏面にディンプルと称される凹部を複数個設け、
ダイパッドと封止樹脂との密着性を向上するようにした
ものがある。
作用する熱応力による上記クラックの発生を防ぐととも
にパッケージ内部への湿気の侵入を防ぐために、ダイパ
ッドの裏面にディンプルと称される凹部を複数個設け、
ダイパッドと封止樹脂との密着性を向上するようにした
ものがある。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ようにダイパッドの片面に凹部を設ける構成では、例え
ばプレス加工によってダイパッドの裏面にディンプルを
形成すると、その加工による歪みあるいは半導体チップ
の発熱などによる封止樹脂からの応力によってダイパッ
ドに反りや傾きが生じ、製造上の歩留りが低下したり使
用上の信頼性が低下してしまうという新たな問題が発生
する。また、近年、半導体装置のパッケージサイズの小
形化、薄形化が急速に進んでおり、パッケージの面積に
対するダイパッドの面積の割合が増加し、ダイパッドと
封止樹脂との密着性は一層低下せざるを得ない状況とな
ってきている。
ようにダイパッドの片面に凹部を設ける構成では、例え
ばプレス加工によってダイパッドの裏面にディンプルを
形成すると、その加工による歪みあるいは半導体チップ
の発熱などによる封止樹脂からの応力によってダイパッ
ドに反りや傾きが生じ、製造上の歩留りが低下したり使
用上の信頼性が低下してしまうという新たな問題が発生
する。また、近年、半導体装置のパッケージサイズの小
形化、薄形化が急速に進んでおり、パッケージの面積に
対するダイパッドの面積の割合が増加し、ダイパッドと
封止樹脂との密着性は一層低下せざるを得ない状況とな
ってきている。
【０００５】本発明は、上記事情に鑑みてなされたもの
で、その目的は、封止樹脂との密着性が良く、強度が高
く、且つ反りにくいダイパッドを備えた半導体装置を提
供することにある。
で、その目的は、封止樹脂との密着性が良く、強度が高
く、且つ反りにくいダイパッドを備えた半導体装置を提
供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載した本発明の半導体装置は、リード
フレームのダイパッド上面に搭載した半導体チップを樹
脂封止してなる半導体装置において、前記ダイパッドの
上面に複数個の第１の凹部を形成し、前記ダイパッドの
下面に複数個の第２の凹部を形成し、これら第１および
第２の凹部を互いに交互配置したことを特徴とする。
め、請求項１に記載した本発明の半導体装置は、リード
フレームのダイパッド上面に搭載した半導体チップを樹
脂封止してなる半導体装置において、前記ダイパッドの
上面に複数個の第１の凹部を形成し、前記ダイパッドの
下面に複数個の第２の凹部を形成し、これら第１および
第２の凹部を互いに交互配置したことを特徴とする。
【０００７】この構成によれば、ダイパッドの上面（半
導体チップ搭載面）および下面に複数個ずつの凹部が形
成されるので、ダイパッドと封止樹脂との密着性が良好
になる。また、下面だけに凹部を形成する場合に比べダ
イパッドに作用する応力分布が均一化され易くなるか
ら、ダイパッドの反りや傾きを小さくすることが可能と
なる。そして、特に、上面に形成した複数個の第１の凹
部と下面に形成した複数個の第２の凹部とを互いに交互
配置としたことにより、上面の第１の凹部の隙間に下面
の第２の凹部が入り込んだ状態となってダイパッドの強
度を高めることができるから、そのダイパッドの反りや
傾きを効果的に抑制することができる。
導体チップ搭載面）および下面に複数個ずつの凹部が形
成されるので、ダイパッドと封止樹脂との密着性が良好
になる。また、下面だけに凹部を形成する場合に比べダ
イパッドに作用する応力分布が均一化され易くなるか
ら、ダイパッドの反りや傾きを小さくすることが可能と
なる。そして、特に、上面に形成した複数個の第１の凹
部と下面に形成した複数個の第２の凹部とを互いに交互
配置としたことにより、上面の第１の凹部の隙間に下面
の第２の凹部が入り込んだ状態となってダイパッドの強
度を高めることができるから、そのダイパッドの反りや
傾きを効果的に抑制することができる。
【０００８】この場合、第１および第２の凹部を互いに
近接した状態で半導体チップの搭載エリア内に配置すれ
ば（請求項２）、ダイパッドの半導体チップ搭載エリア
内において上面と下面とが対称構造となるように高密度
に凹部を配置することが可能となる。この凹部の配置形
態により、ダイパッドに作用する応力分布がより均一化
され易くなるからダイパッドの強度が一層高くなる。ま
た、ダイパッドと封止樹脂との密着性およびダイパッド
と半導体チップとの密着性が高まる。
近接した状態で半導体チップの搭載エリア内に配置すれ
ば（請求項２）、ダイパッドの半導体チップ搭載エリア
内において上面と下面とが対称構造となるように高密度
に凹部を配置することが可能となる。この凹部の配置形
態により、ダイパッドに作用する応力分布がより均一化
され易くなるからダイパッドの強度が一層高くなる。ま
た、ダイパッドと封止樹脂との密着性およびダイパッド
と半導体チップとの密着性が高まる。
【０００９】さらに、ダイパッドを矩形状に形成し、第
１および第２の凹部をそれぞれ前記ダイパッドの辺部と
所定角度で交差した方向へ列状に並んだ状態で配置すれ
ば（請求項３）、ダイパッドについて辺部に対し斜め方
向から作用する応力は勿論、辺部に沿った方向から作用
する応力に対しても強度が増す。
１および第２の凹部をそれぞれ前記ダイパッドの辺部と
所定角度で交差した方向へ列状に並んだ状態で配置すれ
ば（請求項３）、ダイパッドについて辺部に対し斜め方
向から作用する応力は勿論、辺部に沿った方向から作用
する応力に対しても強度が増す。
【００１０】一方、第１の凹部をダイパッドの上面のう
ち半導体チップの搭載エリア外に形成し、第２の凹部を
前記ダイパッドの下面のうち前記半導体チップの搭載エ
リア内に形成すれば（請求項４）、ダイパッド上面と封
止樹脂との密着性およびダイパッド下面と封止樹脂との
密着性がともに高まり、熱応力によるクラックの防止効
果が大きくなる。
ち半導体チップの搭載エリア外に形成し、第２の凹部を
前記ダイパッドの下面のうち前記半導体チップの搭載エ
リア内に形成すれば（請求項４）、ダイパッド上面と封
止樹脂との密着性およびダイパッド下面と封止樹脂との
密着性がともに高まり、熱応力によるクラックの防止効
果が大きくなる。
【００１１】この場合、ダイパッドを矩形状に形成し、
第２の凹部を前記ダイパッドの辺部と所定角度で交差し
た方向へ列状に並んだ状態で配置すれば（請求項５）、
辺部に対し斜め方向から作用する応力は勿論、ダイパッ
ドについて辺部に沿った方向から作用する応力に対して
も強度が増す。
第２の凹部を前記ダイパッドの辺部と所定角度で交差し
た方向へ列状に並んだ状態で配置すれば（請求項５）、
辺部に対し斜め方向から作用する応力は勿論、ダイパッ
ドについて辺部に沿った方向から作用する応力に対して
も強度が増す。
【００１２】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態について、図１ないし図３を参照しな
がら説明する。図１には半導体装置の縦断面図が示され
ており、図２には当該半導体装置のリードフレームのう
ち半導体チップが搭載された要部についての平面図が示
されている。この図１および図２において、矩形状の半
導体チップ１は、金属製のリードフレーム２の中央部に
形成された矩形状のダイパッド３の上面にダイボンディ
ング材４を用いて搭載されている。このダイパッド３
は、半導体チップ１よりも若干大きい形状を有して形成
されており、ダイパッド３の周縁部は半導体チップ１が
搭載されない半導体チップ非搭載エリアとなっている。
また、半導体チップ１の上面周縁部には、ボンディング
ワイヤ５を接続するための電極である複数のボンディン
グパッド６が形成されている。
の第１の実施形態について、図１ないし図３を参照しな
がら説明する。図１には半導体装置の縦断面図が示され
ており、図２には当該半導体装置のリードフレームのう
ち半導体チップが搭載された要部についての平面図が示
されている。この図１および図２において、矩形状の半
導体チップ１は、金属製のリードフレーム２の中央部に
形成された矩形状のダイパッド３の上面にダイボンディ
ング材４を用いて搭載されている。このダイパッド３
は、半導体チップ１よりも若干大きい形状を有して形成
されており、ダイパッド３の周縁部は半導体チップ１が
搭載されない半導体チップ非搭載エリアとなっている。
また、半導体チップ１の上面周縁部には、ボンディング
ワイヤ５を接続するための電極である複数のボンディン
グパッド６が形成されている。
【００１３】リードフレーム２は、前記ダイパッド３の
他、ボンディングワイヤ５により前記半導体チップ１の
ボンディングパッド６と接続される複数のインナーリー
ド７、その各インナーリード７に連続して形成されるア
ウターリード８などから構成されている。そして、半導
体装置の製造工程において、ボンディングワイヤ５によ
る配線工程が終了した後、インナーリード７以内の半導
体チップ１、ダイパッド３、およびボンディングワイヤ
５が樹脂を用いて封止され、この封止樹脂がパッケージ
９となる。
他、ボンディングワイヤ５により前記半導体チップ１の
ボンディングパッド６と接続される複数のインナーリー
ド７、その各インナーリード７に連続して形成されるア
ウターリード８などから構成されている。そして、半導
体装置の製造工程において、ボンディングワイヤ５によ
る配線工程が終了した後、インナーリード７以内の半導
体チップ１、ダイパッド３、およびボンディングワイヤ
５が樹脂を用いて封止され、この封止樹脂がパッケージ
９となる。
【００１４】図１に示すように、ダイパッド３の上面
（半導体チップ搭載面）のうち半導体チップ１が搭載さ
れる半導体チップ搭載エリアには半球状をなすディンプ
ル１０（本発明でいう第１の凹部に相当）が複数個形成
され、ダイパッド３の下面（半導体チップ非搭載面）の
うち前記半導体チップ搭載エリアには前記ディンプル１
０と交互配置となる状態で半球状をなすディンプル１１
（本発明でいう第２の凹部に相当）が複数個形成されて
いる。これらディンプル１０および１１は、例えばプレ
ス加工により形成される。
（半導体チップ搭載面）のうち半導体チップ１が搭載さ
れる半導体チップ搭載エリアには半球状をなすディンプ
ル１０（本発明でいう第１の凹部に相当）が複数個形成
され、ダイパッド３の下面（半導体チップ非搭載面）の
うち前記半導体チップ搭載エリアには前記ディンプル１
０と交互配置となる状態で半球状をなすディンプル１１
（本発明でいう第２の凹部に相当）が複数個形成されて
いる。これらディンプル１０および１１は、例えばプレ
ス加工により形成される。
【００１５】図３は、ダイパッド３の平面図を示してい
る。この図３において、２点鎖線Ａで包囲された矩形範
囲が半導体チップ搭載エリアで、実線がダイパッド３の
上面に形成されたディンプル１０を示し、破線がその下
面に形成されたディンプル１１を示している。ディンプ
ル１０は互いに重ならない範囲内で密に配置され、且つ
ダイパッド３の辺部と所定角度（本実施形態では４５
°）で交差した方向へ列状に並んだ状態で配置されてい
る。ディンプル１１はこのディンプル１０と交互配置と
される結果、ディンプル１０と同様に、互いに重ならな
い範囲内で密に配置され、ダイパッド３の辺部と所定角
度（本実施形態では４５°）で交差した方向へ列状に並
んだ状態で配置されることになる。なお、ディンプル１
０と１１とは同一形状且つ同一サイズを有して形成され
ている。
る。この図３において、２点鎖線Ａで包囲された矩形範
囲が半導体チップ搭載エリアで、実線がダイパッド３の
上面に形成されたディンプル１０を示し、破線がその下
面に形成されたディンプル１１を示している。ディンプ
ル１０は互いに重ならない範囲内で密に配置され、且つ
ダイパッド３の辺部と所定角度（本実施形態では４５
°）で交差した方向へ列状に並んだ状態で配置されてい
る。ディンプル１１はこのディンプル１０と交互配置と
される結果、ディンプル１０と同様に、互いに重ならな
い範囲内で密に配置され、ダイパッド３の辺部と所定角
度（本実施形態では４５°）で交差した方向へ列状に並
んだ状態で配置されることになる。なお、ディンプル１
０と１１とは同一形状且つ同一サイズを有して形成され
ている。
【００１６】次に、本実施形態の作用および効果につい
て説明する。ダイパッド３の上面および下面にそれぞれ
ディンプル１０および１１を形成したので、下面だけに
ディンプル１１を形成する場合に比べダイパッド３に作
用する応力の分布が均一化され易く、その応力によって
生じるダイパッド３の反りや傾きを小さく抑えることが
できる。特に、ダイパッド３の上面および下面は、ディ
ンプル１０、１１に関して対称構造となっているので、
応力がより均一化され易くダイパッド３の平坦度が一層
向上する。これにより、組立時における半導体チップ１
の実装性の低下を防ぐことができ、歩留りを向上するこ
とができる。
て説明する。ダイパッド３の上面および下面にそれぞれ
ディンプル１０および１１を形成したので、下面だけに
ディンプル１１を形成する場合に比べダイパッド３に作
用する応力の分布が均一化され易く、その応力によって
生じるダイパッド３の反りや傾きを小さく抑えることが
できる。特に、ダイパッド３の上面および下面は、ディ
ンプル１０、１１に関して対称構造となっているので、
応力がより均一化され易くダイパッド３の平坦度が一層
向上する。これにより、組立時における半導体チップ１
の実装性の低下を防ぐことができ、歩留りを向上するこ
とができる。
【００１７】また、上面に形成したディンプル１０と下
面に形成したディンプル１１とを交互配置としたことに
より、ディンプル１０の隙間にディンプル１１が入り込
んだ状態でディンプル１０、１１を高密度に配置するこ
とが可能となる。つまり、ダイパッド３の半導体チップ
搭載エリア内においてディンプル１０、１１の占有面積
が増大するとともに、ディンプル１０、１１の深さを例
えばパッド厚（ダイパッド３の厚み）の２／４〜３／４
程度にまで深く設定することができる。このディンプル
１０、１１の深さが２／４よりも小さくなるとダイパッ
ド３の反りを矯正する効果が小さくなり、また３／４よ
りも大きくなるとダイパッド３の強度が低下する恐れが
ある。
面に形成したディンプル１１とを交互配置としたことに
より、ディンプル１０の隙間にディンプル１１が入り込
んだ状態でディンプル１０、１１を高密度に配置するこ
とが可能となる。つまり、ダイパッド３の半導体チップ
搭載エリア内においてディンプル１０、１１の占有面積
が増大するとともに、ディンプル１０、１１の深さを例
えばパッド厚（ダイパッド３の厚み）の２／４〜３／４
程度にまで深く設定することができる。このディンプル
１０、１１の深さが２／４よりも小さくなるとダイパッ
ド３の反りを矯正する効果が小さくなり、また３／４よ
りも大きくなるとダイパッド３の強度が低下する恐れが
ある。
【００１８】この構成により、ダイパッド３は、その辺
部に沿った方向からの応力のみならず、辺部に対し斜め
方向からの応力に対しても強い構造となっている。そし
て、ディンプル１０、１１はダイパッド３の辺部と所定
角度で交差した方向へ列状に並んだ状態で配置されてい
るので、ダイパッド３は当該辺部に沿った方向からの応
力に対して特に強い構造となっている。さらに、ダイパ
ッド３の上面と半導体チップ１の下面との接着面積およ
びダイパッド３の下面と封止樹脂との接合面積が増大す
るので、それぞれについて密着性が高くなる。
部に沿った方向からの応力のみならず、辺部に対し斜め
方向からの応力に対しても強い構造となっている。そし
て、ディンプル１０、１１はダイパッド３の辺部と所定
角度で交差した方向へ列状に並んだ状態で配置されてい
るので、ダイパッド３は当該辺部に沿った方向からの応
力に対して特に強い構造となっている。さらに、ダイパ
ッド３の上面と半導体チップ１の下面との接着面積およ
びダイパッド３の下面と封止樹脂との接合面積が増大す
るので、それぞれについて密着性が高くなる。
【００１９】半導体装置では、一般にリードフレーム２
と封止樹脂との熱膨張率が異なる。従って、組立工程に
おいて熱処理を行ったり、使用時において半導体チップ
１の発熱があったりすると、リードフレーム２とパッケ
ージ９との間に温度差が生じ、ダイパッド３あるいはそ
の近傍の封止樹脂に熱応力が作用する。この場合であっ
ても、ダイパッド３の下面と封止樹脂との密着性が高い
のでクラックが生じにくくなっている。また、ダイパッ
ド３は強度が高いことから樹脂からの熱応力によっても
反りにくく、且つ半導体チップ１とダイパッド３の上面
との密着性が高いので、半導体チップ１の剥離やボンデ
ィングワイヤ５の切断などの発生を防止する効果が大き
い。その結果、製造時および使用時における半導体装置
の信頼性の向上を図ることができる。
と封止樹脂との熱膨張率が異なる。従って、組立工程に
おいて熱処理を行ったり、使用時において半導体チップ
１の発熱があったりすると、リードフレーム２とパッケ
ージ９との間に温度差が生じ、ダイパッド３あるいはそ
の近傍の封止樹脂に熱応力が作用する。この場合であっ
ても、ダイパッド３の下面と封止樹脂との密着性が高い
のでクラックが生じにくくなっている。また、ダイパッ
ド３は強度が高いことから樹脂からの熱応力によっても
反りにくく、且つ半導体チップ１とダイパッド３の上面
との密着性が高いので、半導体チップ１の剥離やボンデ
ィングワイヤ５の切断などの発生を防止する効果が大き
い。その結果、製造時および使用時における半導体装置
の信頼性の向上を図ることができる。
【００２０】（第２の実施形態）次に、本発明の第２の
実施形態について、図４ないし図６を参照しながら説明
する。なお、図４ないし図６においてそれぞれ図１ない
し図３と同一構成部分には同一符号を付し、ここでは異
なった構成部分についてのみ説明する。
実施形態について、図４ないし図６を参照しながら説明
する。なお、図４ないし図６においてそれぞれ図１ない
し図３と同一構成部分には同一符号を付し、ここでは異
なった構成部分についてのみ説明する。
【００２１】図４には半導体装置の縦断面図が示されて
おり、図５には当該半導体装置のリードフレームのうち
半導体チップが搭載された要部についての平面図が示さ
れている。この図４および図５において、リードフレー
ム１２の中央部に形成されたダイパッド１３の下面（半
導体チップ非搭載面）のうち半導体チップ搭載エリアに
は前述したディンプル１１（本発明でいう第２の凹部に
相当）が複数個形成されている。一方、ダイパッド１３
の上面（半導体チップ搭載面）のうち半導体チップ１が
搭載されない周縁部（半導体チップ非搭載エリア）には
例えばプレス加工により半球状をなすディンプル１４
（本発明でいう第１の凹部に相当）が複数個形成されて
いる。
おり、図５には当該半導体装置のリードフレームのうち
半導体チップが搭載された要部についての平面図が示さ
れている。この図４および図５において、リードフレー
ム１２の中央部に形成されたダイパッド１３の下面（半
導体チップ非搭載面）のうち半導体チップ搭載エリアに
は前述したディンプル１１（本発明でいう第２の凹部に
相当）が複数個形成されている。一方、ダイパッド１３
の上面（半導体チップ搭載面）のうち半導体チップ１が
搭載されない周縁部（半導体チップ非搭載エリア）には
例えばプレス加工により半球状をなすディンプル１４
（本発明でいう第１の凹部に相当）が複数個形成されて
いる。
【００２２】図６は、ダイパッド１３の平面図を示して
いる。この図６において、２点鎖線Ａで包囲された矩形
範囲が半導体チップ搭載エリアで、実線がダイパッド１
３の上面に形成されたディンプル１４を示し、破線がダ
イパッド１３の下面に形成されたディンプル１１を示し
ている。ディンプル１１は、前述のように互いに重なら
ない範囲内で密に配置され、ダイパッド１３の辺部と所
定角度（本実施形態では４５°）で交差した方向へ列状
に並んだ状態で配置される。また、ディンプル１４は、
ディンプル１１に対し交互配置つまりジグザグ状になる
ように１列に配置されている。なお、ディンプル１１と
１４とは同一形状且つ同一サイズを有して形成されてい
る。
いる。この図６において、２点鎖線Ａで包囲された矩形
範囲が半導体チップ搭載エリアで、実線がダイパッド１
３の上面に形成されたディンプル１４を示し、破線がダ
イパッド１３の下面に形成されたディンプル１１を示し
ている。ディンプル１１は、前述のように互いに重なら
ない範囲内で密に配置され、ダイパッド１３の辺部と所
定角度（本実施形態では４５°）で交差した方向へ列状
に並んだ状態で配置される。また、ディンプル１４は、
ディンプル１１に対し交互配置つまりジグザグ状になる
ように１列に配置されている。なお、ディンプル１１と
１４とは同一形状且つ同一サイズを有して形成されてい
る。
【００２３】上記構成によれば、ダイパッド１３の上面
および下面にそれぞれディンプル１４および１１を形成
したので、下面だけにディンプル１１を形成する場合に
比べダイパッド１３に作用する応力の分布が均一化され
易く、ダイパッド１３の強度が増すとともに反りや傾き
を小さく抑えることができる。特に、ダイパッド上面の
周縁部に形成したディンプル１４と下面に形成したディ
ンプル１１とを交互配置としたこと、およびダイパッド
１３の下面において半導体チップ非搭載エリアにはディ
ンプルを形成していないことにより、ディンプル１４の
深さを例えばパッド厚の２／４〜３／４程度にまで深く
設定することができる。
および下面にそれぞれディンプル１４および１１を形成
したので、下面だけにディンプル１１を形成する場合に
比べダイパッド１３に作用する応力の分布が均一化され
易く、ダイパッド１３の強度が増すとともに反りや傾き
を小さく抑えることができる。特に、ダイパッド上面の
周縁部に形成したディンプル１４と下面に形成したディ
ンプル１１とを交互配置としたこと、およびダイパッド
１３の下面において半導体チップ非搭載エリアにはディ
ンプルを形成していないことにより、ディンプル１４の
深さを例えばパッド厚の２／４〜３／４程度にまで深く
設定することができる。
【００２４】この構成により、ダイパッド１３は、その
辺部に沿った方向からの応力のみならず、辺部に対し斜
め方向からの応力に対しても強い構造となっている。ま
た、ダイパッド１３は、その下面に設けられたディンプ
ル１１に加え上面に設けられたディンプル１４によって
封止樹脂との接合面積が一層増大するので、ダイパッド
１３と封止樹脂とのより高い密着性を得ることができ
る。
辺部に沿った方向からの応力のみならず、辺部に対し斜
め方向からの応力に対しても強い構造となっている。ま
た、ダイパッド１３は、その下面に設けられたディンプ
ル１１に加え上面に設けられたディンプル１４によって
封止樹脂との接合面積が一層増大するので、ダイパッド
１３と封止樹脂とのより高い密着性を得ることができ
る。
【００２５】従って、第１の実施形態と同様、組立時に
おける半導体チップ１の実装性が良く歩留りが向上す
る。また、熱応力によるクラックやダイパッド１３の反
りが生じにくく半導体装置の信頼性が向上するという効
果を奏する。
おける半導体チップ１の実装性が良く歩留りが向上す
る。また、熱応力によるクラックやダイパッド１３の反
りが生じにくく半導体装置の信頼性が向上するという効
果を奏する。
【００２６】（その他の実施形態）なお、本発明は上記
し且つ図面に示す実施形態に限定されるものではなく、
例えば以下のように構成しても良い。第１の実施形態に
おいて、ディンプル１０と１１とを同一形状且つ同一サ
イズとして形成したが形状またはサイズは異なっていて
も良い。同様に、第２の実施形態において、ディンプル
１４と１１とは形状またはサイズが異なっていても良
い。
し且つ図面に示す実施形態に限定されるものではなく、
例えば以下のように構成しても良い。第１の実施形態に
おいて、ディンプル１０と１１とを同一形状且つ同一サ
イズとして形成したが形状またはサイズは異なっていて
も良い。同様に、第２の実施形態において、ディンプル
１４と１１とは形状またはサイズが異なっていても良
い。
【００２７】また、第２の実施形態において、ディンプ
ル１４をダイパッド１３の上面周縁部に１列に形成した
が、半導体チップ非搭載エリアが広い場合には複数列と
なるように形成しても良い。このとき、複数列に形成し
たディンプルをダイパッド１３の辺部に沿った方向にジ
グザグ状に配置することが望ましい。
ル１４をダイパッド１３の上面周縁部に１列に形成した
が、半導体チップ非搭載エリアが広い場合には複数列と
なるように形成しても良い。このとき、複数列に形成し
たディンプルをダイパッド１３の辺部に沿った方向にジ
グザグ状に配置することが望ましい。
【００２８】
【発明の効果】本発明は以上説明した通りであるので、
次のような効果を奏する。請求項１の半導体装置によれ
ば、ダイパッドの上面および下面に第１および第２の凹
部を複数個ずつ形成し、それら第１の凹部と第２の凹部
とが交互配置となるようにしたので、ダイパッドの強度
が高くなるとともにダイパッドの反りや傾きを小さくで
き、実装性や歩留りが向上するという効果を奏する。ま
た、クラックが生じにくく、熱応力が加わってもダイパ
ッドが反りにくくなり、半導体装置の信頼性が向上す
る。
次のような効果を奏する。請求項１の半導体装置によれ
ば、ダイパッドの上面および下面に第１および第２の凹
部を複数個ずつ形成し、それら第１の凹部と第２の凹部
とが交互配置となるようにしたので、ダイパッドの強度
が高くなるとともにダイパッドの反りや傾きを小さくで
き、実装性や歩留りが向上するという効果を奏する。ま
た、クラックが生じにくく、熱応力が加わってもダイパ
ッドが反りにくくなり、半導体装置の信頼性が向上す
る。
【００２９】請求項２、３の半導体装置によれば、第１
および第２の凹部を互いに近接した状態で半導体チップ
の搭載エリア内に配置することで凹部を高密度に配置で
きるので、ダイパッドの反りや傾きがより小さくなり、
またダイパッドと封止樹脂との密着性およびダイパッド
と半導体チップとの密着性が高まり、クラックの発生や
半導体チップの剥離を一層効果的に防止できる。また、
ダイパッドの強度が一層大きくなる。
および第２の凹部を互いに近接した状態で半導体チップ
の搭載エリア内に配置することで凹部を高密度に配置で
きるので、ダイパッドの反りや傾きがより小さくなり、
またダイパッドと封止樹脂との密着性およびダイパッド
と半導体チップとの密着性が高まり、クラックの発生や
半導体チップの剥離を一層効果的に防止できる。また、
ダイパッドの強度が一層大きくなる。
【００３０】請求項４、５の半導体装置によれば、第１
の凹部をダイパッドの上面のうち半導体チップの搭載エ
リア外に形成し、第２の凹部を前記ダイパッドの下面の
うち半導体チップの搭載エリア内に形成したので、ダイ
パッドと封止樹脂との密着性が高まり、熱応力によるク
ラックの防止効果が大きくなる。
の凹部をダイパッドの上面のうち半導体チップの搭載エ
リア外に形成し、第２の凹部を前記ダイパッドの下面の
うち半導体チップの搭載エリア内に形成したので、ダイ
パッドと封止樹脂との密着性が高まり、熱応力によるク
ラックの防止効果が大きくなる。
【図１】本発明の第１の実施形態を示す半導体装置の縦
断面図
断面図
【図２】半導体装置の要部の平面図
【図３】ダイパッドの平面図
【図４】本発明の第２の実施形態を示す図１相当図
【図５】図２相当図
【図６】図３相当図
１は半導体チップ、２、１２はリードフレーム、３、１
３はダイパッド、１０、１４はディンプル（第１の凹
部）、１１はディンプル（第２の凹部）である。
３はダイパッド、１０、１４はディンプル（第１の凹
部）、１１はディンプル（第２の凹部）である。
Claims (5)
- 【請求項１】 リードフレームのダイパッド上面に搭載
した半導体チップを樹脂封止してなる半導体装置におい
て、 前記ダイパッドの上面に複数個の第１の凹部が形成さ
れ、 前記ダイパッドの下面に複数個の第２の凹部が形成さ
れ、 これら第１および第２の凹部が互いに交互配置されてい
ることを特徴とする半導体装置。 - 【請求項２】 第１および第２の凹部は互いに近接した
状態で半導体チップの搭載エリア内に配置されているこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項３】 ダイパッドは矩形状に形成され、第１お
よび第２の凹部はそれぞれ前記ダイパッドの辺部と所定
角度で交差した方向へ列状に並んだ状態で配置されてい
ることを特徴とする請求項１または２記載の半導体装
置。 - 【請求項４】 第１の凹部はダイパッドの上面のうち半
導体チップの搭載エリア外に形成され、 第２の凹部は前記ダイパッドの下面のうち前記半導体チ
ップの搭載エリア内に形成されていることを特徴とする
請求項１記載の半導体装置。 - 【請求項５】 ダイパッドは矩形状に形成され、第２の
凹部は前記ダイパッドの辺部と所定角度で交差した方向
へ列状に並んだ状態で配置されていることを特徴とする
請求項４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7017599A JP2000269401A (ja) | 1999-03-16 | 1999-03-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7017599A JP2000269401A (ja) | 1999-03-16 | 1999-03-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000269401A true JP2000269401A (ja) | 2000-09-29 |
Family
ID=13423944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7017599A Withdrawn JP2000269401A (ja) | 1999-03-16 | 1999-03-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000269401A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011517113A (ja) * | 2008-04-08 | 2011-05-26 | フリースケール セミコンダクター インコーポレイテッド | 成形密着性を向上させたパッケージ化電子デバイス用リードフレーム |
| US8420446B2 (en) | 2005-11-28 | 2013-04-16 | Dai Nippon Printing Co., Ltd. | Circuit member, manufacturing method of the circuit member, and semiconductor device including the circuit member |
| JP2021068852A (ja) * | 2019-10-28 | 2021-04-30 | トヨタ自動車株式会社 | 半導体装置 |
| WO2022202242A1 (ja) * | 2021-03-25 | 2022-09-29 | ローム株式会社 | 半導体装置、および、半導体装置の製造方法 |
-
1999
- 1999-03-16 JP JP7017599A patent/JP2000269401A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8420446B2 (en) | 2005-11-28 | 2013-04-16 | Dai Nippon Printing Co., Ltd. | Circuit member, manufacturing method of the circuit member, and semiconductor device including the circuit member |
| JP2011517113A (ja) * | 2008-04-08 | 2011-05-26 | フリースケール セミコンダクター インコーポレイテッド | 成形密着性を向上させたパッケージ化電子デバイス用リードフレーム |
| JP2021068852A (ja) * | 2019-10-28 | 2021-04-30 | トヨタ自動車株式会社 | 半導体装置 |
| JP7163896B2 (ja) | 2019-10-28 | 2022-11-01 | トヨタ自動車株式会社 | 半導体装置 |
| WO2022202242A1 (ja) * | 2021-03-25 | 2022-09-29 | ローム株式会社 | 半導体装置、および、半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8102035B2 (en) | Method of manufacturing a semiconductor device | |
| KR100192760B1 (ko) | 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지 | |
| JP4068336B2 (ja) | 半導体装置 | |
| JP2001077274A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2924840B2 (ja) | Ｔａｐｅ−ＢＧＡタイプの半導体装置 | |
| US20080073786A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20010042924A1 (en) | Semiconductor package | |
| JP5577221B2 (ja) | リードフレーム及び半導体装置 | |
| JP2001189402A (ja) | 半導体装置およびその製造方法 | |
| JP2570611B2 (ja) | 樹脂封止型半導体装置 | |
| JP2000269401A (ja) | 半導体装置 | |
| JP4635471B2 (ja) | 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム | |
| JP3547303B2 (ja) | 半導体装置の製造方法 | |
| JP3633364B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| KR100780691B1 (ko) | 폴딩 칩 플래나 스택 패키지 | |
| JP3701949B2 (ja) | 半導体チップ搭載用配線基板及びその製造方法 | |
| JP3442721B2 (ja) | 半導体装置 | |
| JPH10284516A (ja) | 半導体装置およびその製造方法 | |
| JP4677152B2 (ja) | 半導体装置 | |
| JPH0870087A (ja) | リードフレーム | |
| JP3699966B2 (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JP3016380B2 (ja) | 半導体装置 | |
| JP7215110B2 (ja) | リードフレームおよび半導体装置 | |
| JP4109995B2 (ja) | 半導体装置 | |
| KR20010058586A (ko) | 반도체패키지 및 이를 이용한 실장방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |