JPWO2015125352A1 - パワー半導体モジュールおよびパワーユニット - Google Patents

パワー半導体モジュールおよびパワーユニット Download PDF

Info

Publication number
JPWO2015125352A1
JPWO2015125352A1 JP2016503934A JP2016503934A JPWO2015125352A1 JP WO2015125352 A1 JPWO2015125352 A1 JP WO2015125352A1 JP 2016503934 A JP2016503934 A JP 2016503934A JP 2016503934 A JP2016503934 A JP 2016503934A JP WO2015125352 A1 JPWO2015125352 A1 JP WO2015125352A1
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor module
recess
module according
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016503934A
Other languages
English (en)
Other versions
JP6125089B2 (ja
Inventor
真之介 曽田
真之介 曽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2015125352A1 publication Critical patent/JPWO2015125352A1/ja
Application granted granted Critical
Publication of JP6125089B2 publication Critical patent/JP6125089B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

絶縁体の基板の片面に表面電極が、他の面に裏面電極がそれぞれ形成された絶縁基板と、表面電極の表面に固着されたパワー半導体素子とを有する半導体素子基板が同一面上に複数配置されるとともに、隣接する半導体素子基板の間を電気接続する配線部材を備え、半導体素子基板および配線部材を、少なくとも配置されている複数の裏面電極が全て露出するようにモールド樹脂によりモールドしたパワー半導体モジュールにおいて、モールド樹脂は、隣接する絶縁基板間に裏面電極側から所定深さでモールド樹脂を構成する樹脂が充填されていない凹部を有するようにした。

Description

この発明は、パワーエレクトロニクス機器に組み込まれるパワー半導体モジュールの実装構造に関するものである。
パワー半導体モジュールは１つのパワー半導体素子で数ｋＷの大電力を扱うため、パワー半導体素子の発熱によりパワー半導体素子上およびパワー半導体素子下接合部に過大な熱応力が繰返し加わり、はんだ等で形成された接合部に割れを生じさせる。このパワー半導体素子上およびパワー半導体素子下の接合部の信頼性向上のため、熱可塑性あるいは熱硬化性の樹脂でモジュール全体をモールド封止する技術が活用されている。このモールド封止によるパワー半導体モジュールの形態の一つとして、図１４に示すように、高熱伝導性のセラミック板１に表面電極２ａおよび裏面電極２ｂを形成した絶縁基板１０の表面電極２ａにパワー半導体素子３を接合・配線し、この絶縁基板を含めた形でモールド樹脂６０によりモールドするパワー半導体モジュールがある。
このように絶縁基板を含めてモールドするパワー半導体モジュールおいて、インバータ回路で通常適用されるダイオードとスイッチ素子のセットを２組搭載する２ｉｎ１構成とすることにより、モールド内で結線できるためインダクタンスを小さくでき、電気特性が改善する。しかし、図１５のように絶縁基板１０のパワー半導体素子接合面の表面電極２ａは少なくとも２つ以上に分割パターン化され、一方裏側の裏面電極２ｂは分割されておらず、表裏面での応力バランスが崩れるため、絶縁基板１０の反りが大きくなる。絶縁基板１０の反りが大きいと、ヒートシンクとパワー半導体モジュールをグリスで接続する際に、密着性を確保するためパワー半導体モジュールとヒートシンクを過大な荷重で押し付ける必要ある。このように過大な荷重でヒートシンクにパワー半導体モジュールを押し付けると、モールド樹脂６０とセラミック板１および表面電極２ａとの間にせん断応力が加わり、モールド樹脂の割れや剥離を引き起こす問題が起こる。
このような２ｉｎ１構成のモールド封止における問題に対して、絶縁基板を２つに分割して反りを抑える手法が提案されている（特許文献１）。
特開２０１２−１１９６１８号公報
特許文献１に提案されているパワー半導体モジュールにあっては、絶縁基板の反りは抑えられるが、パワー半導体素子の発熱による繰返し熱応力を受けた場合に、モールド内に配列した絶縁基板間に応力が集中し、絶縁基板間の近傍においてモールド樹脂とセラミック板の剥離が生じる。その結果、セラミック板沿面の絶縁性が劣化し、パワー半導体モジュールの耐圧が低下するという問題があった。
この発明は、上記のような問題点を解決するためになされたものであり、繰返し熱応力に強く信頼性の高いパワー半導体モジュールを得ることを目的としている。
この発明は、絶縁体の基板の片面に表面電極が、他の面に裏面電極がそれぞれ形成された絶縁基板と、表面電極の表面に固着されたパワー半導体素子とを有する半導体素子基板が同一面上に複数配置されるとともに、隣接する半導体素子基板の間を電気的に接続する配線部材を備え、半導体素子基板および配線部材を、少なくとも配置されている複数の裏面電極が全て露出するようにモールド樹脂によりモールドしたパワー半導体モジュールにおいて、モールド樹脂は、隣接する絶縁基板間に裏面電極側から所定深さでモールド樹脂を構成する樹脂が充填されていない凹部を有するようにしたものである。
この発明によれば、絶縁基板間に凹部を有することで、熱応力が加わった時のモールド樹脂と絶縁基板との間のせん断応力が低減され、モールド樹脂と絶縁基板との剥離が抑制できる、といった従来にない顕著な効果を奏するものである。
この発明の実施の形態１によるパワー半導体モジュールの構成を示す側面断面図である。 この発明の実施の形態１によるパワー半導体モジュールを底面を見た下面図である。 この発明の実施の形態２によるパワー半導体モジュールの構成を示す側面断面図である。 この発明の実施の形態３によるパワー半導体モジュールの構成を示す側面断面図である。 この発明の実施の形態４によるパワー半導体モジュールの構成を示す側面断面図である。 この発明の実施の形態４によるパワー半導体モジュールの効果を説明する側面断面図である。 この発明の実施の形態４によるパワー半導体モジュールの別の構成を示す側面断面図である。 この発明の実施の形態５によるパワー半導体モジュールの底面を見た下面図および断面図である。 この発明の実施の形態６によるパワー半導体モジュールの底面を見た下面図である。 この発明の実施の形態６による別のパワー半導体モジュールの底面を見た下面図である。 この発明の実施の形態７によるパワー半導体モジュールの底面を見た下面図である。 この発明の実施の形態８によるパワーユニットの構成を示す側面断面図である。 この発明の作用を説明するための図である。 従来のパワー半導体モジュールの構成例を示す側面断面図である。 従来のパワー半導体モジュールの別の構成例を示す側面断面図である。
実施の形態１．
図１は、本発明の実施の形態１によるパワー半導体モジュールの構成を示す断面図である。絶縁基板１０は、窒化アルミニウムから成るセラミック板などの絶縁体の基板１の両面に、銅から成る表面電極２ａおよび裏面電極２ｂが接合されている。この絶縁基板１０が２枚１組で用意され、それぞれの絶縁基板１０の表面電極２ａの表面にＳｉのパワー半導体素子３であるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）およびＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）が接合されている。パワー半導体素子３が接合された絶縁基板１０を半導体素子基板２０と称することとする。図１に示すように、それぞれの半導体素子基板２０は同一面上に配置されている。図１は断面図であるため、パワー半導体素子３としてはＩＧＢＴだけを図示している。なお本実施の形態１ではパワー半導体素子はＳｉ半導体を例として示したが、パワー半導体素子はＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）系材料、ダイヤモンドなどの材料のワイドバンドギャップ半導体でも適用でき、パワー半導体素子の種類に制約は無い。ワイドバンドギャップ半導体はＳｉ半導体よりも高温で動作が可能であるため、特に本発明を適用すると効果が大きい。配線部材５により一方の絶縁基板１０の表面電極２ａと他方の絶縁基板１０上のＩＧＢＴが配線されて、すなわち半導体素子基板間が電気的に接続されてインバータ１相分の回路を構成する。
絶縁体の基板１の沿面や表面電極２ａと配線部材５間の絶縁を確保するために、熱硬化性樹脂あるいは熱可塑性樹脂といったモールド樹脂６により半導体素子基板２０と配線部材５は一括でモールド封止されている。ただし、裏面電極２ｂはモールド樹脂６から露出している。モールド方法は、ポッティングモールド、トランファーモールド等でよく、手法に制約はない。モールド封止は環境ストレス耐性および絶縁性を高める効果とともに、繰返し熱応力によるパワー半導体素子上下接合部の損傷を低減し、パワー半導体モジュールの動作信頼性を向上させる役割も果たす。このようにして、インバータ１相分の回路構成を成す、２ｉｎ１型と呼ばれるパワー半導体モジュール１００が構成されている。
モールドされた２ｉｎ１型パワー半導体モジュール１００においては、モールド樹脂６の熱膨張率と絶縁体の基板１あるいは表面電極２ａとの熱膨張率が異なるため、熱衝撃を受けた際に熱膨張率差に起因した熱応力によってモールド樹脂６が絶縁体の基板１や表面電極２ａから剥離する問題がある。典型的な例では、モールド樹脂６の熱膨張率が１４ｐｐｍ、絶縁体の基板１が５ｐｐｍ、表面電極２ａおよび裏面電極２ｂが１７ｐｐｍ程度で、温度変化がΔ７０Ｋ生じると、絶縁基板と絶縁基板の間にモールド樹脂が充填されている場合、モールド樹脂６と絶縁体の基板１あるいは表面電極２ａとの間には例えば１００ＭＰａのせん断応力が発生し、モールド樹脂６が剥離したり割れる不具合が引き起こされる。
そこで本発明では、応力が集中する絶縁基板と絶縁基板の間のモールド樹脂６にモールド樹脂６が充填されない凹部７を形成している。図２は、図１のパワー半導体モジュールの底面を見た下面図である。凹部７は図２に示すようにスリット状に形成されている。凹部７は典型的には絶縁基板上のパワー半導体素子接合面と同平面より深い深さまで形成されている。図１３は、本発明の凹部の作用を説明するためのグラフであり、パワー半導体素子接合面までの深さで規格化した凹部の深さと、絶縁基板近傍のモールド樹脂に加わる応力の関係を示した図である。図１３に示すように、規格化凹部深さが１よりも小さい、すなわち凹部深さがパワー半導体素子接合面よりも浅い場合、セラミック基板と凹部底面の間に応力集中が発生して、凹部が形成されない（規格化凹部深さが０）場合よりも応力は増加する。規格化凹部深さが１以上、すなわちパワー半導体素子接合面と同じ、あるいは超える凹部深さになると、凹部が形成されない場合よりも応力を低減することができる。すなわち、少なくともパワー半導体素子接合面すなわち表面電極２ａの上面の位置まで凹部７の深さが無ければ、応力緩和の効果が得られない。このように、凹部７の深さは裏面電極２ｂ、絶縁体の基板１、表面電極２ａを合わせた、すなわち絶縁基板１０全体の厚み以上の深さが必要ということになる。凹部７の形成方法はモールド金型で設計するか、あるいは凹部の部分に金属やフッ素樹脂の型材を設置してモールド樹脂が充填されないようにしてもよい。モールド樹脂を充填した後に、レーザ加工等で凹部を形成する手法もあるが、生産性の点で好ましくない。
このような構成によれば、絶縁基板１０とこの絶縁基板１０に隣接する絶縁基板１０の間にモールド樹脂６が充填されない凹部７を形成することで、熱衝撃における絶縁体の基板１の沿面および表面電極２ａとモールド樹脂６とのせん断応力が低減され、モールド樹脂６の剥離を抑制することができる。典型的な例では、温度変化が７０Ｋの場合において、絶縁基板１０と隣接する絶縁基板１０の間でのモールド樹脂６と絶縁体の基板１あるいは表面電極２ａとの間のせん断応力が、凹部７が形成されていない場合の１００ＭＰａに対して例えば２０ＭＰａに低減される。この場合、モールド樹脂６の接着強度がせん断応力を上回るため、モールド樹脂６と絶縁体の基板１あるいは表面電極２ａとの剥離は生じない。
パワー半導体モジュールは小型化の要求があるため、スリット状の凹部７の幅ａは狭い方が好ましい。凹部７と絶縁基板１０との間隔ｂも小型化の観点から狭い方が好ましい。典型的には、凹部７の幅ａは１０μｍ〜５ｍｍで、凹部７と絶縁体の基板１との間隔ｂは１０μｍ〜５ｍｍである。ただし、間隔ｂが０μｍつまり凹部７に絶縁体の基板１が露出した場合も、本発明の効果が損なわれることはない。モールド後にモールド金型からのパワー半導体モジュールの抜けをよくするため、凹部７の側面は傾斜してもよい。
また、凹部７は１列のスリット形状でなくとも、２列以上のスリット形状でもよい。凹部７内は大気であっても、モールド樹脂６を構成する樹脂以外の、ゲル等のモールド樹脂６よりも軟らかい材料を充填してもよい。凹部７内にゲル等を充填しておくと、モールド樹脂割れが発生した場合に、ゲルの絶縁性により絶縁耐性の劣化を低減することができる。
応力状態を考慮して適切に凹部７を設けることで、パワー半導体モジュールの反りを低減できる効果も得られる。パワー半導体モジュールの反りを低減することで、ヒートシンクとパワー半導体モジュールの密着性がよくなり、冷却性能が向上したり、動作信頼性が向上する。
また凹部７を形成することで、モールド樹脂の使用量を減らすことができる。モールド樹脂の使用量を減らすことで、低コスト化や軽量化の効果が得られる。
実施の形態２．
図３は、本発明の実施の形態２によるパワー半導体モジュールの構成を示す断面図である。図３に示すように、モールド樹脂６の配線部材５の上部となる部分にも第二の凹部７０を設けてもよい。実施の形態１のように隣接する絶縁基板１０間にのみ凹部７を形成すると配線部材上下部位の応力が不均衡になり、パワー半導体モジュールが反る恐れがある。この実施の形態２の構成によれば、配線部材５の上部となる部分に形成した第二の凹部７０によって、隣接する絶縁基板１０間に形成した凹部７に起因した配線部材５近傍の応力の不均衡を補正でき、パワー半導体モジュール１００の反りを低減することができる。
第二の凹部７０は、凹部７と同じ形状である必要はない。応力の不均衡を解消するために、第二の凹部７０の幅を凹部７の幅よりも広げてもよい。第二の凹部７０の形成方法は、凹部７と同じ手法でも異なる手法でもよく、凹部の形成方法に制約はない。
実施の形態３．
図４は、本発明の実施の形態３によるパワー半導体モジュールの構成を示す断面図である。実施形態１において、パワー半導体モジュールに応力が加わった場合に、凹部の底面が角形状であるため角部に応力が集中し、凹部底面からのモールド樹脂６の割れが発生する問題がある。この場合、配線部材５がモールド樹脂６から露出する割れ、および表面電極２ａが露出する割れが形成されると、凹部を介して配線部材５と表面電極２ａとの間にモールド樹脂が無い領域が形成され、そこが電気的にリークパスとなり、パワー半導体モジュールの絶縁耐性が劣化する。
この問題を回避するため、図４のように、凹部７や第二の凹部７０の底面は曲面形状であってもよい。底面全てが曲面形状でなくても、凹部の側面と底面の接続部にＲが形成された曲面となる形状であればよい。このような構成によれば、凹部の側面と底面の接続部に発生する応力集中を回避できるため、凹部底面におけるモールド樹脂の割れを抑制することができる。なお、凹部の側面と底面の接続部を曲面形状とするのは、実施の形態１や、以下の実施の形態４から７までの凹部にも適用できるのは言うまでもない。
実施の形態４．
図５は、本発明の実施の形態４によるパワー半導体モジュールの構成を示す断面図である。実施の形態３において、非常に大きな応力がパワー半導体モジュールに加わる場合は、モールド樹脂に形成した凹部底面の角部における応力集中が無くとも凹部底面のモールドに割れが発生し、配線部材と表面電極を繋ぐリークパスが形成され、パワー半導体モジュールの絶縁性が低下する恐れがある。
このような問題を回避するため、図５のように、凹部７や第二の凹部７０の底面は凹部がさらに凹んだ尖頭部７７や尖頭部７０７を有するくさび形状であってもよい。このような構成によれば、凹部底面におけるモールド樹脂の割れが発生したとしても、図６のように凹部底面の割れ１３は尖頭部７７から生じて、絶縁基板鉛直方向つまり配線部材５面の方向に制限することができる。このため、凹部底面から表面電極２ａの周囲に割れが発生することはなく、配線部材５と表面電極２ａとの間の絶縁性は確保され、パワー半導体モジュールの致命的な故障を回避することができる。
凹部底面のくさび形状は、くさびが複数でもよい。また凹部底面をくさび形状とせず、図７に示すように、平坦な凹部底面に針状の凹みである尖頭部７７を設けてもよく、凹部底面からのモールド樹脂の割れ方向を固定できる同様の効果が得られればよい。また、凹部７とは別に第二の凹部７０が設けられている場合、絶縁基板側へ延びる亀裂を防ぐために、少なくとも凹部７に尖頭部を設ければよい。
実施の形態５．
図８（Ａ）は、本発明の実施の形態５によるパワー半導体モジュールの底面を見た下面図、図８（Ｂ）は図８（Ａ）のＡ−Ａ部の断面図である。実施の形態１のパワー半導体モジュールでは図２のように１本のスリット形状で凹部７が形成されているが、このように１本のスリット形状の凹部７を形成した場合に、凹部７の部分は薄いモールド樹脂と配線部材だけの構造となり曲げ剛性が低くなり、この凹部７の部分の折れ曲がりによりパワー半導体モジュールの反りが大きくなる問題がある。
この問題に対して、図８のように、凹部７は絶縁基板の周囲に沿って複数のスリットを一列に配置した形状であってもよい。このような構成とすることで、スリット間における凹部を形成していない部分がアンカーとして機能することにより配線部材の折れ曲がりを抑制し、パワー半導体モジュールの反りを低減することができる。配置の間隔は等間隔でなくてもよい。また、図８右のＡ−Ａ断面に示すように、凹部７でないアンカーとなる部位６１は、配線部材５が無い位置であることが好ましい。配線部材５の下部でなければ、アンカー部位でモールド樹脂の割れが発生しても配線部材５と表面電極２ａのリークパスは形成されないため、パワー半導体モジュールの絶縁耐性劣化が起こりにくくなる。
また実施の形態１のように凹部７を１本のスリット形状にした場合、モールド時にモールド金型と絶縁基板の間においてモールド樹脂の流動性が悪いため、モールドにボイドが形成され易い。モールドにボイドが形成されるとパワー半導体モジュールの絶縁耐性が損なわれる。この問題に対して、図８のように凹部７を複数のスリットを一列に配置した形状にする場合は、モールド金型と絶縁基板の間におけるモールド樹脂の充填性が向上し、モールドにボイドが形成されにくくなる。つまり、絶縁耐性の高いパワー半導体モジュール実現できる。
実施の形態６．
図９は、本発明の実施の形態６によるパワー半導体モジュールの底面を見た下面図である。図９に示すように、断面が円形の複数の穴を一列に配置して凹部７を形成してもよい。さらに、図１０に示すように、スリット状の凹部７の端部側面が円弧形状であってもよい。また実施の形態５で説明した図８の各スリットの端部の側面を円弧形状としてもよい。穴の断面形状やスリット端部の円弧形状は真円に近くなくてもよく、穴やスリット端部の側面の形状が角が無い曲面であればよい。
このように凹部の側面を角部が無い曲面または平面と曲面で構成することで、凹部の側面に角部が無いため、凹部を設けてもモールド樹脂に応力が集中することが無く、モールド樹脂にき裂が発生することを抑制できる。
また、図９や図１０のように凹部の側面を角部が無い面にすることで、絶縁基板とモールド金型の間におけるモールド樹脂の充填性が高くなり、モールドのボイド発生を抑制することができる。
実施の形態７．
図１１は、本発明の実施の形態７によるパワー半導体モジュールの底面を見た下面図である。絶縁基板は２枚に限らず３枚以上であってもよい。例えば、図１１に示すように６ｉｎ１型パワー半導体モジュールが構成できるように６枚の絶縁基板が配列され、それぞれの絶縁基板間に凹部７が形成されていてもよい。凹部７の大きさは均一または一直線状でなくてもよく、個々の絶縁基板の形状が異なれば、隣接する絶縁基板間の形状に従って凹部７が形成されるようにモールド金型を設計する。
このような構成にすることで、ＵＶＷ出力端子を持つ三相インバータ機器のパワーユニットを一括でモールドすることが可能となる。三相の端子を持つパワーユニットを一括でモールドすることで、モールド内結線により寄生インダクタンスを低減して電気特性を向上する効果や、アセンブリ工程の削減により製造コストを低減する効果が得られる。
実施の形態８．
図１２は、本発明の実施の形態８によるパワーユニットの構成を示す断面図である。本発明のパワー半導体モジュール１００は、図１２のように、パワー半導体モジュール１００で発生する熱を放熱させるように、裏面電極２ｂ側に接触部材４０を介してヒートシンク３０を設けてパワーユニットとして応用することができる。このようなパワーユニットを複数個用いて鉄道車両やハイブリッド自動車のインバータ装置等に適用することができる。
ここで、パワー半導体モジュール１００とヒートシンク３０間の接触部材４０がグリスではなくはんだ等の剛体による場合、従来の技術によるパワー半導体モジュールでは、パワー半導体モジュールとヒートシンクにおける熱膨張率の差によりパワー半導体モジュールには大きな熱応力が加わり絶縁基板とモールド樹脂の剥離が大きく進展する。
この問題に対して本発明の構造を適用することで、絶縁基板１０と絶縁基板１０の間におけるモールド樹脂の剥離、割れを抑制でき、パワーユニットの信頼性を向上することができる。
また、パワー半導体モジュール１００の裏面電極２ｂとヒートシンク３０をはんだ等の剛体で接合した場合、本発明の構造を適用することでパワー半導体モジュール全体の曲げ剛性が低下する。このため、熱衝撃が加わったときのパワー半導体モジュールとヒートシンク間の接続部位への応力負荷が従来のような凹部が無い構造と比べて低減される。したがって、接続部位の損傷による熱抵抗増加が抑制されるため、パワーユニットの動作信頼性が向上する効果も得られる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、あるいはその構成要件を省略したりすることが可能である。
１ 絶縁体の基板、２ａ 表面電極、２ｂ 裏面電極、３ パワー半導体素子、５ 配線部材、６ モールド樹脂、７ 凹部、１０ 絶縁基板、２０ 半導体素子基板、３０ ヒートシンク、７０ 第二の凹部、７７、７０７ 尖頭部、１００ パワー半導体モジュール。
この発明は、絶縁体の基板の片面に表面電極が、他の面に裏面電極がそれぞれ形成された絶縁基板と、表面電極の表面に固着されたパワー半導体素子とを有する半導体素子基板が同一面上に複数配置されるとともに、隣接する半導体素子基板の間を電気的に接続する配線部材を備え、半導体素子基板および配線部材を、少なくとも配置されている複数の裏面電極が全て露出するようにモールド樹脂によりモールドしたパワー半導体モジュールにおいて、モールド樹脂は、隣接する絶縁基板間に裏面電極側から絶縁基板の厚さ以上の深さでモールド樹脂を構成する樹脂が充填されていない凹部を有するようにしたものである。

Claims (12)

  1. 絶縁体の基板の片面に表面電極が、他の面に裏面電極がそれぞれ形成された絶縁基板と、前記表面電極の表面に固着されたパワー半導体素子と、を有する半導体素子基板が同一面上に複数配置されるとともに、隣接する前記半導体素子基板の間を電気的に接続する配線部材を備え、前記半導体素子基板および前記配線部材を、少なくとも配置されている複数の前記裏面電極が全て露出するようにモールド樹脂によりモールドしたパワー半導体モジュールにおいて、
    前記モールド樹脂は、隣接する前記絶縁基板間に前記裏面電極側から所定深さで前記モールド樹脂を構成する樹脂が充填されていない凹部を有することを特徴とするパワー半導体モジュール。
  2. 前記所定深さは前記絶縁基板の厚さ以上であることを特徴とする請求項１に記載のパワー半導体モジュール。
  3. スリットにより前記凹部を形成したことを特徴とする請求項１または２に記載のパワー半導体モジュール。
  4. 複数のスリットを一列に配置して前記凹部を形成したことを特徴とする請求項１または２に記載のパワー半導体モジュール。
  5. 前記スリットの端部の側面が曲面形状であることを特徴とする請求項３または４に記載のパワー半導体モジュール。
  6. 側面が曲面形状である複数の穴を配置して前記凹部を形成したことを特徴とする請求項１または２に記載のパワー半導体モジュール。
  7. 前記凹部の側面と底面の接続部が曲面形状であることを特徴とする請求項１から６のいずれか１項に記載のパワー半導体モジュール。
  8. 前記凹部の底面にさらに凹んだ尖頭部を設けたことを特徴とする請求項１から７のいずれか１項に記載のパワー半導体モジュール。
  9. 前記モールド樹脂の前記裏面電極側とは反対側の面から裏面電極側に向けて第二の凹部を設けたことを特徴とする請求項１から８のいずれか１項に記載のパワー半導体モジュール。
  10. 前記パワー半導体素子がワイドバンドギャップ半導体により形成されていることを特徴とする請求項１から９のいずれか１項に記載のパワー半導体モジュール。
  11. 前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料またはダイヤモンドの半導体であることを特徴とする請求項１０に記載のパワー半導体モジュール。
  12. 請求項１から１１のいずれか１項に記載のパワー半導体モジュールの前記裏面電極側にヒートシンクを設けたことを特徴とするパワーユニット。
JP2016503934A 2014-02-24 2014-11-05 パワー半導体モジュールおよびパワーユニット Active JP6125089B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014033079 2014-02-24
JP2014033079 2014-02-24
PCT/JP2014/079319 WO2015125352A1 (ja) 2014-02-24 2014-11-05 パワー半導体モジュールおよびパワーユニット

Publications (2)

Publication Number Publication Date
JPWO2015125352A1 true JPWO2015125352A1 (ja) 2017-03-30
JP6125089B2 JP6125089B2 (ja) 2017-05-10

Family

ID=53877881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016503934A Active JP6125089B2 (ja) 2014-02-24 2014-11-05 パワー半導体モジュールおよびパワーユニット

Country Status (5)

Country Link
US (1) US9666519B2 (ja)
JP (1) JP6125089B2 (ja)
CN (1) CN106415833B (ja)
DE (1) DE112014006397B4 (ja)
WO (1) WO2015125352A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6810335B2 (ja) * 2016-06-24 2021-01-06 富士通株式会社 電子部品モジュール、電子部品モジュールの製造方法、端末及び信号処理システム
JP2019067949A (ja) * 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置
JP7040032B2 (ja) * 2018-01-17 2022-03-23 株式会社デンソー 半導体装置
JP7312561B2 (ja) * 2018-02-25 2023-07-21 新電元工業株式会社 パワーモジュール、スイッチング電源及びパワーコントロールユニット
WO2019163114A1 (ja) * 2018-02-25 2019-08-29 新電元工業株式会社 パワーモジュール及びスイッチング電源

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190798A (ja) * 2005-01-06 2006-07-20 Mitsubishi Electric Corp 半導体装置
JP2011243839A (ja) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp 電力用半導体装置
JP2012119618A (ja) * 2010-12-03 2012-06-21 Fuji Electric Co Ltd パワー半導体モジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093016A (ja) 1996-09-19 1998-04-10 Hitachi Ltd パワー半導体装置
JP2001320185A (ja) 2000-05-11 2001-11-16 Toshiba Corp 電子部品のモジュール装置
JP2007305962A (ja) 2006-05-12 2007-11-22 Honda Motor Co Ltd パワー半導体モジュール
US7705475B2 (en) * 2006-08-03 2010-04-27 Stats Chippac Ltd. Integrated circuit package system
US7763970B2 (en) 2008-02-27 2010-07-27 Infineon Technologies Ag Power module
WO2010047007A1 (ja) * 2008-10-23 2010-04-29 株式会社村田製作所 電子部品モジュールの製造方法
WO2012093690A1 (ja) * 2011-01-07 2012-07-12 株式会社村田製作所 電子部品モジュールの製造方法、及び電子部品モジュール
JP5669866B2 (ja) * 2011-02-09 2015-02-18 三菱電機株式会社 パワー半導体モジュール
JP5602077B2 (ja) 2011-03-23 2014-10-08 三菱電機株式会社 半導体装置
JP2013021254A (ja) * 2011-07-14 2013-01-31 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP6076675B2 (ja) * 2011-10-31 2017-02-08 ローム株式会社 半導体装置
JP2013105882A (ja) 2011-11-14 2013-05-30 Denso Corp 半導体モジュール
JP5833459B2 (ja) * 2012-01-31 2015-12-16 新光電気工業株式会社 リードフレーム及びその製造方法と半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190798A (ja) * 2005-01-06 2006-07-20 Mitsubishi Electric Corp 半導体装置
JP2011243839A (ja) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp 電力用半導体装置
JP2012119618A (ja) * 2010-12-03 2012-06-21 Fuji Electric Co Ltd パワー半導体モジュール

Also Published As

Publication number Publication date
CN106415833B (zh) 2019-02-26
WO2015125352A1 (ja) 2015-08-27
CN106415833A (zh) 2017-02-15
JP6125089B2 (ja) 2017-05-10
US20170053861A1 (en) 2017-02-23
US9666519B2 (en) 2017-05-30
DE112014006397B4 (de) 2022-11-17
DE112014006397T5 (de) 2016-11-03

Similar Documents

Publication Publication Date Title
US10104775B2 (en) Semiconductor device and method for manufacturing the same
JP5602095B2 (ja) 半導体装置
US10170433B2 (en) Insulated circuit board, power module and power unit
JP6125089B2 (ja) パワー半導体モジュールおよびパワーユニット
US8804339B2 (en) Power electronics assemblies, insulated metal substrate assemblies, and vehicles incorporating the same
JP2006134990A (ja) 半導体装置
JP2007012831A (ja) パワー半導体装置
EP3026701B1 (en) Power module and manufacturing method thereof
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
JP2012015222A (ja) 半導体装置
JP6305176B2 (ja) 半導体装置及び製造方法
JP2015090965A (ja) 半導体装置
JP6139329B2 (ja) セラミック回路基板及び電子デバイス
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP5916651B2 (ja) 電力用半導体装置の製造方法
US9445497B2 (en) Semiconductor device
CN112530915A (zh) 半导体装置
WO2015125772A1 (ja) 電極リードおよび半導体装置
JP5840102B2 (ja) 電力用半導体装置
JP6316221B2 (ja) 半導体装置
JP2014090016A (ja) パワー半導体モジュール
JP4992302B2 (ja) パワー半導体モジュール
JP2020064925A (ja) 半導体装置、半導体装置の製造方法
US11935813B2 (en) Semiconductor device
WO2018092185A1 (ja) 半導体モジュール及び半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170404

R151 Written notification of patent or utility model registration

Ref document number: 6125089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250