JP5833459B2 - リードフレーム及びその製造方法と半導体装置及びその製造方法 - Google Patents

リードフレーム及びその製造方法と半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5833459B2
JP5833459B2 JP2012018461A JP2012018461A JP5833459B2 JP 5833459 B2 JP5833459 B2 JP 5833459B2 JP 2012018461 A JP2012018461 A JP 2012018461A JP 2012018461 A JP2012018461 A JP 2012018461A JP 5833459 B2 JP5833459 B2 JP 5833459B2
Authority
JP
Japan
Prior art keywords
dimple
die pad
inclined side
lead frame
opposite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012018461A
Other languages
English (en)
Other versions
JP2013157536A (ja
JP2013157536A5 (ja
Inventor
仁 宮尾
仁 宮尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012018461A priority Critical patent/JP5833459B2/ja
Priority to KR1020130007821A priority patent/KR101957257B1/ko
Priority to CN201310031813.2A priority patent/CN103227115B/zh
Priority to US13/751,609 priority patent/US8778739B2/en
Priority to TW102103092A priority patent/TWI574366B/zh
Publication of JP2013157536A publication Critical patent/JP2013157536A/ja
Publication of JP2013157536A5 publication Critical patent/JP2013157536A5/ja
Application granted granted Critical
Publication of JP5833459B2 publication Critical patent/JP5833459B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

リードフレーム及びその製造方法と半導体装置及びその製造方法に関する。
従来、リードフレームを用いた半導体パッケージにおいて、ダイパッドの上に半導体素子が実装され、半導体素子と複数のリードとがワイヤで接続され、ダイパッドの両面、半導体素子及びワイヤが封止樹脂によって封止されたものがある。
そのような半導体パッケージでは、ダイパッドの裏面の封止樹脂の密着性を向上させるために、ダイパッドの裏面に多数のディンプルが設けられている。ダイパッドの裏面に設けられるディンプルはプレス加工によって四角錐などの形状で形成されるため、ダイパッドの裏面の封止樹脂の密着性は必ずしも十分ではない。
特開平７−１６１８９６号公報 特開平７−２７３２７０号公報 特開２００９−２６０２８２号公報
ダイパッドの裏面に設けられる封止樹脂の密着性を向上させることができるリードフレーム及びその製造方法と半導体装置及びその製造方法を提供することを目的とする。
以下の開示の一観点によれば、第１のプレス加工により、ダイパッドの裏面に、一方の対向する２辺に深さ方向に傾斜する第１傾斜側面を備え、他方の対向する２辺に深さ方向に起立する起立側面を備えた矩形状の第１ディンプルを形成する工程と、第２のプレス加工により、前記第１ディンプルの前記起立側面の横領域に、深さ方向に傾斜する第２傾斜側面を備えた第２ディンプルの前記第２傾斜側面が配置されるように、前記ダイパッドの裏面に前記第２ディンプルを形成することにより、前記第１ディンプルの前記起立側面を前記第１傾斜側面と逆方向に傾斜する逆傾斜側面とする工程とを有し、前記ダイパッドの表面が半導体素子搭載面であるリードフレームの製造方法が提供される。
また、その開示の他の観点によれば、ダイパッドと、前記ダイパッドの裏面に形成された第１ディンプルと、前記第１ディンプルの横領域の前記ダイパッドの裏面に形成された第２ディンプルとを備えたリードフレームであって、前記第１ディンプルは、一方の対向する２辺に備えられ、深さ方向に傾斜する第１傾斜側面と、他方の対向する２辺に備えられ、深さ方向に垂直に起立する側面が前記第２ディンプルによって変形されて形成された、前記第１傾斜側面と逆方向の深さ方向に傾斜する逆傾斜側面とを有する横置き台形柱形状で形成され、前記第２ディンプルは、前記第１ディンプルの逆傾斜側面と対向して配置された第２傾斜側面を有し、前記ダイパッドの表面が半導体素子搭載面であるリードフレームが提供される。
以下の開示によれば、リードフレームの製造方法では、第１のプレス加工により、ダイパッドの裏面に、一方の対向する２辺に第１傾斜側面を備え、他方の対向する２辺に起立側面を備えた矩形状の第１ディンプルを形成する。
次いで、第２のプレス加工により、第１ディンプルの起立側面の横領域に、第２傾斜側面を備えた第２ディンプルの第２傾斜側面が配置されるように、第２ディンプルを形成する。これにより、第１ディンプルの起立側面が第１傾斜側面と逆方向に傾斜する逆傾斜側面となる。
そして、ダイパッドの表面に半導体素子が実装され、ダイパッドの両面側に樹脂部が形成されて、半導体素子が封止される。
このとき、ダイパッドの裏面には逆傾斜側面を備えた第１ディンプルが設けられているので、アンカー効果が大きくなり、ダイパッドの裏面側の樹脂部の密着性を向上させることができる
さらに、第１ディンプルは矩形状の長手方向に傾斜側面を備えているので、第１ディンプルの長手方向から封止樹脂を流入することにより、封止樹脂をスムーズに第１ディンプルに充填することができる。
図１（ａ）及び（ｂ）は第１実施形態のリードフレームの製造方法を示す平面図及び断面図（その１）である。 図２は第１実施形態のリードフレームの製造方法を示す断面図及び斜視図（その２）である。 図３（ａ）〜（ｃ）は第１実施形態のリードフレームの製造方法を示す平面図及び断面図（その３）である。 図４は第１実施形態のリードフレームの製造方法を示す断面図及び斜視図（その４）である。 図５（ａ）〜（ｃ）は第１実施形態のリードフレームの製造方法を示す平面図及び断面図（その５）である。 図６は第１実施形態のリードフレームを示す平面図である。 図７は第１実施形態の変形例のリードフレームを示す平面図である。 図８（ａ）及び（ｂ）は図６のリードフレームを使用して半導体装置を製造する方法を示す平面図及び断面図（その１）である。 図９（ａ）及び（ｂ）は図６のリードフレームを使用して半導体装置を製造する方法を示す平面図及び断面図（その２）である。 図１０は第１実施形態の半導体装置を示す断面図である。 図１１は第２実施形態のリードフレームの製造方法を示す断面図及び斜視図（その１）である。 図１２（ａ）〜（ｃ）は第２実施形態のリードフレームの製造方法を示す平面図及び断面図（その２）である。 図１３は第２実施形態のリードフレームの製造方法を示す断面図（その３）である。 図１４（ａ）〜（ｃ）は第２実施形態のリードフレームの製造方法を示す平面図及び断面図（その４）である。 図１５は第２実施形態のリードフレームを示す平面図である。 図１６は第２実施形態の変形例のリードフレームを示す平面図である。
以下、実施の形態について、添付の図面を参照して説明する。
（第１実施形態）
図１〜図５は第１実施形態のリードフレームの製造方法を示す図、図６は第１実施形態のリードフレームを示す図である。
第１実施形態のリードフレームの製造方法では、まず、図１（ａ）の平面図に示すようなリードフレーム部材１ｘを用意する。リードフレーム部材１ｘは、平行に延在する一対の外枠８と、この一対の外枠８に直交して連結する一対の内枠９とによって形成された枠構造を有する。
この枠構造の中央部には四角状のダイパッド１０が配置されている。さらに、ダイパッド１０の四隅にはそれに繋がって外側に延在するサポートバー１２が形成されており、サポートバー１２は外枠８に繋がっている。
このようにして、ダイパッド１０は、サポートバー１２によって外枠８に繋がって支持された状態となっている。
また、ダイパッド１０の外側には、それから分離した状態で複数のインナーリード１６が外側に延在して形成されている。複数のインナーリード１６はダムバー１８で連結されており、各インナーリード１６には、外側に延在するアウターリード２０がそれぞれ繋がって形成されている。ダムバー１８は外枠８に繋がって支持されており、アウターリード２０は内枠９に繋がって支持されている。
このようにして、インナーリード１６は、ダムバー１８及びアウターリード２０を介して外枠８及び内枠９に支持されている。
ダイパッド１０と外枠８とを連結するサポートバー１２はダイパッド１０との連結部で屈曲して傾斜している。これにより、図１（ｂ）に示すように、ダイパッド１０はインナーリード１６及びアウターリード２０より下側の位置に配置されている。図１（ｂ）は図１（ａ）のＡ−Ａ’に沿った断面図である。
図１（ａ）のリードフレーム部材１ｘは、銅（Ｃｕ）合金板などの金属板を金型によるプレス加工で打ち抜き加工することにより製造される。あるいは、金属板をフォトリソグラフィ及びウェットエッチングでパターニングすることにより製造することも可能である。
リードフレーム部材１ｘの厚みは、例えば、０．１２５ｍｍ〜０．２５ｍｍである。
次に説明する図２〜図５では、リードフレーム部材１ｘのダイパッド１０を部分的に示して説明する。
図２に示すように、押え部材３２と第１ポンチ３４を備えた金型３０を用意する。図２の斜視図を加えて参照すると、金型３０の第１ポンチ３４の形状は台形柱を横置きにした形状であり、台形柱の幅方向Ｗの両側の面が内部に傾斜する傾斜側面３４ａとなっており、台形柱の高さ方向Ｈの両側の面が起立側面３４ｂとなっている。
そして、図１（ａ）のリードフレーム部材１ｘの表裏を反転させてダイパッド１０の裏面を上側にした状態で、ダイパッド１０を金型３０の押え部材３２の上に配置する。さらに、ダイパッド１０の裏面を第１ポンチ３４で下側に押圧して第１のプレス加工を行う。
これより、図３（ａ）の平面図に示すように、ダイパッド１０の裏面に第１ポンチ３４の形状に対応する第１ディンプルＤ１が形成される。第１ディンプルＤ１は平面視して矩形状で形成される。また、第１ディンプルＤ１は台形柱を横置きにした形状の凹部として形成される。
図３（ｂ）は図３（ａ）のＢ−Ｂ’に沿った断面図である。図３（ｂ）を加えて参照すると、第１ディンプルＤ１は、幅方向の対向する２辺に第１ポンチ３４の起立側面３４ｂに対応して深さ方向に起立する起立側面ＶＳを備えて形成される。
起立側面ＶＳは、第１ディンプルＤ１の深部側から表面側まで幅方向の幅Ｗ１がほぼ同一になるように立設している。第１ディンプルＤ１の起立側面ＶＳは垂直面であることが好ましいが、多少傾いていてもよい。
図３（ｃ）は図３（ａ）のＣ−Ｃ’に沿った断面図である。図３（ｃ）を加えて参照すると、第１ディンプルＤ１は、長手方向の対向する２辺に第１ポンチ３４の傾斜側面３４ａに対応して深さ方向に傾斜する第１傾斜側面Ｓ１を備えて形成される。第１傾斜側面Ｓ１は、第１ディンプルＤ１の深部側から表面側になるにつれて長手方向の幅Ｗ２が広くなるように傾斜して配置される。
このようにして、第１ディンプルＤ１は、一方の対向する２辺に深さ方向に傾斜する第１傾斜側面Ｓ１を備え、他方の対向する２辺に深さ方向に起立する起立側面ＶＳとを備えて形成される。
図３（ａ）の矩形状の第１ディンプルＤ１では、対向する２つの第１傾斜側面Ｓ１を結ぶ方向が長手方向となっており、対向する２つの起立側面ＶＳを結ぶ方向が幅方向となっている。
例えば、図３（ａ）において、第１ディンプルＤ１の長手方向の長さｘが９０μｍ程度であり、幅ｙが５０μｍ程度であり、図３（ｂ）において、深さｄは２５μｍ程度である。
なお、図３（ａ）の例では、第１ディンプルＤ１の形状として、平面視して矩形状としているが、平面視して正方形で形成してもよい。
次いで、図４に示すように、金型３０の第２ポンチ３６を用意する。図４の斜視図を加えて参照すると、第２ポンチ３６の形状は四角錐を上下反転させた形状であり、下面側に４つの傾斜側面３６ａを備えている。そして、ダイパッド１０の裏面において第１ディンプルＤ１の起立側面ＶＳの横領域を第２ポンチ３６で下側に押圧して第２のプレス加工を行う。
これにより、図５（ａ）の平面図に示すように、ダイパッド１０の裏面において、第１ディンプルＤ１の幅方向の両側の起立側面ＶＳ（図４）の横領域に第２ディンプルＤ２がそれぞれ形成される。第２ディンプルＤ２は、第２ポンチ３６の傾斜側面３６ａに対応する第２傾斜側面Ｓ２を備え、四角錐を上下反転させた形状の凹部として形成される。第２ディンプルＤ２の開口寸法は、例えば、５０μｍ□で形成される。
図５（ｂ）は図５（ａ）のＤ−Ｄ’に沿った断面図である。図５（ｂ）を加えて参照すると、第１ディンプルＤ１の起立側面ＶＳ（図４）は、第２ディンプルＤ２の第２傾斜側面Ｓ２が形成される際に、第１ディンプルＤ１の内側に押されて変形して、第１傾斜側面Ｓ１と逆方向に傾斜する逆傾斜側面Ｓｘとなる。
第１ディンプルＤ１の起立側面ＶＳ（図４）は、第２ディンプルＤ２が形成される際に、第２ポンチ３６の傾斜側面３６ａによって深部側から表面側になるにつれて内側に大きく押されるため、逆傾斜側面Ｓｘとなる。
図５（ｃ）は図５（ａ）のＥ−Ｅ’に沿った断面図である。図５（ｃ）を加えて参照すると、第１ディンプルＤ１の幅方向の両側に第２ディンプルＤ２が形成されるため、第１ディンプルＤ１の長手方向の第１傾斜側面Ｓ１は変形せずにそのままの状態で残される。
このようにして、第１ディンプルＤ１の起立側面ＶＳの横領域に、第２ディンプルＤ２の第２傾斜側面Ｓ２が配置されるように、ダイパッド１０の裏面に第２ディンプルＤ２を形成する。これにより、第１ディンプルＤ１の起立側面ＶＳを第１傾斜側面Ｓ１と逆方向に傾斜する逆傾斜側面Ｓｘに容易に変形させることができる。
以上により、第１ディンプルＤ１は表面側の幅Ｗ１が深部側の幅Ｗ２より狭い形状にとなり、ダイパッド１０を封止樹脂で封止する際に大きなアンカー効果が得られるようになる。
図５（ａ）の例のように第１ディンプルＤ１の起立側面ＶＳの一部を逆傾斜側面Ｓｘとしてもよいし、あるいは、起立側面ＶＳの全体を逆傾斜側面Ｓｘとしてもよい。
図５（ａ）の例のように、第１ディンプルＤ１の起立側面ＶＳの中央部を逆傾斜側面Ｓｘとする場合は、両側の第１傾斜側面Ｓ１の端部側に起立側面が残った状態となる。この場合は、第１ディンプルＤ１内に封止樹脂を充填する際に樹脂の流入口を広く確保できるという観点で有利になる。
また、第２ディンプルＤ２の形状は、第１ディンプルＤ１の起立側面ＶＳを逆傾斜側面Ｓｘとすることができる形状であればよく、各種の形状を採用することができる。前述した形態のように、第２傾斜側面Ｓ２を備えた第２ディンプルＤ２を形成することが好ましい。
以上のプレス加工の方法に基づいて、図６に示すように、まず、ダイパッド１０の裏面全体に多数の第１ディンプルＤ１が形成される、その後に、各第１ディンプルＤ１の横領域のダイパッド１０に第２ディンプルＤ２が形成されて、各第１ディンプルＤ１に逆傾斜側面Ｓｘが形成される。
これにより、第１実施形態のリードフレーム１が得られる。図５（ａ）及び図６に示すように、第１実施形態のリードフレーム１では、ダイパッド１０の裏面に矩形状の第１ディンプルＤ１が形成されている。
第１ディンプルＤ１は、一方の対向する２辺に深さ方向に傾斜する第１傾斜側面Ｓ１を備え、他方の対向する２辺に第１傾斜側面Ｓ１と逆方向の深さ方向に傾斜する逆傾斜側面Ｓｘを備えている。
さらに、第１ディンプルＤ１の横領域のダイパッド１０に第２ディンプルＤ２が形成されている。第２ディンプルＤ２は、深さ方向に傾斜した第２傾斜側面Ｓ２を備え、その第２傾斜側面Ｓ２が第１ディンプルＤ１の逆傾斜側面Ｓｘと対向して配置されている。そして、ダイパッド１０の表面が半導体素子搭載面となっている。
図６において、第１ディンプルＤ１の配置角度に注目すると、Ａ部に配置された第１ディンプルＤ１は、その長手方向が横方向Ｈから４５°傾斜して、斜め右上を向いて配置されている。一方、Ｂ部に配置された第１ディンプルＤ１は、その長手方向が横方向Ｈから４５°傾斜して、斜め左上を向いて配置されている。
このように、隣り合う第１ディンプルＤ１は、傾斜する向きが相互に９０°ずれており、それらの長手方向の向きが直交するように配置されている。
本実施形態では、ダイパッド１０をプレス加工で潰して第１、第２ディンプルＤ１，Ｄ２を形成するため、特にプレス加工する面積が大きい場合に、ダイパッド１０にひずみが生じてダイパッド１０が反ってしまうことがある。
図６のように、隣り合う第１ディンプルＤ１の配置角度を９０°ずらして設定することにより、プレス加工時に発生するひずみが相殺されてダイパッド１０の反りの発生を軽減することができる。
図６では、好適な例として、各第１ディンプルＤ１の配置方向を横方向Ｈから４５°傾け、かつ隣り合う第１ディンプルＤ１の配置方向が直交するように配置されているが、複数の第１ディンプルＤ１の間で配置角度が異なるようにすればよい。
図７には、第１実施形態の変形例のリードフレーム１ａが示されている。図７の変形例のリードフレーム１ａのように、プレス加工によるひずみの発生が問題にならない場合は、第１ディンプルＤ１の長手方向を同一方向に向けて配置してもよい。
図７の例では、全ての第１ディンプルＤ１の長手方向が横方向Ｈから４５°傾斜して斜め右上を向いて配置されている。変形例のリードフレーム１ａでは、全ての第１ディンプルＤ１の長手方向の配置方向が同一方向を向いていればよく、任意の方向に配置することができる。
次に、第１実施形態の図６のリードフレーム１を使用して半導体装置を製造する方法について説明する。
図８（ａ）及び（ｂ）に示すように、まず、前述した図６のように、ダイパッド１０の裏面に第１、第２ディンプルＤ１，Ｄ２が形成されたリードフレーム１を用意する。
リードフレーム１では、第１、第２ディンプルＤ１，Ｄ２が形成された面と反対面（表面）が半導体素子搭載面となっている。そして、ダイパッド１０の部品搭載面に、半導体素子４０の接続電極４０ａを上側にして接着剤によって半導体素子４０を固着して実装する。
その後に、半導体素子４０の接続電極４０ａとインナーリード１６とをワイヤボンディングによるワイヤ４２によってそれぞれ接続する。図８（ｂ）は図８（ａ）のＡ−Ａ’に沿った断面図である。
次いで、図９（ａ）に示すように、半導体素子４０が実装されたリードフレーム１をモールド型の下型及び上側（不図示）で挟み込み、モールドゲート部から封止樹脂をモールド型の中に流入する。これにより、ダイパッド１０の両面、半導体素子４０、ワイヤ４２、インナーリード１６を封止する樹脂部５０が形成される。
図９（ａ）では、樹脂部５０は透視的に描かれており、太線で囲まれた四角領域に形成される。樹脂部５０は、その外側にダムバー１８及びアウターリード２０が露出するようにして形成される。
図９（ｂ）は図９（ａ）のダイパッド１０の裏面の様子を示す拡大断面図である。図９（ｂ）に示すように、第１実施形態のリードフレーム１では、前述したようにダイパッド１０の裏面に設けられた第１ディンプルＤ１が逆傾斜側面Ｓｘを備えている。これにより、樹脂部５０は第１ディンプルＤ１の逆傾斜側面Ｓｘに沿って側壁に食い込むように充填される。
このようにして、樹脂部５０は第１ディンプルＤ１内から抜け落ちないように固定されるので、アンカー効果が大きくなり、樹脂部５０がダイパッド１０の裏面に密着性よく形成される。
また、第１実施形態の図６のリードフレーム１では、第１ディンプルＤ１はその長手方向の側面が順テーパーの第１傾斜側面Ｓ１（図５（ａ）及び（ｃ））となっている。このため、ダイパッド１０の両面側を樹脂部５０で封止する際に、第１ディンプルＤ１の長手方向と同一の方向から封止樹脂を流入することにより、第１ディンプルＤ１内に封止樹脂をスムーズに流入させることができる。
図６のリードフレーム１では、隣り合う第１ディンプルＤ１は、それらの長手方向が直交するように配置されて、傾斜する向きが９０°ずれている。しかし、封止樹脂はモールド型内で端部に回り込んだ後に内部に流入する傾向があるため、９０°ずれて配置された第１ディンプルＤ１においても第１傾斜側面Ｓ１から封止樹脂をスムーズに流入させることができる。
以上のように、図６のリードフレーム1では、複数の長手状の第１ディンプルＤ１の間で配置方向を変えているため、プレス加工時のダイパッド１０の反りの発生を軽減することができる。
これに加えて、第１ディンプルＤ１は、封止樹脂の流入をスムーズにするための第１傾斜側面Ｓ１と、アンカー効果を大きくするための逆傾斜側面Ｓｘと備えている。これにより、第１ディンプルＤ１内に封止樹脂を信頼性よく安定して充填することができるため、十分なアンカー効果を得ることができ、樹脂部５０の密着性を向上させることができる。
次いで、リードフレーム１から外枠８及び内枠９を切り離すと共に、ダムバー１８を切断することにより、複数の分離されたインナーリード１６及びアウターリード２０を得る。
以上により、図１０に示すように、第１実施形態の半導体装置５が得られる。
図１０に示すように、第１実施形態の半導体装置５では、図６のリードフレーム１から得られるダイパッド１０、インナーリード１６及びアウターリード２０を備えている。ダイパッド１０の上には半導体素子４０が実装され、半導体素子４０の接続電極４０ａがワイヤ４２を介してインナーリード１６にそれぞれ接続されている。さらに、ダイパッド１０の両面、半導体素子４０、ワイヤ４２及びインナーリード１６が樹脂部５０によって封止されている。
第１実施形態の半導体装置５では、前述したように、ダイパッド１０の裏面に逆傾斜側面Ｓｘを備えた第１ディンプルＤ１が設けられている。このため、アンカー効果が大きくなって、ダイパッド１０の裏面の樹脂部５０の密着性が向上し、高い信頼性が得られる。
（第２実施形態）
図１１〜図１４は第２実施形態のリードフレームの製造方法を示す図、図１５は第２実施形態のリードフレームを示す図である。第２実施形態が第１実施形態と異なる点は、ダイパッドの裏面に形成する第１ディンプルの形状を横置き台形柱形状の代わりに横置き三角柱形状とすることである。
第２実施形態では、第１実施形態と同一要素及び同一工程については、同一符号を付してその詳しい説明を省略する。
第２実施形態のリードフレームの製造方法では、まず、図１１に示すように、押え部材３２と第３ポンチ３８を備えた金型３０を用意する。図１１の斜視図に示すように、金型３０の第３ポンチ３８の形状は、三角柱を横置きにした形状である。
第３ポンチ３８では、三角柱の２つの側面が下側を向いて２つの傾斜側面３８ａとなっている。また、第３ポンチ３８では、三角柱の高さ方向Ｈの両面が起立側面３８ｂとなっている。
そして、第１実施形態と同様に、図１（ａ）のリードフレーム部材１ｘのダイパッド１０の裏面を上側にした状態で、ダイパッド１０を金型３０の押え部材３２の上に配置する。続いて、ダイパッド１０の裏面を第３ポンチ３８で下側に押圧して第１のプレス加工を行う。
これにより、図１２（ａ）の平面図に示すように、ダイパッド１０の裏面に第３ポンチ３８の形状に対応する第１ディンプルＤ１ｘが形成される。第１ディンプルＤ１ｘは平面視して矩形状で形成される。また、第１ディンプルＤ１ｘは三角柱を横置きにした形状の凹部として形成される。
図１２（ｂ）は図１２（ａ）のＦ−Ｆ’に沿った断面図である。図１２（ｂ）を加えて参照すると、第１ディンプルＤ１ｘは、幅方向の対向する２辺に第３ポンチ３８の起立側面３８ｂに対応する起立側面ＶＳを備えて形成される。
図１２（ｃ）は図１２（ａ）のＧ−Ｇ’に沿った断面図である。図１２（ｃ）を加えて参照すると、第１ディンプルＤ１ｘは、長手方向の対向する２辺に第３ポンチ３８の傾斜側面３８ａに対応する第１傾斜側面Ｓ１を備えて形成される。
このようにして、第１ディンプルＤ１ｘは、一方の対向する２辺に深さ方向に傾斜する第１傾斜側面Ｓ１を備え、他方の対向する２辺に深さ方向に起立する起立側面ＶＳとを備えて形成される。
第２実施形態においても、第１ディンプルＤ１ｘの形状として、平面視して矩形状の他に、平面視して正方形であってもよい。
次いで、図１３に示すように、第１実施形態の図４の工程と同様に、金型３０の第２ポンチ３６により、ダイパッド１０の裏面において第１ディンプルＤ１ｘの起立側面ＶＳの横領域のダイパッド１０を下側に押圧して第２のプレス加工を行う。
これにより、図１４（ａ）の平面図に示すように、ダイパッド１０の裏面において第１ディンプルＤ１ｘの両側の起立側面ＶＳ（図１３）の横領域に第２ディンプルＤ２がそれぞれ形成される。第２ディンプルＤ２は、第２ポンチ３６の形状に対応して四角錐を上下反転させた形状の凹部として形成される。
図１４（ｂ）は図１４（ａ）のＨ−Ｈ’に沿った断面図である。図１４（ｂ）を加えて参照すると、第１実施形態の図５（ｂ）と同様に、第１ディンプルＤ１ｘの起立側面ＶＳ（図１３）は、第２ディンプルＤ２の第２傾斜側面Ｓ２が形成される際に、第１ディンプルＤ１ｘの内側に押されて変形して逆傾斜側面Ｓｘとなる。
このようにして、第１実施形態と同様に、第１ディンプルＤ１ｘの起立側面ＶＳの横領域に、第２ディンプルＤ２の第２傾斜側面Ｓ２が配置されるように、ダイパッド１０の裏面に第２ディンプルＤ２を形成する。これにより、第１ディンプルＤ１ｘの起立側面ＶＳを第１傾斜側面Ｓ１と逆方向に傾斜する逆傾斜側面Ｓｘに容易に変形させることができる。
以上により、第１実施形態と同様に、第１ディンプルＤ１ｘの幅方向の横領域に第２ディンプルＤ２を形成することにより、第１ディンプルＤ１ｘの表面側の幅Ｗ１が深部側の幅Ｗ２より狭くなるようにする。
図１４（ｃ）は図１４（ａ）のＩ−Ｉ’に沿った断面図である。図１４（ｃ）を加えて参照すると、第１ディンプルＤ１ｘの幅方向の両側に第２ディンプルＤ２が形成されるため、第１ディンプルＤ１ｘの長手方向の第１傾斜側面Ｓ１は変形せずにそのままの状態で残される。
このようにして、第１実施形態と同様に、横置き三角柱形状の第１ディンプルＤ１ｘの幅方向の両側面の一部に逆傾斜側面Ｓｘを容易に形成することができる。
第１実施形態と同様に、以上のプレス加工の方法に基づいて、図１５に示すように、ダイパッド１０の裏面全体に多数の第１ディンプルＤ１ｘが形成される、その後に、各第１ディンプルＤ１ｘの横領域のダイパッド１０に第２ディンプルＤ２が形成されて、各第１ディンプルＤ１ｘに逆傾斜側面Ｓｘが形成される。
これにより、図１５に示すように、第２実施形態のリードフレーム２が得られる。図１４（ａ）及び図１５に示すように、第２実施形態のリードフレーム２では、ダイパッド１０の裏面に矩形状の第１ディンプルＤ１ｘが形成されている。
第１ディンプルＤ１ｘは、一方の対向する２辺に深さ方向に傾斜する第１傾斜側面Ｓ１を備え、他方の対向する２辺に第１傾斜側面Ｓ１と逆方向の深さ方向に傾斜する逆傾斜側面Ｓｘを備えている。
さらに、第１ディンプルＤ１ｘの横領域のダイパッド１０に第２ディンプルＤ２が形成されている。第２ディンプルＤ２は、深さ方向に傾斜した第２傾斜側面Ｓ２を備え、その第２傾斜側面Ｓ２が第１ディンプルＤ１ｘの逆傾斜側面Ｓｘと対向して配置されている。そして、ダイパッド１０の表面が半導体素子搭載面となっている。
図１５のリードフレーム２は、第１実施形態の図６のリードフレーム１と同様に、隣り合う第１ディンプルＤ１ｘは、それらの長手方向が直交するように配置されて傾斜する向きが９０°ずれている。
第２実施形態のリードフレーム２は第１実施形態と同様な効果を奏する。
図１６には、第２実施形態の変形例のリードフレーム２ａが示されている。図１６の変形例のリードフレーム２ａのように、第１実施形態の図７と同様に、プレス加工によるひずみの発生が問題にならない場合は、第１ディンプルＤ１ｘの長手方向を同一方向に向けて配置してもよい。
第２実施形態のリードフレーム２，２ａにおいても、第１実施形態の図８〜図９の工程を遂行することにより、同様な半導体装置を製造することができる。
１ｘ…リードフレーム部材、１，１ａ，２，２ａ…リードフレーム、５…半導体装置、８…外枠、９…内枠、１０…ダイパッド、１２…サポートバー、１６…インナーリード、１８…ダムバー、２０…アウターリード、３０…金型、３２…押え部材、３４…第１ポンチ、３４ａ，３６ａ，３８ａ…傾斜側面、３４ｂ，３８ｂ，ＶＳ…起立側面、３６…第２ポンチ、３８…第３ポンチ、４０…半導体素子、４０ａ…接続電極、４２…ワイヤ、５０…樹脂部、Ｄ１，Ｄ１ｘ…第１ディンプル、Ｄ２…第２ディンプル、Ｓ１…第１傾斜側面、Ｓ２…第２傾斜側面、Ｓｘ…逆傾斜側面。

Claims (10)

  1. ダイパッドと、
    前記ダイパッドの裏面に形成された第１ディンプルと、
    前記第１ディンプルの横領域の前記ダイパッドの裏面に形成された第２ディンプルと
    を備えたリードフレームであって、
    前記第１ディンプルは、
    一方の対向する２辺に備えられ、深さ方向に傾斜する第１傾斜側面と、
    他方の対向する２辺に備えられ、深さ方向に垂直に起立する側面が前記第２ディンプルによって変形されて形成された、前記第１傾斜側面と逆方向の深さ方向に傾斜する逆傾斜側面とを有する横置き台形柱形状で形成され、
    前記第２ディンプルは、前記第１ディンプルの逆傾斜側面と対向して配置された第２傾斜側面を有し、
    前記ダイパッドの表面が半導体素子搭載面であることを特徴とするリードフレーム。
  2. 隣り合う複数の前記第１ディンプルの長手方向が同一方向を向いて配置されていることを特徴とする請求項１に記載のリードフレーム。
  3. 前記ダイパッドに形成された複数の前記第１ディンプルにおいて、前記第１ディンプルの配置角度が異なっており、隣り合う前記第１ディンプルは、それらの長手方向の向きが直交するように配置されており、
    前記長手方向は、前記一方の対向する２辺を結ぶ方向であることを特徴とする請求項１に記載のリードフレーム。
  4. 前記第１ディンプルの前記逆傾斜側面は前記他方の対向する２辺の一部に配置され、前記他方の対向する２辺の端部側に起立側面が配置されていることを特徴とする請求項１乃至３のいずれか一項に記載のリードフレーム。
  5. ダイパッドと、
    前記ダイパッドの裏面に形成された第１ディンプルと、
    前記第１ディンプルの横領域の前記ダイパッドの裏面に形成された第２ディンプルと
    を備えたリードフレームであって、
    前記第１ディンプルは、
    一方の対向する２辺に備えられ、深さ方向に傾斜する第１傾斜側面と、
    他方の対向する２辺に備えられ、深さ方向に垂直に起立する側面が前記第２ディンプルによって変形されて形成された、前記第１傾斜側面と逆方向の深さ方向に傾斜する逆傾斜側面とを有する横置き台形柱形状で形成され、
    前記第２ディンプルは、前記第１ディンプルの逆傾斜側面と対向して配置された第２傾斜側面を有する前記リードフレームと、
    前記ダイパッドの表面の半導体素子搭載面に実装された半導体素子と、
    前記ダイパッドの外側に並んで配置された複数のリードと、
    前記半導体素子と前記リードとを接続するワイヤと、
    前記リードが露出するように、前記ダイパッドの両面、前記半導体素子及び前記ワイヤを封止する樹脂部とを有することを特徴とする半導体装置。
  6. 第１のプレス加工により、ダイパッドの裏面に、一方の対向する２辺に深さ方向に傾斜する第１傾斜側面を備え、他方の対向する２辺に深さ方向に起立する起立側面を備えた矩形状の第１ディンプルを形成する工程と、
    第２のプレス加工により、前記第１ディンプルの前記起立側面の横領域に、深さ方向に傾斜する第２傾斜側面を備えた第２ディンプルの前記第２傾斜側面が配置されるように、前記ダイパッドの裏面に前記第２ディンプルを形成することにより、前記第１ディンプルの前記起立側面を前記第１傾斜側面と逆方向に傾斜する逆傾斜側面とする工程とを有し、
    前記ダイパッドの表面が半導体素子搭載面であることを特徴とするリードフレームの製造方法。
  7. 前記第１ディンプルの形状は、横置き台形柱形状又は横置き三角柱形状であり、
    前記第２ディンプルの形状は、四角錐を上下反転させた形状であることを特徴とする請求項６に記載のリードフレームの製造方法。
  8. 前記ダイパッドに形成される複数の前記第１ディンプルにおいて、前記第１ディンプルの配置角度が異なっており、隣り合う前記第１ディンプルは、それらの長手方向の向きが直交するように配置されており、
    前記長手方向は、前記一方の対向する２辺を結ぶ方向であることを特徴とする請求項７に記載のリードフレームの製造方法。
  9. 前記逆傾斜側面は、前記起立側面の一部が変形して形成され、前記他方の対向する２辺の中央部に形成されることを特徴とする請求項６乃至８のいずれか一項に記載のリードフレームの製造方法。
  10. 第１のプレス加工により、ダイパッドの裏面に、一方の対向する２辺に深さ方向に傾斜する第１傾斜側面を備え、他方の対向する２辺に深さ方向に起立する起立側面を備えた矩形状の第１ディンプルを形成する工程と、
    第２のプレス加工により、前記第１ディンプルの前記起立側面の横領域に、深さ方向に傾斜する第２傾斜側面を備えた第２ディンプルの前記第２傾斜側面が配置されるように、前記ダイパッドの裏面に前記第２ディンプルを形成することにより、前記第１ディンプルの前記起立側面を前記第１傾斜側面と逆方向に傾斜する逆傾斜側面とする工程と
    を有する方法でリードフレームを得る工程と、
    前記ダイパッドの表面の半導体素子搭載面に半導体素子を実装する工程と、
    前記半導体素子と前記リードフレームのリードとをワイヤで接続する工程と、
    前記リードが露出するように、前記ダイパッドの両面、前記半導体素子及び前記ワイヤを樹脂部で封止する工程と、
    前記リードフレームの枠部から前記ダイパッド及び前記リードを切り離す工程とを有することを特徴とする半導体装置の製造方法。
JP2012018461A 2012-01-31 2012-01-31 リードフレーム及びその製造方法と半導体装置及びその製造方法 Active JP5833459B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012018461A JP5833459B2 (ja) 2012-01-31 2012-01-31 リードフレーム及びその製造方法と半導体装置及びその製造方法
KR1020130007821A KR101957257B1 (ko) 2012-01-31 2013-01-24 리드프레임 및 그 제조 방법과 반도체 장치 및 그 제조 방법
CN201310031813.2A CN103227115B (zh) 2012-01-31 2013-01-28 引线框及其制造方法和半导体装置及其制造方法
US13/751,609 US8778739B2 (en) 2012-01-31 2013-01-28 Lead frame and method of manufacturing the same, and semiconductor device and method of manufacturing the same
TW102103092A TWI574366B (zh) 2012-01-31 2013-01-28 引線框及其製造方法以及半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012018461A JP5833459B2 (ja) 2012-01-31 2012-01-31 リードフレーム及びその製造方法と半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2013157536A JP2013157536A (ja) 2013-08-15
JP2013157536A5 JP2013157536A5 (ja) 2015-02-05
JP5833459B2 true JP5833459B2 (ja) 2015-12-16

Family

ID=48837510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012018461A Active JP5833459B2 (ja) 2012-01-31 2012-01-31 リードフレーム及びその製造方法と半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US8778739B2 (ja)
JP (1) JP5833459B2 (ja)
KR (1) KR101957257B1 (ja)
CN (1) CN103227115B (ja)
TW (1) TWI574366B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015125352A1 (ja) * 2014-02-24 2015-08-27 三菱電機株式会社 パワー半導体モジュールおよびパワーユニット
JP6408431B2 (ja) * 2015-06-11 2018-10-17 Ｓｈプレシジョン株式会社 リードフレーム、リードフレームの製造方法、および半導体装置
JP2017208486A (ja) * 2016-05-19 2017-11-24 株式会社ミスズ工業 表面に凹凸を有する金属部材、ヒートスプレッダ、半導体パッケージ及びそれらの製造方法
TWI623076B (zh) * 2016-11-02 2018-05-01 復盛精密工業股份有限公司 導線架製作方法
US10998255B2 (en) * 2018-07-12 2021-05-04 Nxp Usa, Inc. Overmolded microelectronic packages containing knurled flanges and methods for the production thereof
TWI690045B (zh) * 2018-08-03 2020-04-01 欣興電子股份有限公司 構裝結構、其接合方法及用於其的線路板
CN113169074A (zh) * 2018-09-11 2021-07-23 Rjr技术公司 具有改善的部件之间连接的气腔封装
JP2021034705A (ja) * 2019-08-29 2021-03-01 Ｊｘ金属株式会社 金属板、金属樹脂複合体、半導体デバイス及び、金属板の製造方法
WO2024090029A1 (ja) * 2022-10-25 2024-05-02 富士電機株式会社 半導体モジュール、半導体装置、及び車両

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378558A (ja) * 1986-09-22 1988-04-08 Hitachi Ltd 電子装置
JPS6442847A (en) * 1987-08-10 1989-02-15 Toshiba Corp Lead frame
JP2552887Y2 (ja) * 1991-03-29 1997-10-29 サンケン電気株式会社 絶縁物被覆電子部品
JPH077122A (ja) * 1993-06-17 1995-01-10 Fujitsu Ltd Ｉｃパッケージ
JPH07161896A (ja) 1993-12-02 1995-06-23 Hitachi Cable Ltd リードフレームとその製造方法
JP3339173B2 (ja) 1994-04-01 2002-10-28 松下電器産業株式会社 リードフレーム及びその製造方法及びそれを用いた半導体装置
JPH0864739A (ja) * 1994-08-24 1996-03-08 Hitachi Cable Ltd ディンプル加工を施したリードフレームの製造方法及びそのディンプル加工金型
JPH0864749A (ja) * 1994-08-25 1996-03-08 Hitachi Cable Ltd リードフレーム
US6294409B1 (en) * 2000-01-27 2001-09-25 Siliconware Precisionware Industries Co., Ltd. Method of forming a constricted-mouth dimple structure on a leadframe die pad
US7091602B2 (en) * 2002-12-13 2006-08-15 Freescale Semiconductor, Inc. Miniature moldlocks for heatsink or flag for an overmolded plastic package
US7109570B2 (en) * 2003-09-08 2006-09-19 United Test And Assembly Test Center Ltd. Integrated circuit package with leadframe enhancement and method of manufacturing the same
US7476602B2 (en) * 2005-01-31 2009-01-13 Texas Instruments Incorporated N2 based plasma treatment for enhanced sidewall smoothing and pore sealing porous low-k dielectric films
JP2009260282A (ja) 2008-03-18 2009-11-05 Panasonic Corp パッケージ用リードフレーム
US7955954B2 (en) * 2008-04-14 2011-06-07 Infineon Technologies Ag Method of making semiconductor devices employing first and second carriers

Also Published As

Publication number Publication date
TW201347123A (zh) 2013-11-16
CN103227115B (zh) 2017-04-12
US20130193567A1 (en) 2013-08-01
KR20130088773A (ko) 2013-08-08
TWI574366B (zh) 2017-03-11
JP2013157536A (ja) 2013-08-15
CN103227115A (zh) 2013-07-31
KR101957257B1 (ko) 2019-03-13
US8778739B2 (en) 2014-07-15

Similar Documents

Publication Publication Date Title
JP5833459B2 (ja) リードフレーム及びその製造方法と半導体装置及びその製造方法
US20230420390A1 (en) Leadframe with pad anchoring members and method of forming the same
JP2013157536A5 (ja)
JP5762078B2 (ja) リードフレーム
JP2013534060A5 (ja)
KR101486790B1 (ko) 강성보강부를 갖는 마이크로 리드프레임
JP2009518875A (ja) 頂部及び底部露出化パッケージ化半導体デバイス及び組立方法
TWI650840B (zh) 引線支架、半導體裝置及引線支架之製造方法
JP2012104709A (ja) リードフレーム及び半導体装置
JP2010129591A (ja) リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
TWI770176B (zh) 導線架及其製造方法
JP6080305B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
US6737735B2 (en) Semiconductor device wiring lead frame having resin flow control plates
JP2003110080A (ja) 半導体装置
JP2014116499A (ja) リードフレーム及びその製造方法
CN102420149B (zh) 树脂密封型半导体装置的制造方法、树脂密封型半导体装置及该半导体装置用的引线框架
JP5997964B2 (ja) リードフレーム
US20160276305A1 (en) Window clamp
JP5569097B2 (ja) 半導体装置及びリードフレーム
JP2014123614A (ja) リードフレーム及びその製造方法
JP2012146704A (ja) 半導体装置、リードフレーム、及び半導体装置の製造方法
JP2016004887A (ja) リードフレーム、およびリードフレームの製造方法
JP5171803B2 (ja) 半導体装置
JP6366962B2 (ja) 樹脂封止型半導体装置
JP4345894B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151029

R150 Certificate of patent or registration of utility model

Ref document number: 5833459

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150