JP2013157536A5 - - Google Patents

Download PDF

Info

Publication number
JP2013157536A5
JP2013157536A5 JP2012018461A JP2012018461A JP2013157536A5 JP 2013157536 A5 JP2013157536 A5 JP 2013157536A5 JP 2012018461 A JP2012018461 A JP 2012018461A JP 2012018461 A JP2012018461 A JP 2012018461A JP 2013157536 A5 JP2013157536 A5 JP 2013157536A5
Authority
JP
Japan
Prior art keywords
dimple
die pad
inclined side
lead frame
opposite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012018461A
Other languages
English (en)
Other versions
JP2013157536A (ja
JP5833459B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from JP2012018461A external-priority patent/JP5833459B2/ja
Priority to JP2012018461A priority Critical patent/JP5833459B2/ja
Priority to KR1020130007821A priority patent/KR101957257B1/ko
Priority to CN201310031813.2A priority patent/CN103227115B/zh
Priority to US13/751,609 priority patent/US8778739B2/en
Priority to TW102103092A priority patent/TWI574366B/zh
Publication of JP2013157536A publication Critical patent/JP2013157536A/ja
Publication of JP2013157536A5 publication Critical patent/JP2013157536A5/ja
Publication of JP5833459B2 publication Critical patent/JP5833459B2/ja
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

また、その開示の他の観点によれば、ダイパッドと、前記ダイパッドの裏面に形成された第1ディンプルと、前記第1ディンプルの横領域の前記ダイパッドの裏面に形成された第2ディンプルとを備えたリードフレームであって、前記第1ディンプルは、一方の対向する2辺に備えられ、深さ方向に傾斜する第1傾斜側面と、他方の対向する2辺に備えられ、深さ方向に垂直に起立する側面が前記第2ディンプルによって変形されて形成された、前記第1傾斜側面と逆方向の深さ方向に傾斜する逆傾斜側面とを有する横置き台形柱形状で形成され、前記第2ディンプルは、前記第1ディンプルの逆傾斜側面と対向して配置された第2傾斜側面を有し、前記ダイパッドの表面が半導体素子搭載面であるリードフレームが提供される。
図1(a)及び(b)は第1実施形態のリードフレームの製造方法を示す平面図及び断面図(その1)である。 図2は第1実施形態のリードフレームの製造方法を示す断面図及び斜視図(その2)である。 図3(a)〜(c)は第1実施形態のリードフレームの製造方法を示す平面図及び断面図(その3)である。 図4は第1実施形態のリードフレームの製造方法を示す断面図及び斜視図(その4)である。 図5(a)〜(c)は第1実施形態のリードフレームの製造方法を示す平面図及び断面図(その5)である。 図6は第1実施形態のリードフレームを示す平面図である。 図7は第1実施形態の変形例のリードフレームを示す平面図である。 図8(a)及び(b)は図6のリードフレームを使用して半導体装置を製造する方法を示す平面図及び断面図(その1)である。 図9(a)及び(b)は図6のリードフレームを使用して半導体装置を製造する方法を示す平面図及び断面図(その2)である。 図10は第1実施形態の半導体装置を示す断面図である。 図11は第2実施形態のリードフレームの製造方法を示す断面図及び斜視図(その1)である。 図12(a)〜(c)は第2実施形態のリードフレームの製造方法を示す平面図及び断面図(その2)である。 図13は第2実施形態のリードフレームの製造方法を示す断面図(その3)である。 図14(a)〜(c)は第2実施形態のリードフレームの製造方法を示す平面図及び断面図(その4)である。 図15は第2実施形態のリードフレームを示す平面図である。 図16は第実施形態の変形例のリードフレームを示す平面図である。
図9(b)は図9(a)のダイパッド10の裏面の様子を示す拡大断面図である。図9(b)に示すように、第1実施形態のリードフレーム1では、前述したようにダイパッド10の裏面に設けられた第1ディンプルD1が逆傾斜側面Sxを備えている。これにより、樹脂部50は第1ディンプルD1の逆傾斜側面Sxに沿って側壁に食い込むように充填される。
さらに、第1ディンプルD1xの横領域のダイパッド10に第2ディンプルD2が形成されている。第2ディンプルD2は、深さ方向に傾斜した第2傾斜側面S2を備え、その第2傾斜側面S2が第1ディンプルD1xの逆傾斜側面Sxと対向して配置されている。そして、ダイパッド10の表面が半導体素子搭載面となっている。

Claims (10)

  1. ダイパッドと、
    前記ダイパッドの裏面に形成された第1ディンプルと、
    前記第1ディンプルの横領域の前記ダイパッドの裏面に形成された第2ディンプルと
    を備えたリードフレームであって、
    前記第1ディンプルは、
    一方の対向する2辺に備えられ、深さ方向に傾斜する第1傾斜側面と、
    他方の対向する2辺に備えられ、深さ方向に垂直に起立する側面が前記第2ディンプルによって変形されて形成された、前記第1傾斜側面と逆方向の深さ方向に傾斜する逆傾斜側面とを有する横置き台形柱形状で形成され、
    前記第2ディンプルは、前記第1ディンプルの逆傾斜側面と対向して配置された第2傾斜側面を有し、
    前記ダイパッドの表面が半導体素子搭載面であることを特徴とするリードフレーム。
  2. 隣り合う複数の前記第1ディンプルの長手方向が同一方向を向いて配置されていることを特徴とする請求項1に記載のリードフレーム。
  3. 前記ダイパッドに形成された複数の前記第1ディンプルにおいて、前記第1ディンプルの配置角度が異なっており、隣り合う前記第1ディンプルは、それらの長手方向の向きが直交するように配置されており、
    前記長手方向は、前記一方の対向する2辺を結ぶ方向であることを特徴とする請求項1に記載のリードフレーム。
  4. 前記第1ディンプルの前記逆傾斜側面は前記他方の対向する2辺の一部に配置され、前記他方の対向する2辺の端部側に起立側面が配置されていることを特徴とする請求項1乃至3のいずれか一項に記載のリードフレーム。
  5. ダイパッドと、
    前記ダイパッドの裏面に形成された第1ディンプルと、
    前記第1ディンプルの横領域の前記ダイパッドの裏面に形成された第2ディンプルと
    を備えたリードフレームであって、
    前記第1ディンプルは、
    一方の対向する2辺に備えられ、深さ方向に傾斜する第1傾斜側面と、
    他方の対向する2辺に備えられ、深さ方向に垂直に起立する側面が前記第2ディンプルによって変形されて形成された、前記第1傾斜側面と逆方向の深さ方向に傾斜する逆傾斜側面とを有する横置き台形柱形状で形成され、
    前記第2ディンプルは、前記第1ディンプルの逆傾斜側面と対向して配置された第2傾斜側面を有する前記リードフレームと、
    前記ダイパッドの表面の半導体素子搭載面に実装された半導体素子と、
    前記ダイパッドの外側に並んで配置された複数のリードと、
    前記半導体素子と前記リードとを接続するワイヤと、
    前記リードが露出するように、前記ダイパッドの両面、前記半導体素子及び前記ワイヤを封止する樹脂部とを有することを特徴とする半導体装置。
  6. 第1のプレス加工により、ダイパッドの裏面に、一方の対向する2辺に深さ方向に傾斜する第1傾斜側面を備え、他方の対向する2辺に深さ方向に起立する起立側面を備えた矩形状の第1ディンプルを形成する工程と、
    第2のプレス加工により、前記第1ディンプルの前記起立側面の横領域に、深さ方向に傾斜する第2傾斜側面を備えた第2ディンプルの前記第2傾斜側面が配置されるように、前記ダイパッドの裏面に前記第2ディンプルを形成することにより、前記第1ディンプルの前記起立側面を前記第1傾斜側面と逆方向に傾斜する逆傾斜側面とする工程とを有し、
    前記ダイパッドの表面が半導体素子搭載面であることを特徴とするリードフレームの製造方法。
  7. 前記第1ディンプルの形状は、横置き台形柱形状又は横置き三角柱形状であり、
    前記第2ディンプルの形状は、四角錐を上下反転させた形状であることを特徴とする請求項6に記載のリードフレームの製造方法。
  8. 前記ダイパッドに形成される複数の前記第1ディンプルにおいて、前記第1ディンプルの配置角度が異なっており、隣り合う前記第1ディンプルは、それらの長手方向の向きが直交するように配置されており、
    前記長手方向は、前記一方の対向する2辺を結ぶ方向であることを特徴とする請求項7に記載のリードフレームの製造方法。
  9. 前記逆傾斜側面は、前記起立側面の一部が変形して形成され、前記他方の対向する2辺の中央部に形成されることを特徴とする請求項6乃至8のいずれか一項に記載のリードフレームの製造方法。
  10. 第1のプレス加工により、ダイパッドの裏面に、一方の対向する2辺に深さ方向に傾斜する第1傾斜側面を備え、他方の対向する2辺に深さ方向に起立する起立側面を備えた矩形状の第1ディンプルを形成する工程と、
    第2のプレス加工により、前記第1ディンプルの前記起立側面の横領域に、深さ方向に傾斜する第2傾斜側面を備えた第2ディンプルの前記第2傾斜側面が配置されるように、前記ダイパッドの裏面に前記第2ディンプルを形成することにより、前記第1ディンプルの前記起立側面を前記第1傾斜側面と逆方向に傾斜する逆傾斜側面とする工程と
    を有する方法でリードフレームを得る工程と、
    前記ダイパッドの表面の半導体素子搭載面に半導体素子を実装する工程と、
    前記半導体素子と前記リードフレームのリードとをワイヤで接続する工程と、
    前記リードが露出するように、前記ダイパッドの両面、前記半導体素子及び前記ワイヤを樹脂部で封止する工程と、
    前記リードフレームの枠部から前記ダイパッド及び前記リードを切り離す工程とを有することを特徴とする半導体装置の製造方法。
JP2012018461A 2012-01-31 2012-01-31 リードフレーム及びその製造方法と半導体装置及びその製造方法 Active JP5833459B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012018461A JP5833459B2 (ja) 2012-01-31 2012-01-31 リードフレーム及びその製造方法と半導体装置及びその製造方法
KR1020130007821A KR101957257B1 (ko) 2012-01-31 2013-01-24 리드프레임 및 그 제조 방법과 반도체 장치 및 그 제조 방법
TW102103092A TWI574366B (zh) 2012-01-31 2013-01-28 引線框及其製造方法以及半導體裝置及其製造方法
US13/751,609 US8778739B2 (en) 2012-01-31 2013-01-28 Lead frame and method of manufacturing the same, and semiconductor device and method of manufacturing the same
CN201310031813.2A CN103227115B (zh) 2012-01-31 2013-01-28 引线框及其制造方法和半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012018461A JP5833459B2 (ja) 2012-01-31 2012-01-31 リードフレーム及びその製造方法と半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2013157536A JP2013157536A (ja) 2013-08-15
JP2013157536A5 true JP2013157536A5 (ja) 2015-02-05
JP5833459B2 JP5833459B2 (ja) 2015-12-16

Family

ID=48837510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012018461A Active JP5833459B2 (ja) 2012-01-31 2012-01-31 リードフレーム及びその製造方法と半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US8778739B2 (ja)
JP (1) JP5833459B2 (ja)
KR (1) KR101957257B1 (ja)
CN (1) CN103227115B (ja)
TW (1) TWI574366B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6125089B2 (ja) * 2014-02-24 2017-05-10 三菱電機株式会社 パワー半導体モジュールおよびパワーユニット
JP6408431B2 (ja) * 2015-06-11 2018-10-17 Shプレシジョン株式会社 リードフレーム、リードフレームの製造方法、および半導体装置
JP2017208486A (ja) * 2016-05-19 2017-11-24 株式会社ミスズ工業 表面に凹凸を有する金属部材、ヒートスプレッダ、半導体パッケージ及びそれらの製造方法
TWI623076B (zh) * 2016-11-02 2018-05-01 復盛精密工業股份有限公司 導線架製作方法
US10998255B2 (en) * 2018-07-12 2021-05-04 Nxp Usa, Inc. Overmolded microelectronic packages containing knurled flanges and methods for the production thereof
TWI690045B (zh) * 2018-08-03 2020-04-01 欣興電子股份有限公司 構裝結構、其接合方法及用於其的線路板
SG11202102415XA (en) * 2018-09-11 2021-04-29 Rjr Technologies Inc Air cavity package with improved connections between components
JP2021034705A (ja) * 2019-08-29 2021-03-01 Jx金属株式会社 金属板、金属樹脂複合体、半導体デバイス及び、金属板の製造方法
WO2024090029A1 (ja) * 2022-10-25 2024-05-02 富士電機株式会社 半導体モジュール、半導体装置、及び車両

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378558A (ja) * 1986-09-22 1988-04-08 Hitachi Ltd 電子装置
JPS6442847A (en) * 1987-08-10 1989-02-15 Toshiba Corp Lead frame
JP2552887Y2 (ja) * 1991-03-29 1997-10-29 サンケン電気株式会社 絶縁物被覆電子部品
JPH077122A (ja) * 1993-06-17 1995-01-10 Fujitsu Ltd Icパッケージ
JPH07161896A (ja) 1993-12-02 1995-06-23 Hitachi Cable Ltd リードフレームとその製造方法
JP3339173B2 (ja) 1994-04-01 2002-10-28 松下電器産業株式会社 リードフレーム及びその製造方法及びそれを用いた半導体装置
JPH0864739A (ja) * 1994-08-24 1996-03-08 Hitachi Cable Ltd ディンプル加工を施したリードフレームの製造方法及びそのディンプル加工金型
JPH0864749A (ja) * 1994-08-25 1996-03-08 Hitachi Cable Ltd リードフレーム
US6294409B1 (en) * 2000-01-27 2001-09-25 Siliconware Precisionware Industries Co., Ltd. Method of forming a constricted-mouth dimple structure on a leadframe die pad
US7091602B2 (en) 2002-12-13 2006-08-15 Freescale Semiconductor, Inc. Miniature moldlocks for heatsink or flag for an overmolded plastic package
US7109570B2 (en) * 2003-09-08 2006-09-19 United Test And Assembly Test Center Ltd. Integrated circuit package with leadframe enhancement and method of manufacturing the same
US7476602B2 (en) * 2005-01-31 2009-01-13 Texas Instruments Incorporated N2 based plasma treatment for enhanced sidewall smoothing and pore sealing porous low-k dielectric films
JP2009260282A (ja) 2008-03-18 2009-11-05 Panasonic Corp パッケージ用リードフレーム
US7955954B2 (en) * 2008-04-14 2011-06-07 Infineon Technologies Ag Method of making semiconductor devices employing first and second carriers

Similar Documents

Publication Publication Date Title
JP2013157536A5 (ja)
JP5833459B2 (ja) リードフレーム及びその製造方法と半導体装置及びその製造方法
JP2013115436A5 (ja)
JP2014220439A5 (ja)
EP3267471A3 (en) Semiconductor device and method of manufacturing the same
JP5762078B2 (ja) リードフレーム
JP2011176271A5 (ja)
JP2016502763A5 (ja)
JP2011142264A5 (ja)
JP2013522887A5 (ja)
JP2013247131A5 (ja) 半導体装置
JP2014064005A5 (ja)
JP2016018931A5 (ja)
JP2014068015A5 (ja)
JP2011517113A5 (ja)
JP2017142376A5 (ja)
JP2016096292A5 (ja)
JP2015103606A5 (ja)
JP2015220428A5 (ja)
JP2012015522A5 (ja)
JP2015225872A5 (ja)
JP2014139979A5 (ja)
JP2015012287A5 (ja)
JP2017205903A5 (ja)
JP2017208486A (ja) 表面に凹凸を有する金属部材、ヒートスプレッダ、半導体パッケージ及びそれらの製造方法