TWI623076B - 導線架製作方法 - Google Patents
導線架製作方法 Download PDFInfo
- Publication number
- TWI623076B TWI623076B TW105135611A TW105135611A TWI623076B TW I623076 B TWI623076 B TW I623076B TW 105135611 A TW105135611 A TW 105135611A TW 105135611 A TW105135611 A TW 105135611A TW I623076 B TWI623076 B TW I623076B
- Authority
- TW
- Taiwan
- Prior art keywords
- platform
- frame
- lead frame
- inner leg
- lead
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 51
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 238000004080 punching Methods 0.000 claims abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 36
- 229910052802 copper Inorganic materials 0.000 claims description 31
- 239000010949 copper Substances 0.000 claims description 31
- 239000010410 layer Substances 0.000 claims description 31
- 239000007769 metal material Substances 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 claims description 16
- 238000007639 printing Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 13
- 238000000427 thin-film deposition Methods 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 239000011889 copper foil Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 4
- 238000007650 screen-printing Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 230000001568 sexual effect Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 239000000084 colloidal system Substances 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Vehicle Step Arrangements And Article Storage (AREA)
Abstract
一種導線架製作方法，該方法步驟包括：備有一金屬板，將該金屬板進行沖壓成型有複數個導線架與邊框相連結，於每一個該導線架具有至少二相對應的障礙桿與該邊框相連接，該障礙桿上具有複數個外腳，另於該邊框上具有聯結桿，該聯結桿上具有複數個連接部；其中以該些外腳及連接部圍成一可貫穿的區域。接著，於該導線架的區域中成型一平台，該平台周邊與該些外腳及該些連接部固接。最後，於該平台的至少一側面上製作有一內腳線路，使該內腳線路與該外腳及該連接部電性連結。
Description
本發明係有關一種導線架，尤指一種方型扁平式封裝（Quad Flat Package，QFP）係用以固接晶片於導線架(Chip-on-Lead)的導線架製作方法。
已知，目前的IC半導體晶片或發光二極體的發光晶片在封裝時，都是先將晶片固晶導線架後，再進行打金線使晶片與內腳線路電性連結，在打完金線後於利用樹脂於該晶片及該導線架上形成一封裝體，該封裝體將該晶片及該導線架的內腳(Inner Lead)線路封裝於內部，僅使該外腳(Outer Lead)外露於封裝體的外部，再進行裁切障礙桿(Dam bar)及聯結桿(Tie bar)，使成為一顆顆的半導體元件。
而上述的半導體元件的製作成本及良率，與該導線架的製作有很大的關連，以往傳統的導線架200(如圖1、2)在製作時，將一金屬板100透過沖壓或蝕刻技術，在金屬板100上形成有邊框102，該邊框102上連結有複數個導線架200，每一個該導線架200包含有一與邊框102相連結的障礙桿(Dam bar)202，該障礙桿202上具有複數個外腳204，該外腳204連結有內腳線路206，該內腳線路206一側與邊框102的聯結桿(Tie bar)104連結。再將沖壓或蝕刻完成的導線架200進行電鍍處理，在該導線線200電鍍後，再進行粗化處理，使後製的晶片及塑膠與該導線架200的結合性高，再於導線架200的內腳線路206一側面上貼上貼帶，以便進行後製的封裝及切腳等製作。
由於上述的該導線架200是透過模具進行沖壓技術製作時，該沖壓模具技術門檻高，需要外購，且成本高昂。若是以蝕刻技術製作時，在蝕刻製作過程中發生蝕刻不足或過度，將會造成半導體元件封裝後的郎率不佳。而且在電鍍及後製的製作上，易使腳偏(腳距不足)、腳翻，貼帶溢膠或脫落，切腳漏切，鍍偏等問題的存在。
因此，本發明之主要目的，在於解決傳統缺失，本發明提供一新技術，不需要開製設計內腳線路的模具，不需要進行粗化處理及不需貼帶製作，使導線架設計彈性大，內腳線路可以隨時做設計變更，使製作成本大幅降低，製作良率提昇。
為達上述之目的，本發明提供一種導線架製作方法，該方法步驟包括：備有一金屬板，將該金屬板進行沖壓成型有複數個導線架與邊框相連結，於每一個該導線架具有障礙桿與該邊框相連接，該障礙桿上具有複數個外腳，該些外腳圍成一可貫穿的區域。接著，於該些導線架的區域中成型一平台，該平台周邊與該些外腳固接。最後，於該平台的至少一側面上製作有一內腳線路，使該內腳線路與該外腳電性連結。
在本發明之一實施例中，該障礙桿成型於導線架的二相對應邊或四邊上。
在本發明之一實施例中，更包含在該邊框上具有一聯結桿，該聯結桿上具有複數個連接部，以該些外腳及該些連接部圍成一可貫穿的區域。
在本發明之一實施例中，該步驟更包含：利用雷射光雕機於該平台的一面側上進行光蝕刻，於該平台的一側面上形成有複數溝槽；將該平台進行薄膜沉積技術，在薄膜沉積中使金屬材料沉積在該平台的該些溝槽裡形成內腳線路，在該內腳線路成型後與該些外腳及該些連接部電性連結，即完成該導線架的內腳線路製作。
在本發明之一實施例中，該內腳線路包含有一銅金屬層及一覆著於銅金屬層表面的銀金屬層。
在本發明之一實施例中，該步驟更包含：透過軟板印刷技術先行將內腳線路印刷於該軟性印電路板上；用蝕刻的方式把多餘的銅箔去除；軟性印刷電路板上面印上防焊油墨或是再被覆一層絕緣保護層；在該內腳線路製作於該軟性印刷電路板後，直接將該軟性印刷電路板透過黏著劑黏貼於該平台的一側面上，使該軟性印刷電路板外露的接點與該些外腳電性連結，即完成該導線架的內腳線路製作。
在本發明之一實施例中，該步驟更包含：先行將銅金屬材料網印方式塗佈於該平台的一側面上；利用經乾式或濕式蝕刻形成銅金屬層之圖案化設計的內腳線路後，以完成後的內腳線路與該些外腳電性連結；再透過印刷或電鍍方式將銀金屬材料成型於該內腳線路的銅金屬層的表面上形成一銀金屬層後，即完成該導線架的內腳線路製作。
為達上述之目的，本發明提供另一種導線架製作方法，該方法步驟包括：備有一金屬板，將該金屬板進行沖壓成型有複數個導線架與邊框相連結，於每一個該導線架的四邊各具有複數個外腳與該邊框相連接，以該些外腳圍成一可貫穿的區域；接著，於該些導線架的區域中成型一平台，該平台周邊與該些外腳固接；最後，於該平台的至少一側面上製作有一內腳線路，使該內腳線路與該外腳電性連結。
在本發明之一實施例中，該步驟更包含：利用雷射光雕機於該平台的一面側上進行光蝕刻，於該平台的一側面上形成有複數溝槽；將該平台進行薄膜沉積技術，在薄膜沉積中使金屬材料沉積在該平台的該些溝槽裡形成內腳線路，在該內腳線路成型後與導線架四邊的該些外腳電性連結，即完成該導線架的內腳線路製作。
在本發明之一實施例中，該內腳線路包含有一銅金屬層及一覆著於銅金屬層表面的銀金屬層。
在本發明之一實施例中，該步驟更包含：透過軟板印刷技術先行將內腳線路印刷於該軟性印電路板上；用蝕刻的方式把多餘的銅箔去除；軟性印刷電路板上面印上防焊油墨或是再被覆一層絕緣保護層；在該內腳線路製作於該軟性印刷電路板後，直接將該軟性印刷電路板透過黏著劑黏貼於該平台的一側面上，使該軟性印刷電路板外露的接點與該導線架四邊的該些外腳電性連結，即完成該導線架的內腳線路製作。
在本發明之一實施例中，該步驟更包含：先行將銅金屬材料網印方式塗佈於該平台的一側面上；利用經乾式或濕式蝕刻形成銅金屬層的內腳線路後，以完成後的內腳線路與該導線架四邊的該些外腳電性連結；再透過印刷或電鍍方式將銀金屬材料成型於該內腳線路的銅金屬層的表面上形成一銀金屬層後，即完成該導線架的內腳線路製作。
茲有關本發明之技術內容及詳細說明，現在配合圖式說明如下：
請參閱圖3，係本發明之導線架製作方法流程示意圖，同時一併參閱圖4-8。如圖所示：本發明之導線架製作方法，係將一金屬板10先沖壓成型一導線架2的邊框1，再於該邊框1內利用膠體射出一平台4，再於該平台4上製作有一導線架2的內腳(Inner Lead)線路26，使該導線架2設計彈性大，讓該內腳線路26可以隨時做設計變更，使製作成本大幅降低，製作良率提昇。
首先，如步驟S100，備有一金屬板10。在本圖式中，該金屬板10為銅金屬材質。
步驟S102，導線架製作，透過沖壓技術將該金屬板10進行沖壓，在該金屬板10沖壓後形成有複數個導線架2與邊框1相連結，於每一個該導線架2於至少二相對應邊各具有一障礙桿(Dam bar)22與該邊框1相連接，該障礙桿22上具有複數個外腳(Outer Lead)24。另於該邊框1上具有聯結桿(Tie bar)12，該聯結桿12上具有複數個連接部14。或者於每一個該導線架2的四邊各具有一障礙桿(Dam bar)22與該邊框1相連接，該些障礙桿22上各具有該複數個外腳(Outer Lead)24。其中以導線架2的四邊的該些外腳24，或者二相對應的該些外腳24及連接部14圍成一可貫穿的區域3(如圖4、5)。
步驟S104，平台製作，將上述沖壓完成的導線架2上利用射出或熱壓技術將塑膠成型於該區域3中形成一平台4，該平台4周邊與該些外腳24及該些連接部14固接，或者四邊的外腳24固接，使該平台4被固接於該區域3中(如圖6)。在本圖式中，該塑膠為環氧樹脂封裝材料 (Epoxy Molding Compound，EMC)。
步驟S106，內腳線路製作，在上述的平台4製作完成後，於該平台4的至少一側面上製作有一內腳線路26，使該內腳線路26與該外腳24及該連接部14電性連結，或者該內腳線路26與該導線架2的四邊的外腳24電性連結(如圖7)。
請參閱圖7-9，係圖6在平台上製作內腳線路的溝槽，平台上溝槽中製作內腳線路及圖8的斷面剖視示意圖。如圖所示：在上述步驟S106中製作平台4上的內腳線路26時，利用雷射光雕機(圖中未示)於該平台4的一面側上進行光蝕刻，在光蝕刻後於該平台4的一側面上形成有複數溝槽42，將該平台4進行薄膜沉積技術，在薄膜沉積過程中使金屬材料沉積在該平台4的該些溝槽42裡形成內腳線路26，在該內腳線路26成型後與該些外腳24及該些連接部14電性連結，或者使該內腳線路26與該導線架2四邊的該些外腳24電性連結，以完成平台4上的內腳線路26製作。在本圖式中，該內腳線路26包含有一銅金屬層及一覆著於銅金屬層表面的銀金屬層。
請參閱圖10及圖11，係本發明之在平台上製作內腳線路的另一方法及圖10的斷面剖視示意圖。如圖所示：在上述步驟S106中製作平台4上的內腳線路26時，可以利用另一種方法，即是透過軟板印刷技術先行將內腳線路26印刷於該軟性印電路板5上，然後用蝕刻(Etching)的方式把多餘的銅箔去除，然後再在其上面印上防焊油墨(Solder resist)或是再被覆一層絕緣保護層(cover film)而完成，使該內腳線路26成型於軟性印刷電路板(FPC)5上。
在該內腳線路26製作於該軟性印刷電路板5後，直接將該軟性印刷電路板5透過黏著劑(圖中未示)黏貼於該平台4的一側面上，同時熱壓焊接(HotBar)技術將該軟性印刷電路板5的外露的接點262與該些外腳24電性連結，或者該軟性印刷電路板5的外露的接點262與該導線架2四邊的該些外腳24電性連結，即完成該導線架2的內腳線路26製作。
請參閱圖12-14，係本發明之在平台上製作內腳線路的再一方法，圖12蝕刻多餘的銅金屬層及圖13的蝕刻完成示意圖。如圖所示：在上述步驟S106中製作平台4上的內腳線路26時，先行將銅金屬材料26a網印方式塗佈於該平台4的一側面上，利用乾式或濕式蝕刻，例如在銅金屬材料上放置一光罩6，將多餘的銅金屬材料蝕刻掉，以形成銅金屬層之圖案化設計的內腳線路26，以完成後的內腳線路26也與該些外腳24及該些連接部14電性連結，或者蝕刻完成後的內腳線路26與該導線架2四邊的該些外腳24電性連結，即完成該導線架2的內腳線路26製作。
在該內腳線路26製作完成後，可以再透過印刷或電鍍方式將銀金屬材料成型於該內腳線路26的銅金屬層的表面上形成一銀金屬層後，即完成該導線架2的內腳線路26製作。
請參閱圖15、16，係本發明之另一種導線架及圖15的導線架上成型有平台及內腳線路示意圖。如圖所示：本導線架2在上述步驟S102製作沖壓時，在該導線架2的四邊各具有一排的複數外腳24與該邊框1相連接，並以該四邊的該些外腳24圍成一可貫穿的區域3。在該導線架2的四邊的外腳24製作完成後，再進行平台4及該內腳線路26等後續的封裝。
惟以上所述僅為本發明之較佳實施例，非意欲侷限本發明的專利保護範圍，故舉凡運用本發明說明書或圖式內容所為的等效變化，均同理皆包含於本發明的權利保護範圍內，合予陳明。
習知
100‧‧‧金屬板
102‧‧‧邊框
104‧‧‧聯結桿
200‧‧‧導線架
202‧‧‧障礙桿
204‧‧‧外腳
206‧‧‧內腳線路
本發明
S100-S106‧‧‧步驟
10‧‧‧金屬板
1‧‧‧邊框
12‧‧‧聯結桿
14‧‧‧連接部
2‧‧‧導線架
22‧‧‧障礙桿
24‧‧‧外腳
26‧‧‧內腳線路
262‧‧‧接點
3‧‧‧區域
4‧‧‧平台
42‧‧‧溝槽
5‧‧‧軟性印電路板
26a‧‧‧銅金屬材料
6‧‧‧光罩
圖1，係傳統的導線架外觀示意圖；
圖2，係為圖1的局部放大示意圖；
圖3，係本發明之導線架製作流程示意圖；
圖4，係本發明之導線架外觀示意圖；
圖5，係為圖4的局部放大示意圖；
圖6，係為圖5在貫穿的區域上成型平台示意圖；
圖7，係為圖6在平台上製作內腳線路溝槽示意圖；
圖8，係為圖7的平台上溝槽中製作內腳線路示意圖；
圖9，係為圖8的斷面剖視示意圖；
圖10，係本發明之在平台上製作內腳線路的另一方法示意圖；
圖11，係為圖9的斷面剖視示意圖；
圖12，係本發明之在平台上製作內腳線路的再一方法示意圖；
圖13，係為圖12蝕刻多餘的銅金屬層的示意圖；
圖14，係為圖13蝕刻完成示意圖；
圖15，係本發明之另一種導線架示意圖；
圖16，係為圖15的導線架上成型有平台及內腳線路示意圖。
Claims (8)
- 一種導線架製作方法，該方法步驟包括：a)、備有一金屬板；b)、將該金屬板進行沖壓成型有複數個導線架與邊框相連結，於每一個該導線架具有障礙桿與該邊框相連接，該障礙桿成型於導線架的二相對應邊或四邊上，該障礙桿上具有複數個外腳，該邊框上具有一聯結桿，該聯結桿上具有複數個連接部，以該些外腳及該些連接部圍成一可貫穿的區域；c)、於該些導線架的區域中成型一平台，該平台周邊與該些外腳固接；d)、利用雷射光雕機於該平台的一面側上進行光蝕刻，於該平台的一側面上形成有複數溝槽；e)、將該平台進行薄膜沉積技術，在薄膜沉積中使金屬材料沉積在該平台的該些溝槽裡形成內腳線路，在該內腳線路成型後與該些外腳及該些連接部電性連結，即完成該導線架的內腳線路製作。
- 如申請專利範圍第1項所述之導線架製作方法，其中，該內腳線路包含有一銅金屬層及一覆著於銅金屬層表面的銀金屬層。
- 一種導線架製作方法，該方法步驟包括：a)、備有一金屬板；b)、將該金屬板進行沖壓成型有複數個導線架與邊框相連結，於每一個該導線架具有障礙桿與該邊框相連接，該障礙桿成型於導線架的二相對應邊或四邊上，該障礙桿上具有複數個外腳，該邊框上具有一聯結桿，該聯結桿上具有複數個連接部，以該些外腳及該些連接部圍成一可貫穿的區域；c)、於該些導線架的區域中成型一平台，該平台周邊與該些外腳固接；d)、透過軟板印刷技術先行將內腳線路印刷於該軟性印電路板上；e)、用蝕刻的方式把多餘的銅箔去除；f)、軟性印刷電路板上面印上防焊油墨或是再被覆一層絕緣保護層；g)、在該內腳線路製作於該軟性印刷電路板後，直接將該軟性印刷電路板透過黏著劑黏貼於該平台的一側面上，使該軟性印刷電路板外露的接點與該些外腳電性連結，即完成該導線架的內腳線路製作。
- 一種導線架製作方法，該方法步驟包括：a)、備有一金屬板；b)、將該金屬板進行沖壓成型有複數個導線架與邊框相連結，於每一個該導線架具有障礙桿與該邊框相連接，該障礙桿成型於導線架的二相對應邊或四邊上，該障礙桿上具有複數個外腳，該邊框上具有一聯結桿，該聯結桿上具有複數個連接部，以該些外腳及該些連接部圍成一可貫穿的區域；c)、於該些導線架的區域中成型一平台，該平台周邊與該些外腳固接；d)、先行將銅金屬材料網印方式塗佈於該平台的一側面上；e)、利用經乾式或濕式蝕刻形成銅金屬層之圖案化設計的內腳線路後，以完成後的內腳線路與該些外腳電性連結；f)、再透過印刷或電鍍方式將銀金屬材料成型於該內腳線路的銅金屬層的表面上形成一銀金屬層後，即完成該導線架的內腳線路製作。
- 一種導線架製作方法，該方法步驟包括：a)、備有一金屬板；b)、將該金屬板進行沖壓成型有複數個導線架與邊框相連結，於每一個該導線架的四邊各具有複數個外腳與該邊框相連接，以該些外腳圍成一可貫穿的區域；c)、於該些導線架的區域中成型一平台，該平台周邊與該些外腳固接；d)、利用雷射光雕機於該平台的一面側上進行光蝕刻，於該平台的一側面上形成有複數溝槽；e)、將該平台進行薄膜沉積技術，在薄膜沉積中使金屬材料沉積在該平台的該些溝槽裡形成內腳線路，在該內腳線路成型後與導線架四邊的該些外腳電性連結，即完成該導線架的內腳線路製作。
- 如申請專利範圍第5項所述之導線架製作方法，其中，該內腳線路包含有一銅金屬層及一覆著於銅金屬層表面的銀金屬層。
- 一種導線架製作方法，該方法步驟包括：a)、備有一金屬板；b)、將該金屬板進行沖壓成型有複數個導線架與邊框相連結，於每一個該導線架的四邊各具有複數個外腳與該邊框相連接，以該些外腳圍成一可貫穿的區域；c)、於該些導線架的區域中成型一平台，該平台周邊與該些外腳固接；d)、透過軟板印刷技術先行將內腳線路印刷於該軟性印電路板上；e)、用蝕刻的方式把多餘的銅箔去除；f)、軟性印刷電路板上面印上防焊油墨或是再被覆一層絕緣保護層；g)、在該內腳線路製作於該軟性印刷電路板後，直接將該軟性印刷電路板透過黏著劑黏貼於該平台的一側面上，使該軟性印刷電路板外露的接點與該導線架的四邊的該些外腳電性連結，即完成該導線架的內腳線路製作。
- 一種導線架製作方法，該方法步驟包括：a)、備有一金屬板；b)、將該金屬板進行沖壓成型有複數個導線架與邊框相連結，於每一個該導線架的四邊各具有複數個外腳與該邊框相連接，以該些外腳圍成一可貫穿的區域；c)、於該些導線架的區域中成型一平台，該平台周邊與該些外腳固接；d)、先行將銅金屬材料網印方式塗佈於該平台的一側面上；e)、利用經乾式或濕式蝕刻形成銅金屬層的內腳線路後，以完成後的內腳線路與該導線架的四邊的該些外腳電性連結；f)、再透過印刷或電鍍方式將銀金屬材料成型於該內腳線路的銅金屬層的表面上形成一銀金屬層後，即完成該導線架的內腳線路製作。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105135611A TWI623076B (zh) | 2016-11-02 | 2016-11-02 | 導線架製作方法 |
| CN201611005539.1A CN108010852B (zh) | 2016-11-02 | 2016-11-15 | 导线架制作方法 |
| JP2016242088A JP6259900B1 (ja) | 2016-11-02 | 2016-12-14 | リードフレームの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105135611A TWI623076B (zh) | 2016-11-02 | 2016-11-02 | 導線架製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI623076B true TWI623076B (zh) | 2018-05-01 |
| TW201818522A TW201818522A (zh) | 2018-05-16 |
Family
ID=60940185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105135611A TWI623076B (zh) | 2016-11-02 | 2016-11-02 | 導線架製作方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6259900B1 (zh) |
| CN (1) | CN108010852B (zh) |
| TW (1) | TWI623076B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201901894A (zh) * | 2017-05-18 | 2019-01-01 | 復盛精密工業股份有限公司 | 具線路之導線架的製作方法及其結構 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200405535A (en) * | 2002-08-06 | 2004-04-01 | Shinko Electric Ind Co | Lead frame and method of manufacturing the same |
| US20050275077A1 (en) * | 2002-11-27 | 2005-12-15 | Utac -United Test And Assembly Test Center Ltd. | High density chip scale leadframe package and method of manufacturing the package |
| TW200933847A (en) * | 2008-01-30 | 2009-08-01 | Chipmos Technologies Inc | Flip chip quad flat non-leaded package structure and manufacturing method thereof |
| US20120119341A1 (en) * | 2010-11-16 | 2012-05-17 | Conexant Systems, Inc. | Semiconductor packages with reduced solder voiding |
| TW201347123A (zh) * | 2012-01-31 | 2013-11-16 | Shinko Electric Ind Co | 引線框及其製造方法以及半導體裝置及其製造方法 |
| US20140097012A1 (en) * | 2005-10-31 | 2014-04-10 | Mediatek Inc. | Leadframe for semiconductor packages |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0656872B2 (ja) * | 1985-03-14 | 1994-07-27 | 九州日立マクセル株式会社 | 半導体装置のリ−ドフレ−ム |
| JPS63122257A (ja) * | 1986-11-12 | 1988-05-26 | Nec Corp | 半導体装置の製造方法 |
| JP2646694B2 (ja) * | 1988-08-31 | 1997-08-27 | 凸版印刷株式会社 | リードフレーム |
| JPH06168986A (ja) * | 1992-08-08 | 1994-06-14 | Shinko Electric Ind Co Ltd | Ｔａｂテープ及びその製造方法 |
| JPH06275765A (ja) * | 1993-03-22 | 1994-09-30 | Matsushita Electric Ind Co Ltd | 半導体装置のリードフレーム製造方法 |
| JPH06310644A (ja) * | 1993-04-20 | 1994-11-04 | Mitsui High Tec Inc | リードフレームおよびその製造方法 |
| JPH0766352A (ja) * | 1993-08-27 | 1995-03-10 | Mitsui High Tec Inc | リードフレーム |
| JPH07211835A (ja) * | 1994-01-24 | 1995-08-11 | Matsushita Electric Ind Co Ltd | リードフレームの製造方法 |
| JPH08191123A (ja) * | 1995-01-12 | 1996-07-23 | Matsushita Electric Ind Co Ltd | リードフレームの製造方法 |
| JP4232301B2 (ja) * | 1999-12-14 | 2009-03-04 | ソニー株式会社 | リードフレームの製造方法、及び、半導体装置の製造方法 |
| JP2003249618A (ja) * | 2003-03-24 | 2003-09-05 | Hitachi Ltd | リードフレームおよびその製造方法 |
| CN201315318Y (zh) * | 2008-09-10 | 2009-09-23 | 复盛股份有限公司 | 导线架结构 |
| JP5275019B2 (ja) * | 2008-12-26 | 2013-08-28 | 株式会社東芝 | 半導体装置 |
| TWM366177U (en) * | 2009-03-17 | 2009-10-01 | Silitek Electronic Guangzhou | Lead frame, package structure and LED package structure |
| CN103579442A (zh) * | 2012-07-18 | 2014-02-12 | 复盛精密工业股份有限公司 | 发光二极管的支架结构制作方法 |
-
2016
- 2016-11-02 TW TW105135611A patent/TWI623076B/zh active
- 2016-11-15 CN CN201611005539.1A patent/CN108010852B/zh active Active
- 2016-12-14 JP JP2016242088A patent/JP6259900B1/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200405535A (en) * | 2002-08-06 | 2004-04-01 | Shinko Electric Ind Co | Lead frame and method of manufacturing the same |
| US20050275077A1 (en) * | 2002-11-27 | 2005-12-15 | Utac -United Test And Assembly Test Center Ltd. | High density chip scale leadframe package and method of manufacturing the package |
| US20140097012A1 (en) * | 2005-10-31 | 2014-04-10 | Mediatek Inc. | Leadframe for semiconductor packages |
| TW200933847A (en) * | 2008-01-30 | 2009-08-01 | Chipmos Technologies Inc | Flip chip quad flat non-leaded package structure and manufacturing method thereof |
| US20120119341A1 (en) * | 2010-11-16 | 2012-05-17 | Conexant Systems, Inc. | Semiconductor packages with reduced solder voiding |
| TW201347123A (zh) * | 2012-01-31 | 2013-11-16 | Shinko Electric Ind Co | 引線框及其製造方法以及半導體裝置及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108010852B (zh) | 2019-10-18 |
| JP6259900B1 (ja) | 2018-01-10 |
| CN108010852A (zh) | 2018-05-08 |
| TW201818522A (zh) | 2018-05-16 |
| JP2018074130A (ja) | 2018-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI455213B (zh) | 無外引腳封裝結構及其製作方法 | |
| US9029991B2 (en) | Semiconductor packages with reduced solder voiding | |
| US7456049B2 (en) | Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same | |
| US8592962B2 (en) | Semiconductor device packages with protective layer and related methods | |
| CN103378019B (zh) | 具有散热结构的半导体封装结构及其制造方法 | |
| JP6505540B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US9659842B2 (en) | Methods of fabricating QFN semiconductor package and metal plate | |
| KR101674537B1 (ko) | 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지 | |
| JP2002026044A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TWI623076B (zh) | 導線架製作方法 | |
| CN210575932U (zh) | 一种引线框架及封装结构 | |
| TWM552187U (zh) | 具線路之導線架結構 | |
| JP2010010634A (ja) | リードフレーム及び半導体装置の製造方法 | |
| US6312976B1 (en) | Method for manufacturing leadless semiconductor chip package | |
| TWM567481U (zh) | 具有晶片座的導線架結構 | |
| JP2006269719A (ja) | 電子装置 | |
| CN210073768U (zh) | 精密金属支架结构 | |
| CN108962862B (zh) | 具有线路的导线框架制作方法及其结构 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JP2000150761A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| CN110610919A (zh) | 一种引线框架、制作方法及封装结构 | |
| KR100209763B1 (ko) | 반도체 패키지의 제조방법 | |
| KR101398017B1 (ko) | 엠엘에프형 반도체 패키지 및 그 제조 방법 | |
| KR100726778B1 (ko) | 반도체 패키지용 리드 프레임 및 반도체 패키지 제조방법 | |
| KR100356801B1 (ko) | 적층형 칩 스케일 패키지 및 그 제조방법 |