KR20130088773A - 리드프레임 및 그 제조 방법과 반도체 장치 및 그 제조 방법 - Google Patents

리드프레임 및 그 제조 방법과 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20130088773A
KR20130088773A KR1020130007821A KR20130007821A KR20130088773A KR 20130088773 A KR20130088773 A KR 20130088773A KR 1020130007821 A KR1020130007821 A KR 1020130007821A KR 20130007821 A KR20130007821 A KR 20130007821A KR 20130088773 A KR20130088773 A KR 20130088773A
Authority
KR
South Korea
Prior art keywords
dimple
die pad
inclined side
lead frame
standing
Prior art date
Application number
KR1020130007821A
Other languages
English (en)
Other versions
KR101957257B1 (ko
Inventor
히토시 미야오
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20130088773A publication Critical patent/KR20130088773A/ko
Application granted granted Critical
Publication of KR101957257B1 publication Critical patent/KR101957257B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 다이패드의 이면에 설치되는 봉지 수지의 밀착성을 향상시킬 수 있는 리드프레임의 제조 방법을 제공하는 것을 과제로 한다.
이러한 과제를 해결하기 위해, 제1 프레스 가공에 의해, 다이패드(10)의 이면에, 한쪽의 대향하는 2변에 깊이 방향으로 경사지는 제1 경사 측면(S1)을 구비하고, 다른쪽의 대향하는 2변에 깊이 방향으로 기립하는 기립 측면(VS)을 구비한 사각 형상의 제1 딤플(D1)을 형성하는 공정과, 제2 프레스 가공에 의해, 제1 딤플(D1)의 기립 측면(VS)의 가로 영역에, 깊이 방향으로 경사지는 제2 경사 측면(S2)을 구비한 제2 딤플(D2)의 제2 경사 측면(S2)이 배치되도록, 다이패드(10)의 이면에 제2 딤플(D2)을 형성함으로써, 제1 딤플(D1)의 기립 측면(VS)을 제1 경사 측면(S1)과 역방향으로 경사지는 역경사 측면(Sx)으로 하는 공정을 가지고, 다이패드의 표면이 반도체 소자 탑재면인 것을 포함한다.

Description

리드프레임 및 그 제조 방법과 반도체 장치 및 그 제조 방법{LEAD FRAME AND METHOD FOR MANUFACTURING THE SAME, SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 리드프레임 및 그 제조 방법과 반도체 장치 및 그 제조 방법에 관한 것이다.
종래, 리드프레임을 사용한 반도체 패키지에 있어서, 다이패드 상에 반도체 소자가 실장되고, 반도체 소자와 복수의 리드가 와이어로 접속되며, 다이패드의 양면, 반도체 소자 및 와이어가 봉지 수지에 의해 봉지된 것이 있다.
그러한 반도체 패키지에서는, 다이패드의 이면의 봉지 수지의 밀착성을 향상시키기 위해서, 다이패드의 이면에 다수의 딤플이 마련되어 있다. 다이패드의 이면에 마련되는 딤플은 프레스 가공에 의해 사각뿔 등의 형상으로 형성되기 때문에, 다이패드의 이면의 봉지 수지의 밀착성은 반드시 충분하지 않다.
일본 특개평7-161896호 공보 일본 특개평7-273270호 공보 일본 특개2009-260282호 공보
본 발명은, 다이패드의 이면에 설치되는 봉지 수지의 밀착성을 향상시킬 수 있는 리드프레임 및 그 제조 방법과 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
이하의 개시의 1관점에 의하면, 제1 프레스 가공에 의해, 다이패드의 이면에, 한쪽의 대향하는 2변에 깊이 방향으로 경사지는 제1 경사 측면을 구비하고, 다른쪽의 대향하는 2변에 깊이 방향으로 기립하는 기립 측면을 구비한 사각 형상의 제1 딤플을 형성하는 공정과, 제2 프레스 가공에 의해, 상기 제1 딤플의 상기 기립 측면의 가로 영역에, 깊이 방향으로 경사지는 제2 경사 측면을 구비한 제2 딤플의 상기 제2 경사 측면이 배치되도록, 상기 다이패드의 이면에 상기 제2 딤플을 형성함으로써, 상기 제1 딤플의 상기 기립 측면을 상기 제1 경사 측면과 역방향으로 경사지는 역경사 측면으로 하는 공정을 가지고, 상기 다이패드의 표면이 반도체 소자 탑재면인 리드프레임의 제조 방법이 제공된다.
또한, 그 개시의 다른 관점에 의하면, 다이패드와, 상기 다이패드의 이면에 형성되며, 한쪽의 대향하는 2변에 깊이 방향으로 경사지는 제1 경사 측면을 구비하고, 다른쪽의 대향하는 2변에 상기 제1 경사 측면과 역방향의 깊이 방향으로 경사지는 역경사 측면을 구비한 사각 형상의 제1 딤플과, 상기 제1 딤플의 가로 영역의 상기 다이패드의 이면에 형성되며, 깊이 방향으로 경사진 제2 경사 측면을 구비하고, 상기 제2 경사 측면이 상기 제1 딤플의 상기 역경사 측면과 대향하여 배치된 상기 제2 딤플을 가지고, 상기 다이패드의 표면이 반도체 소자 탑재면인 리드프레임이 제공된다.
이하의 개시에 의하면, 리드프레임의 제조 방법에서는, 제1 프레스 가공에 의해, 다이패드의 이면에, 한쪽의 대향하는 2변에 제1 경사 측면을 구비하고, 다른쪽의 대향하는 2변에 기립 측면을 구비한 사각 형상의 제1 딤플을 형성한다.
이어서, 제2 프레스 가공에 의해, 제1 딤플의 기립 측면의 가로 영역에, 제2 경사 측면을 구비한 제2 딤플의 제2 경사 측면이 배치되도록, 제2 딤플을 형성한다. 이에 따라, 제1 딤플의 기립 측면이 제1 경사 측면과 역방향으로 경사지는 역경사 측면이 된다.
그리고, 다이패드의 표면에 반도체 소자가 실장되고, 다이패드의 양면측에 수지부가 형성되어서, 반도체 소자가 봉지된다.
이때, 다이패드의 이면에는 역경사 측면을 구비한 제1 딤플이 마련되어 있기 때문에, 앵커 효과가 커져서, 다이패드의 이면측의 수지부의 밀착성을 향상시킬 수 있다.
또한, 제1 딤플은 사각 형상의 길이 방향으로 경사 측면을 구비하고 있으므로, 제1 딤플의 길이 방향으로부터 봉지 수지를 유입함으로써, 봉지 수지를 원활하게 제1 딤플에 충전할 수 있다.
도 1(a) 및 (b)는 제1 실시형태의 리드프레임의 제조 방법을 나타내는 평면도 및 단면도(그 1).
도 2는 제1 실시형태의 리드프레임의 제조 방법을 나타내는 단면도 및 사시도(그 2).
도 3(a)∼(c)는 제1 실시형태의 리드프레임의 제조 방법을 나타내는 평면도 및 단면도(그 3).
도 4는 제1 실시형태의 리드프레임의 제조 방법을 나타내는 단면도 및 사시도(그 4).
도 5(a)∼(c)는 제1 실시형태의 리드프레임의 제조 방법을 나타내는 평면도 및 단면도(그 5).
도 6은 제1 실시형태의 리드프레임을 나타내는 평면도.
도 7은 제1 실시형태의 변형예의 리드프레임을 나타내는 평면도.
도 8(a) 및 (b)는 도 6의 리드프레임을 사용하여 반도체 장치를 제조하는 방법을 나타내는 평면도 및 단면도(그 1).
도 9(a) 및 (b)는 도 6의 리드프레임을 사용하여 반도체 장치를 제조하는 방법을 나타내는 평면도 및 단면도(그 2).
도 10은 제1 실시형태의 반도체 장치를 나타내는 단면도.
도 11은 제2 실시형태의 리드프레임의 제조 방법을 나타내는 단면도 및 사시도(그 1).
도 12(a)∼(c)는 제2 실시형태의 리드프레임의 제조 방법을 나타내는 평면도 및 단면도(그 2).
도 13은 제2 실시형태의 리드프레임의 제조 방법을 나타내는 단면도(그 3).
도 14(a)∼(c)는 제2 실시형태의 리드프레임의 제조 방법을 나타내는 평면도 및 단면도(그 4).
도 15는 제2 실시형태의 리드프레임을 나타내는 평면도.
도 16은 제2 실시형태의 변형예의 리드프레임을 나타내는 평면도.
이하, 실시형태에 대해서, 첨부의 도면을 참조하여 설명한다.
(제1 실시형태)
도 1∼도 5는 제1 실시형태의 리드프레임의 제조 방법을 나타낸 도면, 도 6은 제1 실시형태의 리드프레임을 나타낸 도면이다.
제1 실시형태의 리드프레임의 제조 방법에서는, 우선, 도 1(a)의 평면도에 나타내는 바와 같은 리드프레임 부재(1x)를 준비한다. 리드프레임 부재(1x)는, 평행하게 연장하는 한 쌍의 외프레임(8)과, 이 한 쌍의 외프레임(8)에 직교하여 연결하는 한 쌍의 내프레임(9)에 의하여 형성된 프레임 구조를 갖는다.
이 프레임 구조의 중앙부에는 사각 형상의 다이패드(10)가 배치되어 있다. 또한, 다이패드(10)의 네 모서리에는 거기에 연결되어서 외측으로 연장되는 서포트 바(12)가 형성되어 있고, 서포트 바(12)는 외프레임(8)에 연결되어 있다.
이와 같이 하여, 다이패드(10)는, 서포트 바(12)에 의해 외프레임(8)에 연결되어서 지지된 상태로 되어 있다.
또한, 다이패드(10)의 외측에는, 그것으로부터 분리한 상태에서 복수의 이너 리드(16)가 외측으로 연장되어 형성되어 있다. 복수의 이너 리드(16)는 댐 바(18)로 연결되어 있고, 각 이너 리드(16)에는, 외측으로 연장되는 아우터 리드(20)가 각각 연결되어서 형성되어 있다. 댐 바(18)는 외프레임(8)에 연결되어서 지지되어 있고, 아우터 리드(20)는 내프레임(9)에 연결되어서 지지되어 있다.
이와 같이 하여, 이너 리드(16)는, 댐 바(18) 및 아우터 리드(20)를 통해서 외프레임(8) 및 내프레임(9)에 지지되어 있다.
다이패드(10)와 외프레임(8)을 연결하는 서포트 바(12)는 다이패드(10)와의 연결부에서 굴곡하여 경사져 있다. 이에 따라, 도 1(b)에 나타내는 바와 같이, 다이패드(10)는 이너 리드(16) 및 아우터 리드(20)보다 하측의 위치에 배치되어 있다. 도 1(b)는 도 1(a)의 A-A'에 따른 단면도이다.
도 1(a)의 리드프레임 부재(1x)는, 구리(Cu) 합금판 등의 금속판을 금형에 의한 프레스 가공으로 펀칭 가공하는 것에 의해 제조된다. 혹은, 금속판을 포토리소그래피 및 웨트 에칭으로 패터닝하는 것에 의해 제조하는 것도 가능하다.
리드프레임 부재(1x)의 두께는, 예를 들면, 0.125㎜∼0.25㎜이다.
다음에 설명하는 도 2∼도 5에서는, 리드프레임 부재(1x)의 다이패드(10)를 부분적으로 나타내 설명한다.
도 2에 나타내는 바와 같이, 누름 부재(32)와 제1 펀치(34)를 구비한 금형(30)을 준비한다. 도 2의 사시도를 부가하여 참조하면, 금형(30)의 제1 펀치(34)의 형상은 사다리꼴 기둥을 가로 배치로 한 형상이며, 사다리꼴 기둥의 폭 방향(W)의 양측의 면이 내부로 경사지는 경사 측면(34a)으로 되어 있고, 사다리꼴 기둥의 높이 방향(H)의 양측의 면이 기립 측면(34b)으로 되어 있다.
그리고, 도 1(a)의 리드프레임 부재(1x)의 표리를 반전시켜서 다이패드(10)의 이면을 상측으로 한 상태에서, 다이패드(10)를 금형(30)의 누름 부재(32) 상에 배치한다. 또한, 다이패드(10)의 이면을 제1 펀치(34)로 하측으로 가압하여 제1 프레스 가공을 행한다.
이에 따라, 도 3(a)의 평면도에 나타내는 바와 같이, 다이패드(10)의 이면에 제1 펀치(34)의 형상에 대응하는 제1 딤플(D1)이 형성된다. 제1 딤플(D1)은 평면에서 보아 사각 형상으로 형성된다. 또한, 제1 딤플(D1)은 사다리꼴 기둥을 가로 배치로 한 형상의 오목부로서 형성된다.
도 3(b)는 도 3(a)의 B-B'에 따른 단면도이다. 도 3(b)를 부가하여 참조하면, 제1 딤플(D1)은, 폭 방향의 대향하는 2변에 제1 펀치(34)의 기립 측면(34b)에 대응하여 깊이 방향으로 기립하는 기립 측면(VS)을 구비하여 형성된다.
기립 측면(VS)은, 제1 딤플(D1)의 심부측으로부터 표면측까지 폭 방향의 폭(W1)이 거의 동일해지도록 세워서 설치하고 있다. 제1 딤플(D1)의 기립 측면(VS)은 수직면인 것이 바람직하지만, 다소 기울어져 있어도 된다.
도 3(c)는 도 3(a)의 C-C'에 따른 단면도이다. 도 3(c)를 부가하여 참조하면, 제1 딤플(D1)은, 길이 방향의 대향하는 2변에 제1 펀치(34)의 경사 측면(34a)에 대응하여 깊이 방향으로 경사지는 제1 경사 측면(S1)을 구비하여 형성된다. 제1 경사 측면(S1)은, 제1 딤플(D1)의 심부측으로부터 표면측으로 됨에 따라서 길이 방향의 폭(W2)이 넓어지도록 경사져서 배치된다.
이와 같이 하여, 제1 딤플(D1)은, 한쪽의 대향하는 2변에 깊이 방향으로 경사지는 제1 경사 측면(S1)을 구비하고, 다른쪽의 대향하는 2변에 깊이 방향으로 기립하는 기립 측면(VS)을 구비하여 형성된다.
도 3(a)의 사각 형상의 제1 딤플(D1)에서는, 대향하는 2개의 제1 경사 측면(S1)을 잇는 방향이 길이 방향으로 되어 있고, 대향하는 2개의 기립 측면(VS)을 잇는 방향이 폭 방향으로 되어 있다.
예를 들면, 도 3(a)에 있어서, 제1 딤플(D1)의 길이 방향의 길이(x)가 90㎛ 정도이며, 폭(y)이 50㎛ 정도이며, 도 3(b)에 있어서, 깊이(d)는 25㎛ 정도이다.
한편, 도 3(a)의 예에서는, 제1 딤플(D1)의 형상으로서, 평면에서 보아 사각 형상으로 하고 있지만, 평면에서 보아 정방형으로 형성해도 된다.
이어서, 도 4에 나타내는 바와 같이, 금형(30)의 제2 펀치(36)를 준비한다. 도 4의 사시도를 부가하여 참조하면, 제2 펀치(36)의 형상은 사각뿔을 상하 반전시킨 형상이며, 하면측에 4개의 경사 측면(36a)을 구비하고 있다. 그리고, 다이패드(10)의 이면에 있어서 제1 딤플(D1)의 기립 측면(VS)의 가로 영역을 제2 펀치(36)로 하측으로 가압하여 제2 프레스 가공을 행한다.
이에 따라, 도 5(a)의 평면도에 나타내는 바와 같이, 다이패드(10)의 이면에 있어서, 제1 딤플(D1)의 폭 방향의 양측의 기립 측면(VS)(도 4)의 가로 영역에 제2 딤플(D2)이 각각 형성된다. 제2 딤플(D2)은, 제2 펀치(36)의 경사 측면(36a)에 대응하는 제2 경사 측면(S2)을 구비하고, 사각뿔을 상하 반전시킨 형상의 오목부로서 형성된다. 제2 딤플(D2)의 개구 치수는, 예를 들면 50㎛□으로 형성된다.
도 5(b)는 도 5(a)의 D-D'에 따른 단면도이다. 도 5(b)를 부가하여 참조하면, 제1 딤플(D1)의 기립 측면(VS)(도 4)은, 제2 딤플(D2)의 제2 경사 측면(S2)이 형성될 때에, 제1 딤플(D1)의 내측으로 밀려서 변형되어, 제1 경사 측면(S1)과 역방향으로 경사지는 역경사 측면(Sx)이 된다.
제1 딤플(D1)의 기립 측면(VS)(도 4)은, 제2 딤플(D2)이 형성될 때에, 제2 펀치(36)의 경사 측면(36a)에 의해 심부측으로부터 표면측으로 됨에 따라서 내측으로 크게 밀리기 때문에, 역경사 측면(Sx)이 된다.
도 5(c)는 도 5(a)의 E-E'에 따른 단면도이다. 도 5(c)를 부가하여 참조하면, 제1 딤플(D1)의 폭 방향의 양측에 제2 딤플(D2)이 형성되기 때문에, 제1 딤플(D1)의 길이 방향의 제1 경사 측면(S1)은 변형하지 않고 그대로의 상태로 남겨진다.
이와 같이 하여, 제1 딤플(D1)의 기립 측면(VS)의 가로 영역에, 제2 딤플(D2)의 제2 경사 측면(S2)이 배치되도록, 다이패드(10)의 이면에 제2 딤플(D2)을 형성한다. 이에 따라, 제1 딤플(D1)의 기립 측면(VS)을 제1 경사 측면(S1)과 역방향으로 경사지는 역경사 측면(Sx)으로 용이하게 변형시킬 수 있다.
이상으로, 제1 딤플(D1)은 표면측의 폭(W1)이 심부측의 폭(W2)보다 좁은 형상이 되고, 다이패드(10)를 봉지 수지로 봉지할 때에 큰 앵커 효과가 얻어지게 된다.
도 5(a)의 예와 같이 제1 딤플(D1)의 기립 측면(VS)의 일부를 역경사 측면(Sx)으로 해도 되며, 혹은, 기립 측면(VS) 전체를 역경사 측면(Sx)으로 해도 된다.
도 5(a)의 예와 같이, 제1 딤플(D1)의 기립 측면(VS)의 중앙부를 역경사 측면(Sx)으로 하는 경우에는, 양측의 제1 경사 측면(S1)의 단부측에 기립 측면이 남은 상태가 된다. 이 경우에는, 제1 딤플(D1) 내에 봉지 수지를 충전할 때에 수지의 유입구를 넓게 확보할 수 있다는 관점에서 유리하게 된다.
또한, 제2 딤플(D2)의 형상은, 제1 딤플(D1)의 기립 측면(VS)을 역경사 측면(Sx)으로 할 수 있는 형상이면 되며, 각종의 형상을 채용할 수 있다. 상술한 형태와 마찬가지로, 제2 경사 측면(S2)을 구비한 제2 딤플(D2)을 형성하는 것이 바람직하다.
이상의 프레스 가공의 방법에 의거하여, 도 6에 나타내는 바와 같이, 우선, 다이패드(10)의 이면 전체에 다수의 제1 딤플(D1)이 형성된다. 그 후에, 각 제1 딤플(D1)의 가로 영역의 다이패드(10)에 제2 딤플(D2)이 형성되어서, 각 제1 딤플(D1)에 역경사 측면(Sx)이 형성된다.
이에 따라, 제1 실시형태의 리드프레임(1)이 얻어진다. 도 5(a) 및 도 6에 나타내는 바와 같이, 제1 실시형태의 리드프레임(1)에서는, 다이패드(10)의 이면에 사각 형상의 제1 딤플(D1)이 형성되어 있다.
제1 딤플(D1)은, 한쪽의 대향하는 2변에 깊이 방향으로 경사지는 제1 경사 측면(S1)을 구비하고, 다른쪽의 대향하는 2변에 제1 경사 측면(S1)과 역방향의 깊이 방향으로 경사지는 역경사 측면(Sx)을 구비하고 있다.
또한, 제1 딤플(D1)의 가로 영역의 다이패드(10)에 제2 딤플(D2)이 형성되어 있다. 제2 딤플(D2)은, 깊이 방향으로 경사진 제2 경사 측면(S2)을 구비하고, 그 제2 경사 측면(S2)이 제1 딤플(D1)의 역경사 측면(Sx)과 대향하여 배치되어 있다. 그리고, 다이패드(10)의 표면이 반도체 소자 탑재면으로 되어 있다.
도 6에 있어서, 제1 딤플(D1)의 배치 각도에 주목하면, A부에 배치된 제1 딤플(D1)은, 그 길이 방향이 가로 배치(H)으로부터 45° 경사져서, 대각선 오른쪽 위를 향해서 배치되어 있다. 한편, B부에 배치된 제1 딤플(D1)은, 그 길이 방향이 가로 배치(H)으로부터 45° 경사져서, 대각선 왼쪽 위를 향해서 배치되어 있다.
이와 같이, 인접하는 제1 딤플(D1)은, 경사지는 방향이 상호 90° 어긋나 있고, 그들의 길이 방향의 방향이 직교하도록 배치되어 있다.
본 실시형태에서는, 다이패드(10)를 프레스 가공으로 변형하여 제1, 제2 딤플(D1, D2)을 형성하기 때문에, 특히 프레스 가공하는 면적이 클 경우에, 다이패드(10)에 뒤틀림이 생겨서 다이패드(10)가 휘어지는 경우가 있다.
도 6과 같이, 인접하는 제1 딤플(D1)의 배치 각도를 90° 어긋나게 하여 설정하는 것에 의해, 프레스 가공 시에 발생하는 뒤틀림이 상쇄되어서 다이패드(10)의 휘어짐의 발생을 경감할 수 있다.
도 6에서는, 적합한 예로서, 각 제1 딤플(D1)의 배치 방향을 가로 배치(H)으로부터 45° 기울이고, 또한 인접하는 제1 딤플(D1)의 배치 방향이 직교하도록 배치되어 있지만, 복수의 제1 딤플(D1)의 사이에서 배치 각도가 다르도록 하면 된다.
도 7에는, 제1 실시형태의 변형예의 리드프레임(1a)이 나타나 있다. 도 7의 변형예의 리드프레임(1a)과 같이, 프레스 가공에 의한 뒤틀림의 발생이 문제되지 않을 경우에는, 제1 딤플(D1)의 길이 방향을 동일 방향을 향해서 배치해도 된다.
도 7의 예에서는, 모든 제1 딤플(D1)의 길이 방향이 가로 배치(H)으로부터 45° 경사져서 대각선 오른쪽 위를 향해서 배치되어 있다. 변형예의 리드프레임(1a)에서는, 모든 제1 딤플(D1)의 길이 방향의 배치 방향이 동일 방향을 향하고 있으면 되며, 임의의 방향으로 배치할 수 있다.
다음으로, 제1 실시형태의 도 6의 리드프레임(1)을 사용하여 반도체 장치를 제조하는 방법에 대하여 설명한다.
도 8(a) 및 (b)에 나타내는 바와 같이, 우선, 상술한 도 6과 같이, 다이패드(10)의 이면에 제1, 제2 딤플(D1, D2)이 형성된 리드프레임(1)을 준비한다.
리드프레임(1)에서는, 제1, 제2 딤플(D1, D2)이 형성된 면과 반대면(표면)이 반도체 소자 탑재면으로 되어 있다. 그리고, 다이패드(10)의 부품 탑재면에, 반도체 소자(40)의 접속 전극(40a)을 상측으로 하여 접착제에 의해 반도체 소자(40)를 고착하여 실장한다.
그 후에, 반도체 소자(40)의 접속 전극(40a)과 이너 리드(16)를 와이어 본딩에 의한 와이어(42)에 의해 각각 접속한다. 도 8(b)는 도 8(a)의 A-A'에 따른 단면도이다.
이어서, 도 9(a)에 나타내는 바와 같이, 반도체 소자(40)가 실장된 리드프레임(1)을 몰드형의 하형 및 상측(도시 생략)에서 끼우고, 몰드 게이트부로부터 봉지 수지를 몰드형 내에 유입한다. 이에 따라, 다이패드(10)의 양면, 반도체 소자(40), 와이어(42), 이너 리드(16)를 봉지하는 수지부(50)가 형성된다.
도 9(a)에서는, 수지부(50)는 투시적으로 그려져 있고, 굵은 선으로 둘러싸인 사각 영역에 형성된다. 수지부(50)는, 그 외측에 댐 바(18) 및 아우터 리드(20)가 노출하도록 하여 형성된다.
도 9(b)는 도 9(a)의 다이패드(10)의 이면의 모양을 나타내는 확대 단면도이다. 도 9(b)에 나타내는 바와 같이, 제1 실시형태의 리드프레임(1)에서는, 상술한 바와 같이 다이패드(10)의 이면에 설치된 제1 딤플(D1)이 역경사 측면(Sx)을 구비하고 있다. 이에 따라, 수지부(50)는 제1 딤플(D1)의 역경사 측면(Sx)을 따라 측벽에 끼어 들어가듯이 충전된다.
이와 같이 하여, 수지부(50)는 제1 딤플(D1) 내로부터 누락되지 않도록 고정되므로, 앵커 효과가 커져서, 수지부(50)가 다이패드(10)의 이면에 밀착성 좋게 형성된다.
또한, 제1 실시형태의 도 6의 리드프레임(1)에서는, 제1 딤플(D1)은 그 길이 방향의 측면이 순테이퍼의 제1 경사 측면(S1)(도 5(a) 및 (c))으로 되어 있다. 이 때문에, 다이패드(10)의 양면측을 수지부(50)로 봉지할 때에, 제1 딤플(D1)의 길이 방향과 동일 방향으로부터 봉지 수지를 유입하는 것에 의해, 제1 딤플(D1) 내에 봉지 수지를 원활하게 유입시킬 수 있다.
도 6의 리드프레임(1)에서는, 인접하는 제1 딤플(D1)은, 그들의 길이 방향이 직교하도록 배치되어서, 경사지는 방향이 90° 어긋나 있다. 그러나, 봉지 수지는 몰드형 내에서 단부로 돌아 들어간 후에 내부에 유입되는 경향이 있기 때문에, 90° 어긋나서 배치된 제1 딤플(D1)에 있어서도 제1 경사 측면(S1)으로부터 봉지 수지를 원활하게 유입시킬 수 있다.
이상과 같이, 도 6의 리드프레임(1)에서는, 복수의 길이 형상의 제1 딤플(D1)의 사이에서 배치 방향을 바꾸고 있기 때문에, 프레스 가공 시의 다이패드(10)의 휘어짐의 발생을 경감할 수 있다.
이것에 더해서, 제1 딤플(D1)은, 봉지 수지의 유입을 원활하게 하기 위한 제1 경사 측면(S1)과, 앵커 효과를 크게 하기 위한 역경사 측면(Sx)을 구비하고 있다. 이에 따라, 제1 딤플(D1) 내에 봉지 수지를 신뢰성 좋고 안정되게 충전할 수 있으므로, 충분한 앵커 효과를 얻을 수 있고, 수지부(50)의 밀착성을 향상시킬 수 있다.
이어서, 리드프레임(1)으로부터 외프레임(8) 및 내프레임(9)을 분리함과 동시에, 댐 바(18)를 절단하는 것에 의해, 복수의 분리된 이너 리드(16) 및 아우터 리드(20)를 얻는다.
이상으로, 도 10에 나타내는 바와 같이, 제1 실시형태의 반도체 장치(5)가 얻어진다.
도 10에 나타내는 바와 같이, 제1 실시형태의 반도체 장치(5)에서는, 도 6의 리드프레임(1)으로부터 얻어지는 다이패드(10), 이너 리드(16) 및 아우터 리드(20)를 구비하고 있다. 다이패드(10) 상에는 반도체 소자(40)가 실장되고, 반도체 소자(40)의 접속 전극(40a)이 와이어(42)를 통해서 이너 리드(16)에 각각 접속되어 있다. 또한, 다이패드(10)의 양면, 반도체 소자(40), 와이어(42) 및 이너 리드(16)가 수지부(50)에 의해 봉지되어 있다.
제1 실시형태의 반도체 장치(5)에서는, 상술한 바와 같이, 다이패드(10)의 이면에 역경사 측면(Sx)을 구비한 제1 딤플(D1)이 설치되어 있다. 이 때문에, 앵커 효과가 커져서, 다이패드(10)의 이면의 수지부(50)의 밀착성이 향상되고, 높은 신뢰성이 얻어진다.
(제2 실시형태)
도 11∼도 14는 제2 실시형태의 리드프레임의 제조 방법을 나타낸 도면, 도 15는 제2 실시형태의 리드프레임을 나타낸 도면이다. 제2 실시형태가 제1 실시형태와 다른 점은, 다이패드의 이면에 형성하는 제1 딤플의 형상을 가로 배치 사다리꼴 기둥 형상 대신에 가로 배치 삼각 기둥 형상으로 하는 것이다.
제2 실시형태에서는, 제1 실시형태와 동일 요소 및 동일 공정에 대해서는, 동일 부호를 첨부하여 그 상세한 설명을 생략한다.
제2 실시형태의 리드프레임의 제조 방법으로는, 우선, 도 11에 나타내는 바와 같이, 누름 부재(32)와 제3 펀치(38)를 구비한 금형(30)을 준비한다. 도 11의 사시도에 나타내는 바와 같이, 금형(30)의 제3 펀치(38)의 형상은, 삼각 기둥을 가로 배치로 한 형상이다.
제3 펀치(38)에서는, 삼각 기둥의 2개의 측면이 하측을 향해서 2개의 경사 측면(38a)으로 되어 있다. 또한, 제3 펀치(38)에서는, 삼각 기둥의 높이 방향(H)의 양면이 기립 측면(38b)으로 되어 있다.
그리고, 제1 실시형태와 마찬가지로, 도 1(a)의 리드프레임 부재(1x)의 다이패드(10)의 이면을 상측으로 한 상태에서, 다이패드(10)를 금형(30)의 누름 부재(32) 상에 배치한다. 이어서, 다이패드(10)의 이면을 제3 펀치(38)로 하측으로 가압하여 제1 프레스 가공을 행한다.
이에 따라, 도 12(a)의 평면도에 나타내는 바와 같이, 다이패드(10)의 이면에 제3 펀치(38)의 형상에 대응하는 제1 딤플(D1x)이 형성된다. 제1 딤플(D1x)은 평면에서 보아 사각 형상으로 형성된다. 또한, 제1 딤플(D1x)은 삼각 기둥을 가로 배치로 한 형상의 오목부로서 형성된다.
도 12(b)는 도 12(a)의 F-F'에 따른 단면도이다. 도 12(b)를 부가하여 참조하면, 제1 딤플(D1x)은, 폭 방향의 대향하는 2변에 제3 펀치(38)의 기립 측면(38b)에 대응하는 기립 측면(VS)을 구비하여 형성된다.
도 12(c)는 도 12(a)의 G-G'에 따른 단면도이다. 도 12(c)를 부가하여 참조하면, 제1 딤플(D1x)은, 길이 방향의 대향하는 2변에 제3 펀치(38)의 경사 측면(38a)에 대응하는 제1 경사 측면(S1)을 구비하여 형성된다.
이와 같이 하여, 제1 딤플(D1x)은, 한쪽의 대향하는 2변에 깊이 방향으로 경사지는 제1 경사 측면(S1)을 구비하고, 다른쪽의 대향하는 2변에 깊이 방향으로 기립하는 기립 측면(VS)을 구비하여 형성된다.
제2 실시형태에 있어서도, 제1 딤플(D1x)의 형상으로서, 평면에서 보아 사각 형상 외에, 평면에서 보아 정방형이어도 된다.
이어서, 도 13에 나타내는 바와 같이, 제1 실시형태의 도 4의 공정과 마찬가지로, 금형(30)의 제2 펀치(36)에 의해, 다이패드(10)의 이면에 있어서 제1 딤플(D1x)의 기립 측면(VS)의 가로 영역의 다이패드(10)를 하측으로 가압하여 제2 프레스 가공을 행한다.
이에 따라, 도 14(a)의 평면도에 나타내는 바와 같이, 다이패드(10)의 이면에 있어서 제1 딤플(D1x)의 양측의 기립 측면(VS)(도 13)의 가로 영역에 제2 딤플(D2)이 각각 형성된다. 제2 딤플(D2)은, 제2 펀치(36)의 형상에 대응하여 사각뿔을 상하 반전시킨 형상의 오목부로서 형성된다.
도 14(b)는 도 14(a)의 H-H'에 따른 단면도이다. 도 14(b)를 부가하여 참조하면, 제1 실시형태의 도 5(b)와 마찬가지로, 제1 딤플(D1x)의 기립 측면(VS)(도 13)은, 제2 딤플(D2)의 제2 경사 측면(S2)이 형성될 때에, 제1 딤플(D1x)의 내측으로 밀려서 변형되어 역경사 측면(Sx)이 된다.
이와 같이 하여, 제1 실시형태와 마찬가지로, 제1 딤플(D1x)의 기립 측면(VS)의 가로 영역에, 제2 딤플(D2)의 제2 경사 측면(S2)이 배치되도록, 다이패드(10)의 이면에 제2 딤플(D2)을 형성한다. 이에 따라, 제1 딤플(D1x)의 기립 측면(VS)을 제1 경사 측면(S1)과 역방향으로 경사지는 역경사 측면(Sx)에 용이하게 변형시킬 수 있다.
이상으로, 제1 실시형태와 마찬가지로, 제1 딤플(D1x)의 폭 방향의 가로 영역에 제2 딤플(D2)을 형성하는 것에 의해, 제1 딤플(D1x)의 표면측의 폭(W1)이 심부측의 폭(W2)보다 좁아지도록 한다.
도 14(c)는 도 14(a)의 I-I'에 따른 단면도이다. 도 14(c)를 부가하여 참조하면, 제1 딤플(D1x)의 폭 방향의 양측에 제2 딤플(D2)이 형성되기 때문에, 제1 딤플(D1x)의 길이 방향의 제1 경사 측면(S1)은 변형하지 않고 그대로의 상태로 남겨진다.
이와 같이 하여, 제1 실시형태와 마찬가지로, 가로 배치 삼각 기둥 형상의 제1 딤플(D1x)의 폭 방향의 양측면의 일부에 역경사 측면(Sx)을 용이하게 형성할 수 있다.
제1 실시형태와 마찬가지로, 이상의 프레스 가공의 방법에 의거하여, 도 15에 나타내는 바와 같이, 다이패드(10)의 이면 전체에 다수의 제1 딤플(D1x)이 형성된다. 그 후에, 각 제1 딤플(D1x)의 가로 영역의 다이패드(10)에 제2 딤플(D2)이 형성되어서, 각 제1 딤플(D1x)에 역경사 측면(Sx)이 형성된다.
이에 따라, 도 15에 나타내는 바와 같이, 제2 실시형태의 리드프레임(2)이 얻어진다. 도 14(a) 및 도 15에 나타내는 바와 같이, 제2 실시형태의 리드프레임(2)에서는, 다이패드(10)의 이면에 사각 형상의 제1 딤플(D1x)이 형성되어 있다.
제1 딤플(D1x)은, 한쪽의 대향하는 2변에 깊이 방향으로 경사지는 제1 경사 측면(S1)을 구비하고, 다른쪽의 대향하는 2변에 제1 경사 측면(S1)과 역방향의 깊이 방향으로 경사지는 역경사 측면(Sx)을 구비하고 있다.
또한, 제1 딤플(D1)의 가로 영역의 다이패드(10)에 제2 딤플(D2)이 형성되어 있다. 제2 딤플(D2)은, 깊이 방향으로 경사진 제2 경사 측면(S2)을 구비하고, 그 제2 경사 측면(S2)이 제1 딤플(D1x)의 역경사 측면(Sx)과 대향하여 배치되어 있다. 그리고, 다이패드(10)의 표면이 반도체 소자 탑재면으로 되어 있다.
도 15의 리드프레임(2)은, 제1 실시형태의 도 6의 리드프레임(1)과 마찬가지로, 인접하는 제1 딤플(D1x)은, 그들의 길이 방향이 직교하도록 배치되어서 경사지는 방향이 90° 어긋나 있다.
제2 실시형태의 리드프레임(2)은 제1 실시형태와 마찬가지의 효과를 나타낸다.
도 16에는, 제2 실시형태의 변형예의 리드프레임(2a)이 나타나 있다. 도 16의 변형예의 리드프레임(2a)과 같이, 제1 실시형태의 도 7과 마찬가지로, 프레스 가공에 의한 뒤틀림의 발생이 문제되지 않을 경우에는, 제1 딤플(D1x)의 길이 방향을 동일 방향을 향해서 배치해도 된다.
제2 실시형태의 리드프레임(2, 2a)에 있어서도, 제1 실시형태의 도 8∼도 9의 공정을 수행하는 것에 의해, 마찬가지의 반도체 장치를 제조할 수 있다.
1x…리드프레임 부재, 1, 1a, 2, 2a…리드프레임, 5…반도체 장치, 8…외프레임, 9…내프레임, 10…다이패드, 12…서포트 바, 16…이너 리드, 18…댐 바, 20…아우터 리드, 30…금형, 32…누름 부재, 34…제1 펀치, 34a, 36a, 38a…경사 측면, 34b, 38b, VS…기립 측면, 36…제2 펀치, 38…제3 펀치, 40…반도체 소자, 40a…접속 전극, 42…와이어, 50…수지부, D1, D1x…제1 딤플, D2…제2 딤플, S1…제1 경사 측면, S2…제2 경사 측면, Sx…역경사 측면

Claims (10)

  1. 제1 프레스 가공에 의해, 다이패드의 이면에, 한쪽의 대향하는 2변에 깊이 방향으로 경사지는 제1 경사 측면을 구비하고, 다른쪽의 대향하는 2변에 깊이 방향으로 기립하는 기립 측면을 구비한 사각 형상의 제1 딤플을 형성하는 공정과,
    제2 프레스 가공에 의해, 상기 제1 딤플의 상기 기립 측면의 가로 영역에, 깊이 방향으로 경사지는 제2 경사 측면을 구비한 제2 딤플의 상기 제2 경사 측면이 배치되도록, 상기 다이패드의 이면에 상기 제2 딤플을 형성함으로써, 상기 제1 딤플의 상기 기립 측면을 상기 제1 경사 측면과 역방향으로 경사지는 역경사 측면으로 하는 공정을 가지고,
    상기 다이패드의 표면이 반도체 소자 탑재면인 것을 특징으로 하는 리드프레임의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 딤플의 형상은, 가로 배치 사다리꼴 기둥 형상 또는 가로 배치 삼각 기둥 형상이며,
    상기 제2 딤플의 형상은, 사각뿔을 상하 반전시킨 형상인 것을 특징으로 하는 리드프레임의 제조 방법.
  3. 제2항에 있어서,
    상기 다이패드에 형성되는 복수의 상기 제1 딤플에 있어서, 상기 제1 딤플의 배치 각도가 다르고, 인접하는 상기 제1 딤플은, 그들의 길이 방향의 방향이 직교하도록 배치되어 있고,
    상기 길이 방향은, 상기 한쪽의 대향하는 2변을 잇는 방향인 것을 특징으로 하는 리드프레임의 제조 방법.
  4. 제1항에 있어서,
    상기 역경사 측면은, 상기 기립 측면의 일부가 변형하여 형성되고, 상기 다른쪽의 대향하는 2변의 중앙부에 형성되는 것을 특징으로 하는 리드프레임의 제조 방법.
  5. 제1 프레스 가공에 의해, 다이패드의 이면에, 한쪽의 대향하는 2변에 깊이 방향으로 경사지는 제1 경사 측면을 구비하고, 다른쪽의 대향하는 2변에 깊이 방향으로 기립하는 기립 측면을 구비한 사각 형상의 제1 딤플을 형성하는 공정과,
    제2 프레스 가공에 의해, 상기 제1 딤플의 상기 기립 측면의 가로 영역에, 깊이 방향으로 경사지는 제2 경사 측면을 구비한 제2 딤플의 상기 제2 경사 측면이 배치되도록, 상기 다이패드의 이면에 상기 제2 딤플을 형성함으로써, 상기 제1 딤플의 상기 기립 측면을 상기 제1 경사 측면과 역방향으로 경사지는 역경사 측면으로 하는 공정
    을 갖는 방법으로 리드프레임을 얻는 공정과,
    상기 다이패드의 표면의 반도체 소자 탑재면에 반도체 소자를 실장하는 공정과,
    상기 반도체 소자와 상기 리드프레임의 리드를 와이어로 접속하는 공정과,
    상기 리드가 노출하도록, 상기 다이패드의 양면, 상기 반도체 소자 및 상기 와이어를 수지부로 봉지하는 공정과,
    상기 리드프레임의 프레임부로부터 상기 다이패드 및 상기 리드를 분리하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 다이패드와,
    상기 다이패드의 이면에 형성되며, 한쪽의 대향하는 2변에 깊이 방향으로 경사지는 제1 경사 측면을 구비하고, 다른쪽의 대향하는 2변에 상기 제1 경사 측면과 역방향의 깊이 방향으로 경사지는 역경사 측면을 구비한 사각 형상의 제1 딤플과,
    상기 제1 딤플의 가로 영역의 상기 다이패드의 이면에 형성되며, 깊이 방향으로 경사진 제2 경사 측면을 구비하고, 상기 제2 경사 측면이 상기 제1 딤플의 상기 역경사 측면과 대향하여 배치된 제2 딤플을 가지고,
    상기 다이패드의 표면이 반도체 소자 탑재면인 것을 특징으로 하는 리드프레임.
  7. 제6항에 있어서,
    상기 제1 딤플의 형상은, 가로 배치 사다리꼴 기둥 형상 또는 가로 배치 삼각 기둥 형상이며,
    상기 제2 딤플의 형상은, 사각뿔을 상하 반전시킨 형상인 것을 특징으로 하는 리드프레임.
  8. 제7항에 있어서,
    상기 다이패드에 형성된 복수의 상기 제1 딤플에 있어서, 상기 제1 딤플의 배치 각도가 다르고, 인접하는 상기 제1 딤플은, 그들의 길이 방향의 방향이 직교하도록 배치되어 있고,
    상기 길이 방향은, 상기 한쪽의 대향하는 2변을 잇는 방향인 것을 특징으로 하는 리드프레임.
  9. 제6항에 있어서,
    상기 제1 딤플의 상기 역경사 측면은 상기 다른쪽의 대향하는 2변의 일부에 배치되고, 상기 다른쪽의 대향하는 2변의 단부측에 기립 측면이 배치되어 있는 것을 특징으로 하는 리드프레임.
  10. 다이패드와,
    상기 다이패드의 이면에 형성되며, 한쪽의 대향하는 2변에 깊이 방향으로 경사지는 제1 경사 측면을 구비하고, 다른쪽의 대향하는 2변에, 상기 제1 경사 측면과 역방향의 깊이 방향으로 경사지는 역경사 측면을 구비한 사각 형상의 제1 딤플과,
    상기 제1 딤플의 가로 영역의 상기 다이패드의 이면에 형성되며, 깊이 방향으로 경사진 제2 경사 측면을 구비하고, 상기 제2 경사 측면이 상기 제1 딤플의 상기 역경사 측면과 대향하여 배치된 제2 딤플과,
    상기 다이패드의 표면의 반도체 소자 탑재면에 실장된 반도체 소자와,
    상기 다이패드의 외측에 나열되어 배치된 복수의 리드와,
    상기 반도체 소자와 상기 리드를 접속하는 와이어와,
    상기 리드가 노출하도록, 상기 다이패드의 양면, 상기 반도체 소자 및 상기 와이어를 봉지하는 수지부를 갖는 것을 특징으로 하는 반도체 장치.
KR1020130007821A 2012-01-31 2013-01-24 리드프레임 및 그 제조 방법과 반도체 장치 및 그 제조 방법 KR101957257B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-018461 2012-01-31
JP2012018461A JP5833459B2 (ja) 2012-01-31 2012-01-31 リードフレーム及びその製造方法と半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20130088773A true KR20130088773A (ko) 2013-08-08
KR101957257B1 KR101957257B1 (ko) 2019-03-13

Family

ID=48837510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130007821A KR101957257B1 (ko) 2012-01-31 2013-01-24 리드프레임 및 그 제조 방법과 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US8778739B2 (ko)
JP (1) JP5833459B2 (ko)
KR (1) KR101957257B1 (ko)
CN (1) CN103227115B (ko)
TW (1) TWI574366B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014006397B4 (de) * 2014-02-24 2022-11-17 Mitsubishi Electric Corporation Leistungshalbleitermodul und Leistungseinheit
JP6408431B2 (ja) * 2015-06-11 2018-10-17 Ｓｈプレシジョン株式会社 リードフレーム、リードフレームの製造方法、および半導体装置
JP2017208486A (ja) * 2016-05-19 2017-11-24 株式会社ミスズ工業 表面に凹凸を有する金属部材、ヒートスプレッダ、半導体パッケージ及びそれらの製造方法
TWI623076B (zh) * 2016-11-02 2018-05-01 復盛精密工業股份有限公司 導線架製作方法
US10998255B2 (en) * 2018-07-12 2021-05-04 Nxp Usa, Inc. Overmolded microelectronic packages containing knurled flanges and methods for the production thereof
TWI690045B (zh) * 2018-08-03 2020-04-01 欣興電子股份有限公司 構裝結構、其接合方法及用於其的線路板
CN113169074A (zh) * 2018-09-11 2021-07-23 Rjr技术公司 具有改善的部件之间连接的气腔封装
JP2021034705A (ja) * 2019-08-29 2021-03-01 Ｊｘ金属株式会社 金属板、金属樹脂複合体、半導体デバイス及び、金属板の製造方法
WO2024090029A1 (ja) * 2022-10-25 2024-05-02 富士電機株式会社 半導体モジュール、半導体装置、及び車両

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910577A (en) * 1987-08-10 1990-03-20 Kabushiki Kaisha Toshiba Lead frame
JPH07161896A (ja) 1993-12-02 1995-06-23 Hitachi Cable Ltd リードフレームとその製造方法
JPH07273270A (ja) 1994-04-01 1995-10-20 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法及びそれを用いた半導体装置
US20050051876A1 (en) * 2003-09-08 2005-03-10 United Test And Assembly Test Center, Ltd. Integrated circuit package with leadframe enhancement and method of manufacturing the same
KR20050089825A (ko) * 2002-12-13 2005-09-08 프리스케일 세미컨덕터, 인크. 오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들
JP2009260282A (ja) 2008-03-18 2009-11-05 Panasonic Corp パッケージ用リードフレーム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378558A (ja) * 1986-09-22 1988-04-08 Hitachi Ltd 電子装置
JP2552887Y2 (ja) * 1991-03-29 1997-10-29 サンケン電気株式会社 絶縁物被覆電子部品
JPH077122A (ja) * 1993-06-17 1995-01-10 Fujitsu Ltd Ｉｃパッケージ
JPH0864739A (ja) * 1994-08-24 1996-03-08 Hitachi Cable Ltd ディンプル加工を施したリードフレームの製造方法及びそのディンプル加工金型
JPH0864749A (ja) * 1994-08-25 1996-03-08 Hitachi Cable Ltd リードフレーム
US6294409B1 (en) * 2000-01-27 2001-09-25 Siliconware Precisionware Industries Co., Ltd. Method of forming a constricted-mouth dimple structure on a leadframe die pad
US7476602B2 (en) * 2005-01-31 2009-01-13 Texas Instruments Incorporated N2 based plasma treatment for enhanced sidewall smoothing and pore sealing porous low-k dielectric films
US7955954B2 (en) * 2008-04-14 2011-06-07 Infineon Technologies Ag Method of making semiconductor devices employing first and second carriers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910577A (en) * 1987-08-10 1990-03-20 Kabushiki Kaisha Toshiba Lead frame
JPH07161896A (ja) 1993-12-02 1995-06-23 Hitachi Cable Ltd リードフレームとその製造方法
JPH07273270A (ja) 1994-04-01 1995-10-20 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法及びそれを用いた半導体装置
KR20050089825A (ko) * 2002-12-13 2005-09-08 프리스케일 세미컨덕터, 인크. 오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들
US20050051876A1 (en) * 2003-09-08 2005-03-10 United Test And Assembly Test Center, Ltd. Integrated circuit package with leadframe enhancement and method of manufacturing the same
JP2009260282A (ja) 2008-03-18 2009-11-05 Panasonic Corp パッケージ用リードフレーム

Also Published As

Publication number Publication date
US8778739B2 (en) 2014-07-15
JP5833459B2 (ja) 2015-12-16
TWI574366B (zh) 2017-03-11
US20130193567A1 (en) 2013-08-01
CN103227115B (zh) 2017-04-12
TW201347123A (zh) 2013-11-16
CN103227115A (zh) 2013-07-31
KR101957257B1 (ko) 2019-03-13
JP2013157536A (ja) 2013-08-15

Similar Documents

Publication Publication Date Title
KR20130088773A (ko) 리드프레임 및 그 제조 방법과 반도체 장치 및 그 제조 방법
US11552007B2 (en) Modified leadframe design with adhesive overflow recesses
KR101953393B1 (ko) 반도체 장치
US11699667B2 (en) Leadframe with pad anchoring members and method of forming the same
JP5762078B2 (ja) リードフレーム
KR101486790B1 (ko) 강성보강부를 갖는 마이크로 리드프레임
JP7044142B2 (ja) リードフレームおよびその製造方法
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
US9589871B2 (en) Semiconductor package structure and method for manufacturing the same
JP2013157536A5 (ko)
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
JP2009260282A (ja) パッケージ用リードフレーム
JP4537774B2 (ja) リードフレームの製造方法
JP5453642B2 (ja) リードフレームの製造方法
JP2014116499A (ja) リードフレーム及びその製造方法
JP2015041684A (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
KR101579502B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JPH11307707A (ja) リードフレームの製造方法及び樹脂封止型半導体装置
JP2012146704A (ja) 半導体装置、リードフレーム、及び半導体装置の製造方法
JP2019110258A (ja) 半導体装置
JP5772306B2 (ja) モールドパッケージの製造方法
JP2016004887A (ja) リードフレーム、およびリードフレームの製造方法
KR20160093947A (ko) 반도체 패키지 제조용 리드프레임 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant