KR20050089825A - 오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들 - Google Patents

오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들 Download PDF

Info

Publication number
KR20050089825A
KR20050089825A KR1020057010796A KR20057010796A KR20050089825A KR 20050089825 A KR20050089825 A KR 20050089825A KR 1020057010796 A KR1020057010796 A KR 1020057010796A KR 20057010796 A KR20057010796 A KR 20057010796A KR 20050089825 A KR20050089825 A KR 20050089825A
Authority
KR
South Korea
Prior art keywords
mold
heat sink
channel
compound
locks
Prior art date
Application number
KR1020057010796A
Other languages
English (en)
Other versions
KR101017533B1 (ko
Inventor
알렉산더 제이. 엘리어트
엘. 엠. 마핼링엄
윌리엄 엠. 스트롬
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20050089825A publication Critical patent/KR20050089825A/ko
Application granted granted Critical
Publication of KR101017533B1 publication Critical patent/KR101017533B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

디라미네이션을 방지/완화시키기 위해 패키지된 반도체의 히트싱크(2) 상에 몰드 로크들(28, 30)이 형성되는 시스템이다. 몰드 로크들(4, 12)은 패키지된 반도체 다이에 대한 보호 커버를 형성하는 플라스틱 몰드 화합물(34)을 부착한다. 몰드 로크들(4, 12)은 히트싱크(2)와 리드프레임(24)의 플래그 부분 내에 이들이 위치하는 것을 허용하도록 소형화되어 반도체 다이는 히트싱크/리드 프레임(2, 24)의 플래그 부분 내에 형성된 몰드 로크들(4, 12) 상에 부착될 수 있다. 상기 몰드로크들(4, 12)의 소형화된 크기는 다이 부착 솔더(36)의 목적으로부터 멀어지지 않는다.

Description

오버몰드된 플라스틱 패키지를 위한 히트싱크 또는 플래그용 소형 몰드로크들{Miniature moldlocks for heatsink or flag for an overmolded plastic package}
본 발명은 반도체 패키징 분야에 관한 것으로, 특히 반도체 패키지 몰드 화합물을 히트싱크(heatsink)에 부착시키는 히트싱크에 형성된 몰드 로크들(mold locks)을 형성하는 것에 관한 것이다.
마이크로칩들은 유사하지 않은 다양한 재료들로 만들어진다. 실리콘, 갈륨 비화물, 게르마늄, 또는 일부 다른 반도체 재료로부터 형성된 반도체 다이는 히트싱크의 플래그 부분에 부착될 수 있다. 전형적으로 히트싱크는 구리의 외부에 형성된다. 반도체 다이는 화합물을 솔더링(soldering)하는 전형적인 다이 접합(die bond)으로 구리에 접합된다. 히트싱크는 금속으로 만들어진 리드 프레임(lead frame)에 부착된다. 리드 프레임은 마이크로칩에 대한 출력 전기 접촉들로서 작용하는 일련의 리드 접촉들을 포함한다. 반도체 다이를 리드 프레임으로 전기적으로 결합시키기 위해, 금속 배선들이 반도체 다이와 리드 접촉들 사이에서 연장한다. 반도체 다이, 배선들, 및 리드 접촉들을 보호하기 위해, 플라스틱 몰드 화합물이 반도체 패키지를 캡슐화한다.
정상 동작동안, 마이크로칩은 가열과 냉각의 사이클들을 통과할 것이다. 이러한 가열과 냉각 사이클들은 마이크로칩이 팽창하고 수축하도록 한다. 마이크로칩이 유사하지 않은 재료들로부터 만들어지기 때문에, 마이크로칩 내의 팽창 및 수축비들은 일정하지 않다. 마이크로칩을 형성하는 상이한 재료들은 상이한 비율들로 팽창 및 수축한다. 마이크로칩 내의 이러한 상이한 팽창 및 수축비들은 장치 고장을 야기할 수 있는 높은 내부 스트레스들에 이르게 할 수 있다. 먼저, 플라스틱 몰드 화합물이 충분히 상이한 비율로 확장하여 금속 히트싱크와 금속 리드 프레임으로부터 이것을 분리시킬 수 있다. 이러한 분리는 디라미네이션(delamination)이라 불린다. 플라스틱 몰드 화합물이 히트싱크 및 리드 프레임으로부터 디라미네이트할 때, 리드 접촉들을 반도체 다이에 결합시키는 금속 배선들 상에 심각한 스트레스들이 가해진다. 이러한 스트레스들은 리드 접촉들을 반도체 다이에 결합시키는 배선들 사이의 전기적 접촉들을 깨뜨리기에 충분히 높아질 수 있다. 디라미네이션은 또한 습기와 산화를 통해 마이크로칩의 고장을 야기할 수 있다. 이러한 방법으로 플라스틱 몰드 화합물이 디라미네이트되어 외부 세계로부터의 경로가 반도체 다이 및 배선들에 생성되면, 습기가 배선들 및 반도체 다이를 공격할 수 있을 것이다. 부식(corrosion)을 통해, 습기는 마이크로칩이 고장나도록 할 수 있다. 따라서 마이크로칩의 완전성을 보호하고 디라미네이션을 방지하기 위한 방법들을 개발하는 것이 매우 바람직하게 되었다.
도 1은 본 발명의 바람직한 실시예의 평면도.
도 2는 도 1의 2-2 섹션을 따른 본 발명의 바람직한 실시예의 단면도.
도 3은 도 1의 3-3 섹션을 따른 본 발명의 바람직한 실시예의 단면도.
도 4는 본 발명의 대안적 실시예의 평면도.
도 5는 도 4의 5-5 섹션을 따른 본 발명의 대안적 실시예의 단면도.
도 6은 도 4의 6-6 섹션을 따른 본 발명의 대안적 실시예의 단면도.
도 7은 도 1의 3-3 섹션을 따른 본 발명의 바람직한 실시예를 형성하는 기계적인 프로세스를 도시하는 도면.
도 8은 도 4의 6-6 섹션을 따른 본 발명의 대안적 실시예를 형성하는 기계적인 프로세스를 도시하는 도면.
도 9는 몰드 로크들이 몰드 화합물에 결합되는 히트싱크 상에 형성된 복수의 몰드 로크들을 도시하는 도면.
도 10은 반도체 다이를 히트싱크에 접합시키는데 사용된 솔더에 일부 몰드 로크들이 결합되는 히트싱크 상에 형성된 복수의 몰드 로크들을 도시하는 도면.
도 11은 몰드 로크가 몰드 화합물에 결합되는 패키지된 반도체의 단면도.
도 12는 반도체 다이를 히트싱크에 접합시키는 솔더에 몰드 로크가 결합되는 패키지된 반도체의 단면도.
화학적 접합은 플라스틱 몰드 화합물을 히트싱크에 부착시키는 한 방법이다. 플라스틱 몰드 화합물은 구리 히트싱크의 원래의 산화물층(native oxide layer)과 화학적으로 접합하는 구성을 갖는 에폭시 수지로 만들어진다. 이러한 화학적 접합이 플라스틱 몰드 화합물을 히트싱크에 부착시키는 동안, 연속하는 가열 및 냉각 사이클들이 플라스틱 몰드 화합물이 히트싱크로부터 분리되도록 이러한 화학적 접합들을 깨드릴 수 있다.
금속 히트싱크와 동일한 열적 팽창비(rate of thermal expansion)를 제공하도록 플라스틱 몰드 화합물의 화학적 구성을 변화시키는 것은 디라미네이션 문제를 해결하는 다른 방법이다. 금속 마이크로칩 구성요소들과 플라스틱 몰드 화합물의 팽창 및 수축비들의 차이를 최소화하는 것은 디라미네이션의 문제를 감소시킨다. 마이크로칩의 금속 구성요소들과 플라스틱 몰드 화합물이 동일한 열적 팽창 및 수축비들을 갖는다면, 플라스틱 몰드 화합물과 금속 히트싱크 사이의 화학적인 접합은 열적 변동들로 인한 기계적인 스트레스를 경험하지 않을 것이다. 이때, 이러한 특성들을 갖는 확실한 플라스틱 화합물은 당 분야에 알려지지 않고 있다.
디라미네이션의 문제를 해결하는 다른 방법은 기계적으로 인터-로크(inter-lock)하는 방법으로 히트싱크와 플라스틱 몰드 화합물을 로킹 및 접합하는 것이다. 플라스틱 몰드 화합물과 히트싱크를 인터로크하는 구조들은 일반적으로 몰드 로크들로 불린다. 당 분야에 현재 알려진 몰드 로크 설계들은 히트싱크의 다이 부착 영역의 외부에 그들의 배치를 요구하는 크기 및 설계를 갖는다. 당 분야에 현재 알려진 몰드 로크들은 일반적으로 히트싱크의 플래그 부분을 둘러싸는 트랜치형 해자 설계(trench-like moat design)로 형성된다. 히트싱크의 플래그 부분에서 현재 알려진 몰드 로크들의 배치는 다양한 문제점들을 발생시킨다. 알려진 해자형 몰드 로크들이 반도체 다이 아래에 위치될 때, 몰드 로크는 반도체 다이를 히트싱크에 접합시키는데 사용된 솔더(solder)에 대한 드레인(drain)으로 행동한다. 결과적으로, 알려진 몰드 로크들은 솔더를 멀리 드레인하는 것에 의해 반도체 다이와 히트싱크 사이의 접합을 열화시킨다. 부가적으로, 반도체 다이와 히트싱크 인터페이스로부터 솔더를 멀리 드레인시키는 것에 의해, 알려진 몰드 로크들은 그들이 반도체 다이 아래에 위치될 때 플라스틱 몰드 화합물과 히트싱크 사이의 화학적 접합을 열화시킨다. 상기한 바와 같이, 플라스틱 몰드 화합물은 구리 히트싱크의 산화물 층과 화학적 접합을 구성하는 구성을 갖는다. 이와 대조하여, 플라스틱 몰드 화합물은 반도체 다이를 부착시키는데 사용된 솔더 화합물과 화학적 접합을 형성하지 않는다. 반도체 다이와 히트싱크 인터페이스 하에서 존재하는 몰드 로크들이 솔더를 멀리 드레인시킬 때, 플라스틱 몰드 화합물과 히트싱크 인터페이스의 영역은 감소되고 플라스틱 몰드 화합물과 솔더 인터페이스의 영역은 증가된다. 화학적 접합이 솔더와 플라스틱 몰드 화합물 사이에서 형성되지 않기 때문에, 알려진 몰드 로크들이 반도체 다이 아래에 형성될 때 플라스틱 몰드 화합물과 히트싱크 사이의 전체적인 접합은 열화된다. 또한, 알려진 몰드 로크들은 접합 라인 두께에도 좋지 않은 영향을 미친다.
반도체 다이의 크기는 어떤 다이가 설계되는가에 대한 응용에 따라 변화한다. 현재, 반도체 산업은 각 개별적인 반도체 다이의 크기와 일치하는 크기 및 설계를 갖는 히트싱크들과 리드 프레임들을 제조한다. 반도체 다이의 각 크기와 일치하도록 주문자 히트싱크들 및 리드 프레임들을 설계하고 제조하는 것은 값비싼 프로세스이다. 반도체 산업은 마이크로칩들의 제조 가격을 감소시키기 위한 방법들에 대해 끊임없이 연구한다. 가격을 감소시키는 한 방법은 다양한 반도체 다이 크기들에 호환가능한 "원 사이즈 핏 올(one size fits all)" 히트싱크 및 리드 프레임 구조를 설계하는 것이다. 이러한 "원 사이즈 핏 올" 히트싱크 및 리드 프레임 구조의 설계에서, 가격 및 설계 시간을 감소시키기 위해 크고 작은 반도체 다이 크기들 모두와 관련하여 사용될 때 마이크로칩 패키지의 완전성을 보호하는 몰드 로크 구조를 개발하는 것이 매우 바람직하다.
"원 사이즈 핏 올" 히트싱크 구조의 설계는 몰드 로크 설계 및 마이크로칩 완전성에 대한 다양한 도전들을 제공한다. 이러한 설계의 도전들을 검토하기 위해, 동일한 히트싱크 구조를 갖는 큰 반도체 다이와 작은 반도체 다이의 통합이 시험된다. 히트싱크를 갖는 큰 반도체 다이가 통합될 때, 플라스틱 몰드 화합물에는 다이 부착 영역 외부의 히트싱크 밖의 에지 상에 형성된 몰드 로크들과 플래그 영역에 놓인 반도체 다이 자체가 보일 것이다. 그러나, 작은 반도체 다이가 동일한 히트싱크 상에 위치될 때, 다이 부착 영역의 커다란 노출 영역이 플라스틱 몰드 화합물로 노출된다. 플래그의 이러한 커다란 영역은 상기한 당 분야에 알려진 어려움들로 인해 플라스틱 몰드 화합물을 보호하는 몰드 로크들을 갖지 않는다. 따라서, 작은 반도체 다이와 "원 사이즈 핏 올" 히트싱크를 갖는 반도체 패키지는 이제 디라미네이션에 대한 위험에 있게 된다. 그러므로 당 분야에 알려진 문제들을 해결하는 히트싱크의 플래그 영역에서 사용할 수 있는 몰드 로크 구조를 개발하는 것이 매우 바람직하다. 이러한 방법에서, 마이크로칩의 패키지 완전성을 보호하는 "원 사이즈 핏 올" 히트싱크 구조를 개발하는 것이 가능하다.
참조 문자들에 따라 도면들을 참조하면, 도 1은 본 발명의 바람직한 실시예의 평면도를 도시한다. 히트싱크(2)의 상부 표면은 거기에 형성된 몰드 로크(4)를 갖는 것으로 도시된다. 몰드 로크(4)는 제 1 채널(6)과 제 2 채널(8)을 포함한다. 제 1 채널(6)과 제 2 채널(8) 모두 종래의 금속 스탬핑 프로세스들을 통해 히트싱크(2)에 형성된다. 대안적으로, 에칭 프로세스가 채널들(6 및 8)을 형성할 수 있다. 제 1 채널(6) 및 제 2 채널(8)은 함께 히트싱크(2)의 상부 표면 상에 위치한 플라스틱 몰드 화합물에 히트싱크(2)를 기계적으로 로크하도록 동작한다. 도브테일 프로파일들(dovetail profiles; 10)은 제 2 채널(8)의 생성에 의해 형성된다. 도브테일 프로파일들(10)은 도브테일로 불리는 목재 가구 제조에서 사용되는 이음새들(joints)과의 그들의 시각적인 유사성으로 인해 그들의 이름을 얻게 되었다. 도 1에서, 도브테일 프로파일들(10)은 제 1 채널(6)의 각 측면으로부터 확장하는 도브테일 프로파일(10)이 있다는 점에서 전체적인 도브테일 프로파일이다.
도 2는 도 1의 2-2 섹션을 따른 본 발명의 바람직한 실시예의 단면도를 도시한다. 히트싱크(2)는 여기에 형성된 제 1 채널(6)을 갖는 것으로 도시된다. 도브테일 프로파일들(10)은 제 1 채널(6)의 다른 측면으로부터 확장한다. 도브테일 프로파일들(10)은 제 2 채널(8)의 제조로부터 형성된다. 제 1 채널(6), 제 2 채널(8), 및 도브테일 프로파일들(10)은 모두 함께 몰드 로크(4)를 형성한다.
도 3은 도 1의 3-3 섹션을 따른 본 발명의 바람직한 실시예의 단면도를 도시한다. 도브테일 프로파일들(10)은 제 1 채널(6)의 벽들로부터 돌출된(protruding) 것으로 도시된다. 제 1 및 제 2 채널들(6 및 8) 모두는 제 1 채널(6)이 먼저 스탬프되고 제 2 채널들(8)이 스탬프되며, 도브테일들(10)이 형성되는 종래의 금속 스탬핑 프로세스로부터 형성된다. 도브테일 프로파일들(10)은 히트싱크(2) 상의 보호 커버를 형성하는 플라스틱 몰드 화합물을 갖는 기계적인 로크를 형성하는 구조이다. 몰드 로크(4)는 매우 작은 크기를 갖는다. 예로써, 한 실시예는 0.003 인치, 즉 0.0000762 미터의 깊이인 제 2 채널(8)을 갖는다. 제 1 채널(6)의 예시적인 깊이는 0.006 인치, 즉 0.0001524 미터이다. 원하는 응용에 따라 제 2 채널(8) 및 제 1 채널(6)에 대한 다른 깊이들 및 프로파일들이 사용될 수 있다.
도 4는 본 발명의 대안적 실시예의 평면도이다. 히트싱크(2)의 상부 표면은 반-도브테일 프로파일들(half-dovetail profiles)의 몰드 로크(12)를 갖는 것으로 도시된다. 반-도브테일 프로파일들의 몰드 로크(12)는 제 1 채널(6)과 반-도브테일 프로파일(14)을 포함한다. 반 도브테일 프로파일(14)은 함몰(depression; 16) 형성으로부터 생성된다. 도 5는 도 4의 5-5 섹션을 따른 본 발명의 대안적 실시예의 단면도를 도시한다. 도 6은 도 4의 6-6 섹션을 따른 본 발명의 대안적 실시예의 단면도를 도시한다. 도 5 및 도 6을 참조하면, 제 1 채널(6)이 히트싱크(2)에 형성된다. 반 도브테일 프로파일(14)이 제 1 채널(6)로 확장한다. 반 도브테일 프로파일(14)은 히트싱크(2) 상의 보호 커버를 형성하는 플라스틱 몰드 화합물을 갖는 기계적인 로크를 형성하는 구조이다. 반 도브테일 프로파일(14)은 함몰(16) 형성에 의해 생성된다. 몰드 로크(12)는 예로써, 0.006 인치, 즉 0.0001524 미터의 제 1 채널(6)의 깊이를 포함하는 매우 작은 크기들을 갖는다. 제 1 채널(6)에 대한 다른 깊이들이 응용에 따라 사용될 수 있다. 몰드 로크(12)의 이러한 작은 기하학적 배열(geometry)은 플라스틱 몰드 화합물과 히트싱크(2) 사이의 디라미네이션을 감소시키는 원하는 효과를 얻으며 반도체 다이를 히트싱크(2)에 부착시키는 것과 연관된 어떤 문제들을 회피한다.
도 7은 도 1의 3-3 섹션을 따른 본 발명의 바람직한 실시예를 형성하는 기계적인 프로세스를 도시한다. 도 7은 몰드 로크(4)를 형성하는 두 단계의 제조 프로세스를 도시한다. 도 7의 단계(1)에서, 히트싱크(2)는 제 1 펀치(punch; 18) 하에 종래의 스탬핑 기계에 위치된다. 제 1 펀치(18)는 점선으로 도시된 바와 같은 제 1 채널(6)을 형성하도록 히트싱크(2)로 힘을 준다. 도 7의 단계(2)에서, 히트싱크(2)는 제 1 펀치(18)보다 폭이 넓은 제 2 펀치(20) 하에 위치된다. 제 2 펀치(20)는 점선에 의해 도시된 바와 같은 제 2 채널들(8)을 형성한다. 도 7의 단계(2)에서, 제 1 채널(6)이 형성된다. 도 7의 단계(3)에서, 제 1 채널(6)과 제 2 채널(8)이 모두 형성된다. 도브테일 프로파일들(10)이 도 7의 단계(2)에 도시된 제 2 채널(8)의 제조로부터 형성된다. 도브테일 프로파일들(10)은 도 7의 단계(2)에서 점선 내에 도시된 히트싱크(2) 재료의 이동으로부터 형성된다. 제 2 채널(8)을 히트싱크(2)로 펀칭하는 것을 통해, 히트싱크(2) 재료가 도브테일 프로파일들(10)을 형성하도록 제 1 채널(6)로 옮겨진다.
도 8은 도 4의 6-6 섹션을 따른 본 발명의 대안적 실시예를 형성하는 기계적인 프로세스를 도시한다. 도 8은 몰드 로크(12)를 형성하는 두 단계의 제조 프로세스를 도시한다. 도 8의 단계(1)에서, 히트싱크(2)는 제 1 펀치(18) 하에 종래의 스탬핑 기계에 위치된다. 제 1 펀치(18)는 점선으로 도시된 바와 같은 제 1 채널(6)을 형성하도록 히트싱크(2)에 힘을 준다. 도 8의 단계(2)에서, 히트싱크(2)는 함몰(16)을 형성하는 제 2 펀치(22) 하에 위치된다. 펀치(22)로 함몰(16)을 형성하는 것은 도 8의 단계(3)에 도시된 바와 같이 반 도브테일 프로파일(14)을 형성하도록 히트싱크(2) 재료를 제 1 채널(6)로 옮긴다.
도 9는 몰드 로크들이 몰드 화합물에 결합되는 히트싱크 상에 형성된 복수의 몰드 로크들을 도시한다. 금속으로 형성된 리드 프레임(24)이 도시된다. 리드 프레임(24)은 두개의 우선 기능을 수행한다. 리드 프레임(24)은 반도체 다이(26)를 외부 세계와 전기적으로 결합시키는 전기 접촉들을 포함한다. 부가적으로, 리드 프레임(24)은 히트싱크(2), 리드 프레임(24), 및 반도체 다이(26)를 포함하는 마이크로칩의 제조를 용이하게 하는 구조를 제공한다. 리드 프레임(24)은 금속 평판 시트 상에서 수행되는 일련의 연속적인 금속 스탬핑 프로세스로부터 형성된다. 일부 리드 프레임들(24)은 충분한 두께로 만들어져 리드 프레임(24)이 또한 히트싱크(2)를 형성한다. 대안적으로, 얇은 리드 프레임들(24)에 대해, 구리 히트싱크(2)가 리드 프레임(24)에 부착될 수 있다. 히트싱크(2)는 거기에 형성된 복수의 몰드 로크들(4)을 갖는 것으로 도시된다. 대안적으로, 반-도브테일 프로파일들의 몰드 로크들(12)은 히트싱크(2)에 형성될 수 있다. 몰드 로크들(4)은 3개의 열들(28 및 30)을 형성하도록 위치된다. 열들(28)은 히트싱크(2)의 외부 영역에 놓인다. 열(30)은 히트싱크(2)의 내부 영역에 놓인다. 이는 다이가 부착될 수 있는 히트싱크의 영역이므로, 이러한 히트싱크(2)의 내부 영역은 공통적으로 플래그로 불린다. 열(30) 다음으로 도시된 것은 반도체 다이(26)이다. 다이(26)는 히트싱크(2)의 이러한 크기에 대한 작은 다이이다. 몰드 로크들(4)의 열들(28)은 히트싱크(2)의 외부 영역을 히트싱크(2)의 상부 상에 몰드된 플라스틱 몰드 화합물로 로크한다. 열(30)은 플라스틱 몰드 화합물을 히트싱크(2)의 내부 영역의 히트싱크(2)로 로크하는 기능을 수행한다. 이러한 도면에서, 반도체 다이(26)는 어떤 몰드 로크들(4)을 커버하지 않는다. 결과적으로, 모든 몰드 로크들(4)은 보호 패키지를 형성하는 플라스틱 몰드 화합물과 결합한다.
도 9를 다시 참조하면, 열들(28 및 30)의 각 몰드 로크(4)가 다른 몰드 로크들(4)로부터 거리를 두고 개별적으로 형성된다. 결과적으로, 각 몰드 로크(4) 사이에 놓인 히트싱크(2) 재료의 영역이 존재한다.
도 10은 반도체 다이를 히트싱크에 접합시키는데 사용된 솔더에 일부 몰드 로크들이 결합되는 히트싱크 상에 형성된 복수의 몰드 로크들을 도시한다. 다시, 히트싱크(2)가 리드 프레임(24)으로 부착되는 것으로 도시된다. 히트싱크(2)는 거기에 형성된 복수의 몰드 로크들(4)을 갖는 것으로 도시된다. 대안적으로, 반-도브테일 프로파일들의 몰드 로크들(12)이 히트싱크(2)에 형성될 수 있다. 몰드 로크들(4)은 3개의 열들(28 및 30)을 형성하도록 위치된다. 열들(28)은 히트싱크(2)의 외부 영역에 놓인다. 열(30)은 히트싱크(2)의 내부 영역에 놓인다. 다시, 히트싱크(2)의 이러한 내부 영역은 공통적으로 플래그로 불린다.
도 10에서, 커다란 반도체 다이(32)가 히트싱크(2)에 부착된다. 커다란 반도체 다이(32)로 히트싱크(2)의 보다 큰 영역이 다이(32)에 의해 커버된다. 도 10에 도시된 바와 같이, 다이(32)는 몰드 로크들(4)의 열(30)을 커버한다. 결과적으로, 열(30)의 몰드 로크들(4)은 플라스틱 몰드 화합물과 결합하지 않는다. 대신, 열(30)의 몰드 로크들(4)은 다이(32)를 히트싱크(2)에 고정(secure)시키는데 사용되는 솔더링 화합물과 결합한다. 도 9 및 도 10 모두에서, 반도체 다이들(26 및 32)은 솔더링 화합물로 히트싱크(2)에 고정된다.
몰드 로크들(4)을 개별적으로 서로 일정 거리에 형성하는 것을 통해, 몰드 로크들(4)은 히트싱크(2)의 표면 위로 솔더를 드레인하는 다이(32) 아래에 채널을 형성하지 않는다. 또한, 몰드 로크들(4)의 작은 크기 및 단면 때문에, 반도체 다이(32), 히트싱크(2), 및 둘을 연결하는 솔더 사이의 접합의 열화없이 반도체 다이(32)를 부착하는 것이 가능하다.
개별적인 몰드 로크들(4)을 열들로 형성하는 것은 몰드 로크들(4)이 플라스틱 몰드 화합물을 히트싱크(2)에 부착시키는 기능을 수행하도록 할 수 있다. 그들의 작은 크기에도 불구하고, 많은 경우에 몰드 로크들(4)을 사용하는 것은 플라스틱 몰드 화합물과 히트싱크(2) 사이에 원하는 물리적 로크를 제공한다.
이러한 소형화 몰드 로크들(4 또는 12)의 사용을 통해, 다이(32)와 히트싱크(2) 사이의 접합에 해로운 영향을 끼치지 않고 몰드 로크들(4 또는 12)을 히트싱크(2) 상의 어떤 위치에 위치시키는 것이 가능하다. 결과적으로, 전체적인 패키지 완전성을 보전하고 디라미네이션을 방지하면서 작은 다이(26) 또는 커다란 다이(32)에서 사용될 수 있는 일반적인 "원 사이즈 핏 올" 히트싱크(2) 및 리드 프레임(24)을 제조하는 것이 가능하다. 복수의 몰드 로크들(4 또는 12)이 히트싱크(2)의 표면 상에 형성된다. 몰드 로크들(4)이 열들(28 및 30)에 형성되는 것으로 도시되며, 이러한 열 구성은 단지 예시적이다. 그리드 패턴(grid pattern) 또는 체커 패턴(checker pattern)과 같은 몰드 로크들의 다른 구성들이 가능하다.
다이(26)와 같은 작은 반도체 다이가 사용될 때, 많은 수의, 그렇지 않으면 모든 몰드 로크들(4)이 플라스틱 몰드 화합물을 히트싱크(2)에 부착시키도록 노출된다. 이러한 방법으로, 몰드 로크들(4)은 디라미네이션을 방지하도록 기능한다. 32와 같은 보다 큰 반도체 다이가 사용될 때, 다이는 많은 몰드 로크들(4)을 커버할 것이다. 그러나, 몰드 로크들(4)이 이러한 작은 기하학적 배열을 갖고 개별적으로 생성된다는 사실 때문에, 다이(32)의 히트싱크(2)로의 부착 또는 플라스틱 몰드 화합물의 히트싱크(2)로의 부착의 열화없이 몰드 로크들(4) 상에 솔더로 커다란 다이(32)를 확실하게 부착시키는 것이 가능하다. 결과적으로, 전체적인 패키지를 디라미네이션 문제들로 노출시키지 않고 반도체 다이들의 다양한 크기들에서 사용할 수 있는 일반적인 "원 사이즈 핏 올" 히트싱크 및 리드 프레임을 설계하고 제조하는 것이 가능하다.
도 11은 몰드 로크가 몰드 화합물에 결합되는 패키지된 반도체의 단면도를 도시한다. 도 11의 단면도는 도 9의 열들(28 및 30)과 도 10의 열(28)에 대응한다. 도 11을 다시 참조하면, 단면도는 거기에 형성된 몰드 로크(4)를 갖는 히트싱크(2)를 도시한다. 몰드 로크(4)는 제 1 채널(6)과 제 2 채널(8)을 포함한다. 제 2 채널(8)의 형성을 통해, 도브테일 프로파일들(10)이 제 1 채널(8)로 돌출되어 생성된다. 플라스틱 몰드 화합물(34)은 히트싱크(2)의 상부 표면 상에 형성된다. 플라스틱 몰드 화합물(34)은 히트싱크(2)의 산화된 구리 표면과 화학적으로 접합하는 구성을 갖는 열경화성 플라스틱(thermoset plastic)으로 만들어진다. 플라스틱 몰드 화합물(24)은 전체적인 패키지된 반도체에 대해 보호 커버를 형성한다.
도 11은 또한 반도체 다이(26/32)의 단면도를 도시한다. 다이(26/32)는 솔더(36)로 히트싱크(2)에 부착된다. 종래의 다이 부착 솔더는 일반적으로 솔더(36)를 위해 사용된다. 배선들(38)은 전체적인 반도체 패키지 동작을 생성하도록 다이(26/32)로부터 리드 프레임(24)으로 다이(26/32)를 전기적으로 결합시키도록 확장한다. 플라스틱 몰드 화합물(34)은 위험으로부터 배선들(38)을 보호하고 다이를 보호하도록 기능한다.
정상 동작 동안, 히트싱크(2), 다이(26/32), 및 몰드 로크(4)를 포함하는 마이크로칩은 가열과 냉각의 사이클들을 통과하게 될 것이다. 이러한 가열과 냉각 사이클들은 마이크로칩이 팽창하고 수축하도록 한다. 따라서, 이러한 가열 및 냉각 사이클들은 플라스틱 몰드 화합물(34), 히트싱크(2), 반도체 다이(26/32), 리드 프레임(24), 및 솔더(36)가 팽창하고 수축하도록 한다. 마이크로칩이 유사하지 않은 재료들로 만들어지기 때문에, 확장 및 수축비들은 마이크로칩에 대해 균일하지 않다. 마이크로칩을 형성하는 상이한 재료들이 상이한 비율들로 팽창하고 수축한다. 마이크로칩을 형성하는 이러한 플라스틱 몰드 화합물(34), 히트싱크(2), 반도체 다이(26/32), 리드 프레임(24), 및 솔더(36)의 팽창 및 수축의 상이한 비율들은 디바이스 파손을 야기할 수 있는 높은 내부적 스트레스들을 유발할 수 있다. 우선적으로, 플라스틱 몰드 화합물(4)이 충분히 상이한 비율로 팽창하여 금속 히트싱크(2)와 금속 리드 프레임(24)으로부터 분리될 수 있다. 이러한 분리를 디라미네이션이라 부른다. 플라스틱 몰드 화합물(34)이 히트싱크(2) 및 리드 프레임(24)으로부터 디라미네이트되면, 상당한 스트레스들이 리드 프레임(24)을 반도체 다이(26/32)와 결합시키는 금속 배선들(38) 상에 위치된다. 이러한 스트레스들은 충분히 높아져 리드 프레임(24)을 반도체 다이(26/32)에 결합시키는 배선들(38) 사이의 전기적 접촉을 끊어버릴 수 있다. 디라미네이션은 마이크로칩의 파손을 가져올 수 있다. 따라서, 마이크로칩의 완전성을 보호하고 디라미네이션을 방지하는 방법들을 개발하는 것이 매우 바람직하다.
디라미네이션에 의해 생성된 다른 문제는 배선들(38)과 반도체 다이(26/32)가 습기에 노출되는 것이다. 습기는 디바이스 고장을 일으키는 반도체 다이(26/32)의 부식을 야기할 수 있다. 마이크로칩의 디라미네이션이 외부 세계로부터 반도체 다이(26/32)가 놓여있는 마이크로칩의 내부로의 경로에서 개방된다면, 습기는 반도체 다이(26/32)를 훼손시킬 수 있을 것이다.
몰드 로크(4)는 플라스틱 몰드 화합물(34)을 히트싱크(2)에 부착하고 디라미네이션을 방지/완화하도록 기능한다. 다시 도 11을 참조하면, 플라스틱 몰드 화합물(34)은 처음 히트싱크(2)와 접촉할 때 액체 상태에 있다. 액체화된 플라스틱 몰드 화합물(34)은 제 1 채널(6)에서 도브테일 프로파일들(10)에 의해 형성된 틈들(crevaces)로 흐른다. 플라스틱 몰드 화합물(34)은 고체 상태로 경화되고 따라서 몰드 로크(4)에 의해 적당한 곳에 부착된다. 도 11에서 볼 수 있는 바와 같이, 플라스틱 몰드 화합물(34)은 도브테일 프로파일들(10)에 의해 위치에 기계적으로 고정된다. 결과적으로, 몰드 로크(4)는 플라스틱 몰드 화합물(34)을 히트싱크(2)에 부착시킨다. 따라서, 몰드 로크(4)는 마이크로칩이 가열 및 냉각의 연속적인 사이클들을 통과함에 따라 히트싱크(2)로부터의 디라미네이팅으로부터 플라스틱 몰드 화합물(34)을 보호하도록 기능한다. 디라미네이션 방지를 통해, 몰드 로크(4)는 배선들(38) 상의 내부적 스트레스의 레벨을 감소시킨다. 배선들(38) 상의 스트레스의 레벨 감소는 배선들(38)이 다이(26/32) 또는 리드 프레임(24)으로부터 파손될 기회를 감소시킨다. 따라서, 마이크로칩이 손상될 기회도 감소한다. 결과적으로, 몰드 로크들(4 또는 12)은 마이크로칩의 신뢰성을 증가시킨다.
도 12는 반도체 다이(26/32)를 히트싱크(2)에 부착시키는 솔더층(36)에 몰드 로크(4)가 결합되는 패키지된 반도체의 단면도를 도시한다. 도 12의 단면도는 도 10의 몰드 로크들(4)의 열(30)에 대응한다. 반도체 다이(32)는 솔더(36)의 층으로 히트싱크(2) 상에 얹어진다(mount). 종래의 다이 부착 솔더로 만들어진 솔더(36)는 녹은 상태에 있을 때, 몰드 로크(4)로 흐른다. 몰드 로크(4)의 매우 작은 기하학적 배열은 히트싱크(2), 솔더(36), 및 다이(32) 사이의 접합의 완전성에 대한 그의 영향을 최소화시킨다. 부가적으로, 몰드 로크(4)의 작은 기하학적 배열은 몰드 로크(4)가 솔더(36)의 접합 라인 두께 상에 최소의 영향을 갖도록 한다. 결과적으로, 큰 다이(32)에 의해 점유되고 작은 다이(26)에 의해 점유되지 않는 히트싱크(2) 상의 영역에 몰드 로크들(4)을 제조하는 것이 가능하다. 따라서, 몰드 로크들(4)은 상이한 다이(26/32) 크기들로 사용가능한 하나의 히트싱크(2) 및 리드 프레임(24) 구조의 제조를 가능하게 한다.
몰드 로크들(4 및 12)의 작은 크기들은 부가적인 이득들을 갖는다. 몰드 로크(4) 특징을 생성하는 것은 재료 바디로의 스탬핑으로 인해 재료를 뒤엎는다(upset). 다른 방법으로 이야기하면, 몰드 로크들(4)을 형성하는 스탬핑 프로세스는 단지 재료를 히트싱크(2)의 다른 부분으로 이동시킨다. 밀링 또는 드릴링과 같은 제조 프로세스들과 달리, 스탬핑 프로세스에서 히트싱크(2)로부터 제거되는 재료는 없다. 몰드 로크들(4)이 커다란 기학학적 배열을 가지면, 스탬핑 프로세스는 대량의 재료를 이동시킨다. 따라서, 히트싱크(2) 상의 몇몇 커다란 몰드 로크 특징들이 히트싱크(2)의 표면을 고르지 않고 평평하지 않게 만든다. 반도체 다이(26/32)를 고르지 않고 평평하지 않은 히트싱크에 확실하게 부착시키는 것은 가능하지 않다. 반도체 다이(26/32)를 히트싱크(2)에 접합시키는 것을 용이하게 하기 위해, 히트싱크(2)를 평평하게 하고 스탬핑 프로세스에 의해 생성된 고르지 않고 평평하지 않은 면을 제거하도록 코이닝 프로세스(coining process)가 수행된다. 바람직한 몰드 로크(4)는 0.006 인치, 즉 0.0001524 미터의 전체적인 깊이를 갖는다. 이러한 매우 작은 기하학적 배열은 매우 작은 히트싱크(2) 재료가 스탬핑 프로세스에서 옮겨진다는 것을 의미한다. 결과적으로, 스탬핑 프로세스 이후에 히트싱크(2)를 평평하게 하기 위해 최소한의 코이닝 프로세스가 요구된다. 따라서, 히트싱크(2)의 플래그 영역 내의 어디에나 몰드 로크들(4)을 위치시키는 것이 가능하다.
본 발명은 그의 특별한 실시예를 참조하여 도시되고 설명되었지만, 형태와 상세한 부분에서의 다양한 변화들이 본 발명의 정신과 범위로부터 벗어남이 없이 만들어질 수 있다는 것이 당업자에게 이해될 것이다.

Claims (22)

  1. 디라미네이션(delamination)을 방지하기 위한 마이크로칩 구조에 있어서:
    몰드 로크(mold lock)로서,
    제 1 채널과,
    상기 제 1 채널 상에 형성된 제 2 채널과,
    상기 제 1 채널의 벽으로부터 상기 제 1 채널로 돌출한 도브테일 프로파일(dovetail profile)을 갖는, 상기 몰드 로크와;
    상기 마이크로칩 구조의 히트싱크(heatsink)의 외부 에지를 따라 형성된 일렬의 상기 몰드 로크들과;
    상기 히트싱크의 플래그 영역 내에 형성된 상기 몰드 로크들의 패턴을 포함하는, 마이크로칩 구조.
  2. 제 1 항에 있어서, 상기 패턴은 열(raw)인, 마이크로칩 구조.
  3. 제 1 항에 있어서, 상기 제 1 채널은 0.012 인치보다 작은 깊이를 갖는, 마이크로칩 구조.
  4. 제 1 항에 있어서, 상기 제 2 채널은 0.008 인치보다 작은 깊이를 갖는, 마이크로칩 구조.
  5. 제 1 항에 있어서, 상기 히트싱크의 플래그 영역 내에 형성된 상기 몰드 로크들은 플라스틱 몰드 화합물과 결합되는, 마이크로칩 구조.
  6. 제 1 항에 있어서, 상기 히트싱크의 플래그 영역 내에 형성된 상기 몰드 로크들은 솔더링 화합물(soldering comopund)과 결합되는, 마이크로칩 구조.
  7. 패키지된 반도체에 있어서:
    제 1 채널과 상기 제 1 채널의 벽으로부터 상기 제 1 채널로 돌출된 도브테일 프로파일을 갖는 몰드 로크와;
    히트싱크의 외부 에지를 따라 형성된 일렬의 상기 몰드 로크들과 상기 히트싱크의 내부 영역 내에 형성된 상기 몰드 로크들의 패턴을 갖는 히트싱크와;
    상기 히트싱크의 상기 외부 에지를 따라 형성된 상기 몰드 로크들에 결합된 플라스틱 몰드 화합물을 포함하는, 패키지된 반도체.
  8. 제 7 항에 있어서, 상기 제 1 채널 상에 형성된 제 2 채널을 더 포함하는, 패키지된 반도체.
  9. 제 8 항에 있어서, 상기 제 1 채널은 0.012 인치보다 작은 깊이를 갖는, 패키지된 반도체.
  10. 제 9 항에 있어서, 상기 제 2 채널은 0.008 인치보다 작은 깊이를 갖는, 패키지된 반도체.
  11. 제 7 항에 있어서, 솔더링 화합물은 상기 몰드 로크들의 패턴과 결합하는, 패키지된 반도체.
  12. 제 7 항에 있어서, 상기 플라스틱 몰드 화합물은 상기 몰드 로크들의 패턴과 결합하는, 패키지된 반도체.
  13. 디라미네이션을 방지하기 위한 마이크로칩 구조에 있어서:
    화합물을 히트싱크에 부착시키기 위해 상기 히트싱크에 형성된 몰드 로크 수단으로서,
    상기 화합물을 수신하기 위한 제 1 채널 수단과,
    상기 화합물을 상기 몰드 로크 수단에 부착시키기 위한 도브테일 프로파일 수단을 포함하는, 상기 몰드 로크 수단과;
    상기 히트싱크의 외부 에지를 따라 형성된 일렬의 상기 몰드 로크 수단과;
    상기 히트싱크의 상기 플래그 영역 내에 형성된 상기 몰드 로크 수단의 패턴을 포함하는, 마이크로칩 구조.
  14. 제 13 항에 있어서, 상기 패턴은 열인, 마이크로칩 구조.
  15. 제 13 항에 있어서, 상기 제 1 채널 수단은 0.012 인치보다 작은 깊이를 갖는, 마이크로칩 구조.
  16. 제 13 항에 있어서, 화합물은 플라스틱인, 마이크로칩 구조.
  17. 제 13 항에 있어서, 상기 화합물은 솔더인, 마이크로칩 구조.
  18. 제 13 항에 있어서, 상기 몰드 로크 수단은 상기 도브테일 프로파일 수단을 형성하도록 상기 제 1 채널 수단 상에 형성된 제 2 채널 수단을 더 포함하는, 마이크로칩 구조.
  19. 제 18 항에 있어서, 상기 제 2 채널 수단은 0.008 인치보다 작은 깊이를 갖는, 마이크로칩 구조.
  20. 플라스틱 몰드 화합물을 히트싱크에 부착시키는 프로세스에 있어서:
    상기 히트싱크의 외부 에지를 따라 일렬의 제 1 채널들을 스탬프하는 단계와;
    상기 히트싱크의 플래그 영역 내에 제 1 채널들의 패턴을 스탬프하는 단계와;
    상기 제 1 채널들의 열과 상기 제 1 채널들의 패턴으로 확장하는 도브테일 프로파일을 형성하는 단계와;
    상기 플라스틱 몰드 화합물을 상기 히트싱크 상에 증착시키는 단계와;
    상기 플라스틱 몰드 화합물의 부분을 상기 열의 상기 제 1 채널로 흐르게 하는 단계와;
    상기 열의 상기 제 1 채널의 상기 플라스틱 몰드 화합물을 상기 도브테일 프로파일로 부착시키는 것에 의해 상기 플라스틱 몰드 화합물을 경화(harden)시키는 단계를 포함하는, 부착 프로세스,
  21. 제 20 항에 있어서, 상기 플라스틱 몰드 화합물의 부분을 상기 패턴의 상기 제 1 채널로 흐르게 하는 단계와;
    상기 패턴의 상기 제 1 채널의 상기 플라스틱 몰드 화합물을 상기 도브테일 프로파일로 부착시키는 것에 의해 상기 플라스틱 몰드 화합물을 경화시키는 단계를 더 포함하는, 부착 프로세스.
  22. 제 21 항에 있어서, 솔더링 화합물을 상기 히트싱크의 상기 플래그 부분 상에 증착시키는 단계와;
    상기 솔더링 화합물을 상기 패턴의 상기 제 1 채널로 흐르게 하는 단계와;
    상기 열의 상기 제 1 채널의 상기 솔더링 화합물을 상기 도브테일 프로파일로 부착시키는 것에 의해 상기 솔더링 화합물을 경화시키는 단계를 더 포함하는, 부착 프로세스.
KR1020057010796A 2002-12-13 2003-09-30 오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들 KR101017533B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/318,699 2002-12-13
US10/318,699 US7091602B2 (en) 2002-12-13 2002-12-13 Miniature moldlocks for heatsink or flag for an overmolded plastic package

Publications (2)

Publication Number Publication Date
KR20050089825A true KR20050089825A (ko) 2005-09-08
KR101017533B1 KR101017533B1 (ko) 2011-02-28

Family

ID=32506436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057010796A KR101017533B1 (ko) 2002-12-13 2003-09-30 오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들

Country Status (7)

Country Link
US (2) US7091602B2 (ko)
JP (1) JP2006510221A (ko)
KR (1) KR101017533B1 (ko)
CN (1) CN100407412C (ko)
AU (1) AU2003277127A1 (ko)
TW (1) TWI321834B (ko)
WO (1) WO2004055889A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130088773A (ko) * 2012-01-31 2013-08-08 신꼬오덴기 고교 가부시키가이샤 리드프레임 및 그 제조 방법과 반도체 장치 및 그 제조 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091602B2 (en) * 2002-12-13 2006-08-15 Freescale Semiconductor, Inc. Miniature moldlocks for heatsink or flag for an overmolded plastic package
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US7061025B2 (en) * 2003-03-10 2006-06-13 Mccolloch Lawrence R Optoelectronic device packaging assemblies and methods of making the same
JP4565174B2 (ja) * 2004-05-12 2010-10-20 Ｄｏｗａメタルテック株式会社 窪み加工銅板もしくは銅合金板、その製造方法、および順送金型
US7446411B2 (en) * 2005-10-24 2008-11-04 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
US8030742B2 (en) * 2007-11-30 2011-10-04 Infineon Technologies Electronic device having profiled elements extending from planar surfaces
US7834431B2 (en) * 2008-04-08 2010-11-16 Freescale Semiconductor, Inc. Leadframe for packaged electronic device with enhanced mold locking capability
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
CN101882609A (zh) * 2009-05-08 2010-11-10 飞思卡尔半导体公司 用于半导体封装体的引线框
CN102969297A (zh) * 2012-11-20 2013-03-13 无锡市威海达机械制造有限公司 一种浇铸槽型引线框架结构
JP6195771B2 (ja) * 2013-10-02 2017-09-13 株式会社三井ハイテック リードフレーム及びその製造方法並びにそれを用いた半導体装置
US9685351B2 (en) 2014-07-18 2017-06-20 Nxp Usa, Inc. Wire bond mold lock method and structure
US9659843B2 (en) 2014-11-05 2017-05-23 Infineon Technologies Ag Lead frame strip with molding compound channels
JP6408431B2 (ja) * 2015-06-11 2018-10-17 Ｓｈプレシジョン株式会社 リードフレーム、リードフレームの製造方法、および半導体装置
KR102427092B1 (ko) * 2015-10-16 2022-08-01 삼성전자주식회사 열 정보 표지를 갖는 반도체 장치
CN105575822B (zh) * 2015-12-28 2018-01-30 四川金湾电子有限责任公司 一种半导体引线框架正面燕尾槽冲压方法
US10998255B2 (en) * 2018-07-12 2021-05-04 Nxp Usa, Inc. Overmolded microelectronic packages containing knurled flanges and methods for the production thereof
US20220051956A1 (en) * 2018-09-11 2022-02-17 Rjr Technologies, Inc. Air cavity package with improved connections between components
US11837532B2 (en) * 2020-01-15 2023-12-05 Texas Instruments Incorporated Leadframe with delamination resistant feature
WO2024075445A1 (ja) * 2022-10-06 2024-04-11 富士電機株式会社 半導体モジュール、半導体装置、及び車両
WO2024090029A1 (ja) * 2022-10-25 2024-05-02 富士電機株式会社 半導体モジュール、半導体装置、及び車両

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5315763A (en) * 1976-07-28 1978-02-14 Hitachi Ltd Resin sealed type semiconductor device
JP2570037B2 (ja) * 1990-12-03 1997-01-08 モトローラ・インコーポレイテッド 分離型ヒートシンク・ボンディングパッドを有する半導体パッケージ
JP2698259B2 (ja) * 1991-11-27 1998-01-19 三洋電機株式会社 ヒートシンクの製造方法
US5278446A (en) 1992-07-06 1994-01-11 Motorola, Inc. Reduced stress plastic package
JPH07161896A (ja) 1993-12-02 1995-06-23 Hitachi Cable Ltd リードフレームとその製造方法
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
JPH08148629A (ja) * 1994-09-20 1996-06-07 Fujitsu Ltd 半導体装置及びその製造方法及び半導体装置用基板
US5535515A (en) * 1995-03-13 1996-07-16 Jacoby; John Method of manufacturing a stress-free heatsink assembly
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
US6376914B2 (en) * 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package
US6294409B1 (en) * 2000-01-27 2001-09-25 Siliconware Precisionware Industries Co., Ltd. Method of forming a constricted-mouth dimple structure on a leadframe die pad
DE10054081A1 (de) * 2000-10-31 2002-05-08 Heraeus Gmbh W C Verfahren zur Herstellung eines Metallträgerrahmens, Metallrägerrahmen und seine Verwendung
US7091602B2 (en) * 2002-12-13 2006-08-15 Freescale Semiconductor, Inc. Miniature moldlocks for heatsink or flag for an overmolded plastic package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130088773A (ko) * 2012-01-31 2013-08-08 신꼬오덴기 고교 가부시키가이샤 리드프레임 및 그 제조 방법과 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20060220187A1 (en) 2006-10-05
CN100407412C (zh) 2008-07-30
US20040113262A1 (en) 2004-06-17
WO2004055889A1 (en) 2004-07-01
US7091602B2 (en) 2006-08-15
TW200419739A (en) 2004-10-01
JP2006510221A (ja) 2006-03-23
KR101017533B1 (ko) 2011-02-28
CN1714445A (zh) 2005-12-28
TWI321834B (en) 2010-03-11
US8310042B2 (en) 2012-11-13
AU2003277127A1 (en) 2004-07-09

Similar Documents

Publication Publication Date Title
KR101017533B1 (ko) 오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들
US6630726B1 (en) Power semiconductor package with strap
EP1905077B1 (en) Semiconductor device
US8350369B2 (en) High power semiconductor package
US7732899B1 (en) Etch singulated semiconductor package
US6213747B1 (en) Package stack via bottom leaded plastic (BLP) packaging
US7166926B2 (en) Method for producing semiconductor device and semiconductor device
JP2009534812A (ja) 電源リング及びアース・リングを有するｑｆｎパッケージの製造方法
US6278175B1 (en) Leadframe alteration to direct compound flow into package
US6476478B1 (en) Cavity semiconductor package with exposed leads and die pad
JPH043450A (ja) 樹脂封止型半導体装置
JP3934079B2 (ja) 半導体装置
US20080157297A1 (en) Stress-Resistant Leadframe and Method
JP2005311099A (ja) 半導体装置及びその製造方法
JPS6223096Y2 (ko)
KR0152574B1 (ko) 단차 가공된 다이 패드 부분을 갖는 리드 프레임
US7868433B2 (en) Low stress cavity package
JPS5827349A (ja) 半導体装置
KR19990024353A (ko) 열 방출용 반도체 칩 패키지
KR19990031589A (ko) 리드프레임
KR19980082436A (ko) 반도체 패키지용 리드 프레임 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140207

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150205

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180212

Year of fee payment: 8