KR100818078B1 - 볼 그리드 어레이 패키지 제조방법 - Google Patents
볼 그리드 어레이 패키지 제조방법 Download PDFInfo
- Publication number
- KR100818078B1 KR100818078B1 KR1020020006979A KR20020006979A KR100818078B1 KR 100818078 B1 KR100818078 B1 KR 100818078B1 KR 1020020006979 A KR1020020006979 A KR 1020020006979A KR 20020006979 A KR20020006979 A KR 20020006979A KR 100818078 B1 KR100818078 B1 KR 100818078B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring board
- semiconductor chip
- bga package
- bonding
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 비용을 절감시키고 특성을 향상시킬 수 있는 볼 그리드 어레이 패키지 제조방법에 관한 것으로, 내부에 배선이 형성된 배선기판과, 본딩패드가 형성된 반도체 칩을 구비한 센터 패드형 BGA 패키지에 있어서, 상기 배선기판을 선택적으로 식각하여 상기 본딩패드와 동일한 위치에 홀을 형성하는 단계와, 상기 배선기판 상면에 상기 반도체 칩을 접착하는 단계와, 상기 홀에 전도성 물질을 삽입하여 상기 반도체 칩에 형성된 본딩패드와 상기 배선기판내의 배선을 서로 전기적으로 연결시키는 단계와, 상기 반도체 칩을 보호하기 위해 몰딩 공정을 실시하는 단계와, 상기 배선기판 저면에 선택적으로 플럭스 코팅 공정을 실시하는 단계와, 상기 코팅된 플럭스에 솔더 볼을 부착시키는 단계를 포함하는 것을 특징으로 한다.
Description
도 1은 종래의 센터 패드형 BGA 패키지를 나타낸 단면도
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 센터 패드형 BGA 패키지 제조방법을 나타낸 공정 단면도
도 3은 본 발명의 다른 실시예에 따른 에지 패드형 BGA 패키지를 나타낸 단면도
<도면의 주요 부분에 대한 부호의 설명>
100 : 배선기판 101 : 홀
103 : 코팅된 플럭스 120 : 반도체 칩
121 : 본딩패드 130 : 전도성 물질
140 : 몰딩 150 : 솔더 볼
300 : PCB 기판 301 : 볼 패드
본 발명은 볼 그리드 어레이 패키지 제조방법에 관한 것으로 특히. 비용을 절감시키고 특성을 향상시킬 수 있는 볼 그리드 어레이 패키지 제조방법에 관한 것이다.
반도체 산업에서 패키지 소자란 미세 회로가 설계된 반도체 칩을 실제 전자기기에 실장하여 사용할 수 있도록 플라스틱 수지나 세라믹으로 밀봉한 형태를 말한다. 따라서, 패키지 소자의 제조공정은 최종 제품화 공정이라 할 수 있다. 패키지 소자는 반도체 칩의 고집적화, 고속화 추세에 따라 그 중요성이 점점 커지고 있으며, 새로운 유형의 패키지 소자들이 속속 개발되고 있다.
그중 특히, 볼 그리드 어레이 패키지(이하, BGA 패키지 칭함)는 볼 형태의 외부 접속 단자가 패키지 일면 상에 배열되어 있는 구조를 갖는 것으로서, 일반적으로 많이 알려져 있는 쿼드 플랫 패키지(Quad Flat Package:QFP)에 비해 전기적 특성이 우수하고 다핀화에도 쉽게 대응이 가능하다는 이점이 있어서 현재 널리 이용되고 있다.
이러한 BGA 패키지 구현에 있어서 반도체 칩을 인쇄 회로 기판(Printed Circuit Board : PCB)에 실장할 때 대표적으로 사용되는 상호 접속 방법으로 와이어 본딩(wire bonding) 방법과 플립 칩 본딩(Filp Chip Bonding) 방법이 있다.
이하, 첨부된 도면을 참조하여 종래의 BGA 패키지에 대하여 설명하기로 한다.
도 1은 종래의 센터 패드형 BGA 패키지를 나타낸 단면도이다.
도 1에 도시한 바와 같이 웨이퍼 상면에 집적회로를 형성하는 FAB(Fabrication) 공정이 끝난 상태에서 웨이퍼에 형성된 반도체 칩(20)을 개별적 으로 분리하기 위한 소잉(sawing)공정을 실시한다.
이어, 내부에 배선이 형성된 배선기판(10)이 공정에 투입됨에 따라 상기 배선기판(10) 상면에 접착제(11)를 도포하여 분리된 반도체 칩(20)을 접착시킨 후, 상기 반도체 칩(20)에 형성된 본딩패드(21)와 상기 배선기판(10)상의 소정의 배선 사이를 금속세선 즉, 와이어(60)를 이용하여 서로 전기적으로 연결시키는 와이어 본딩(wire bonding) 공정을 실시한다. 이때, 센터 패드형 패키지는 상기 반도체 칩(20)에 형성된 본딩패드(21)가 상기 반도체 칩(20) 중앙부에 위치한다. 따라서, 상기 배선기판(10)은 둘로 나뉘어지며, 상기 배선기판(10) 사이의 홀(12)을 통해 노출된 본딩패드(21)에 와이어(60)가 접합된다.
그리고 상기 반도체 칩(20)과 와이어(60)를 보호하기 위해 각각 EMC(Epoxy Molding Compound)로 몰딩(50a)(50b)하는 몰딩공정을 실시한 후, 스크린 프린팅(Screen Printing)을 통해 상기 배선기판(10) 저면에 형성된 볼 패드(Ball Pad)(41)상에 일정 패턴의 솔더 페이스트를 전사하여 플럭스 코팅(Flux Coating) 공정을 실시한다.
이어, 상기 배선기판(10) 저면에 일정 패턴으로 코팅된 플럭스(13)에 솔더 볼(40)을 부착시킨 후, 납의 열접합 공정인 리플로우(Reflow)를 수행하여 솔더 볼(40)을 배선기판(10)에 견고히 고정시킨다.
그리고 클리닝 및 마킹 공정을 거쳐 완제품인 BGA 패키지를 출하하게 된다.
그러나 상기와 같은 종래의 센터 패드형 BGA 패키지에 있어서는 다음과 같은 문제점이 있었다.
반도체 칩에 형성된 본딩패드와 상기 배선기판상의 소정의 배선 사이를 금속세선을 이용하여 서로 전기적으로 연결시키는 와이어 본딩 공정시 금속세선의 길이에 따라 칩의 전기적 특성 저하를 일으킬 수 있다.
또한, 금속세선을 보호하기 위한 몰딩 공정은 패키지 사이즈가 변하거나 디바이스가 변할 때마다 신규제작을 해야하므로 제조비용이 상승한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 금속세선을 사용하지 않고 반도체 칩의 본딩패드와 배선기판의 배선을 연결시키므로 제조비용을 절감하고, 디바이스 특성을 향상시킬 수 있는 BGA 패키지 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 BGA 패키지 제조방법은 내부에 배선이 형성된 배선기판과, 본딩패드가 형성된 반도체 칩을 구비한 센터 패드형 BGA 패키지에 있어서, 상기 배선기판을 선택적으로 식각하여 상기 본딩패드와 동일한 위치에 홀을 형성하는 단계와, 상기 배선기판 상면에 상기 반도체 칩을 접착하는 단계와, 상기 홀에 전도성 물질을 삽입하여 상기 반도체 칩에 형성된 본딩패드와 상기 배선기판내의 배선을 서로 전기적으로 연결시키는 단계와, 상기 반도체 칩을 보호하기 위해 몰딩 공정을 실시하는 단계와, 상기 배선기판 저면에 선택적으로 플럭스 코팅 공정을 실시하는 단계와, 상기 코팅된 플럭스에 솔더 볼을 부착시키는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 배선기판을 선택적으로 식각하여 홀 형성시 에지 패드 BGA 패키지인 경우, 상기 에지 패드와 동일한 위치에 홀을 형성하는 것이 바람직하다.
또한, 상기 홀의 크기는 15∼100㎛인 것이 바람직하다.
또한, 상기 전도성 물질은 와이어 재질의 골드 물질인 것이 바람직하다.
또한, 상기 솔더 볼은 Sn을 기본으로 하고 선택적으로 Pb, Ag, Au, Zn, Cu, Sb을 추가하며, 그 지름은 150∼700㎛인 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 BGA 패키지 제조방법에 대하여 보다 상세히 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 센터 패드형 BGA 패키지 제조방법을 나타낸 공정 단면도이다.
도 2a에 도시한 바와 같이 도면에는 도시하지 않았지만 웨이퍼 상면에 집적회로를 형성하는 FAB 공정이 끝난 상태에서 웨이퍼에 형성된 반도체 칩을 개별적으로 분리하기 위한 소잉공정을 실시한다. 이때, 상기 반도체 칩에 형성된 본딩패드는 상기 반도체 칩의 중앙부에 위치한다.
그리고 내부에 배선이 형성된 배선기판(100)을 상기 반도체 칩에 형성된 본딩패드와 동일한 위치를 선택적으로 식각하여 홀(101)을 형성한다. 이때, 상기 홀(101)의 크기는 15∼100㎛이다.
도 2b에 도시한 바와 같이 상기 홀(101)을 갖는 배선기판(100) 상면에 접착제(102)를 도포하여 상기 분리된 반도체 칩(120)을 접착하고, 상기 홀(101)에 전도성 물질(130)을 삽입하여 상기 반도체 칩(120)에 형성된 본딩패드(121)와 상기 배선기판(100)내의 배선을 서로 전기적으로 연결시킨다. 이때, 상기 전도성 물질(130)은 전기적 도통을 위해 와이어 재질의 골드 및 전기적 도통이 가능한 물질이다.
도 2c에 도시한 바와 같이 상기 반도체 칩(120)을 보호하기 위한 몰딩(140) 공정을 실시한 후, 스크린 프린팅을 통해 상기 배선기판(100) 저면에 형성된 볼 패드(301)상에 일정패턴의 솔더 페이스트를 전사하여 플럭스 코팅 공정을 실시한다.
그리고 상기 배선기판(100) 저면에 일정패턴으로 코팅된 플럭스(103)에 솔더 볼(150)을 부착시킨 후, 납의 열접합 공정인 리플로우를 수행하여 솔더 볼(150)을 상기 배선기판(100)에 고정한다.
이어, 클리닝 및 마킹 공정을 실시하여 완제품인 BGA 패키지를 출하한다.
이어서, BGA 패키지를 PCB 기판(300)에 실장한다.
이때, 상기 솔더 볼(150)은 Sn을 기본으로 하고 선택적으로 Pb, Ag, Au, Zn, Cu, Sb 등을 추가하며, 그 지름은 150∼700㎛이고, 크기는 최소 100㎛에서 최대 1mm이다.
한편, 도 3은 본 발명의 다른 실시예에 따른 에지 패드형 BGA 패키지를 나타낸 단면도이다.
도 3에 도시한 바와 같이 에지 패드형 BGA 패키지는 반도체 칩(120)의 본딩패드(121)가 반도체 칩(120)의 에지부분에 형성되므로, 내부 배선을 갖는 배선기판(100)은 상기 본딩패드(121)와 동일한 위치에 홀(101)을 형성한다.
이어, 소잉공정이 완료된 반도체 칩(120)을 접착제(102)를 이용하여 상기 배선기판(100)에 부착한 후, 상기 홀(101)에 전도성 물질(130)을 삽입하여 상기 반도체 칩(100)의 본딩패드(121)와 상기 배선기판(100) 내부의 배선과 전기적으로 도통시킨다.
그리고 상기 반도체 칩(120)을 보호하기 위한 몰딩(140) 공정을 실시하고, 상기 배선기판(100)에 솔더 볼(150)을 부착시킨 후, 고정시킨다.
이상에서 설명한 바와 같이 본 발명의 BGA 패키지 제조방법에 의하면, BGA 패키지 저면에 몰딩공정을 실시하지 않으므로 패키지 변경 또는 다른 디바이스를 개발할 때마다 신규로 제작할 필요가 없어 제작비용을 절감할 수 있는 효과가 있다.
또한, 전도성 물질을 홀에 삽입하여 본딩패드와 금속배선을 전기적으로 도통시키므로 전기 통로 길이가 줄어들어 디바이스의 특성을 향상시킬 수 있다.
Claims (5)
- 내부에 배선이 형성된 배선기판과, 본딩패드가 형성된 반도체 칩을 구비한 센터 패드형 BGA 패키지에 있어서,상기 배선기판을 선택적으로 식각하여 상기 본딩패드와 동일한 위치에 홀을 형성하는 단계와;상기 배선기판 상면에 상기 반도체 칩을 접착하는 단계와;상기 홀에 전도성 물질을 삽입하여 상기 반도체 칩에 형성된 본딩패드와 상기 배선기판내의 배선을 서로 전기적으로 연결시키는 단계와;상기 반도체 칩을 보호하기 위해 몰딩 공정을 실시하는 단계와;상기 배선기판 저면에 선택적으로 플럭스 코팅 공정을 실시하는 단계와;상기 코팅된 플럭스에 솔더 볼을 부착시키는 단계를 포함하는 것을 특징으로 하는 BGA 패키지 제조방법.
- 제 1 항에 있어서,상기 배선기판을 선택적으로 식각하여 홀 형성시 에지 패드 BGA 패키지인 경우, 상기 에지 패드와 동일한 위치에 홀을 형성하는 것을 특징으로 하는 BGA 패키지 제조방법.
- 제 1 항에 있어서,상기 홀의 크기는 15∼100㎛인 것을 특징으로 하는 BGA 패키지 제조방법.
- 제 1 항에 있어서,상기 전도성 물질은 와이어 재질의 골드로 형성하는 것을 특징으로 하는 BGA 패키지 제조방법.
- 제 1 항에 있어서,상기 솔더 볼은 Sn을 기본으로 하고 선택적으로 Pb, Ag, Au, Zn, Cu, Sb을 추가하며, 그 지름은 150∼700㎛인 것을 특징으로 하는 BGA 패키지 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020006979A KR100818078B1 (ko) | 2002-02-07 | 2002-02-07 | 볼 그리드 어레이 패키지 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020006979A KR100818078B1 (ko) | 2002-02-07 | 2002-02-07 | 볼 그리드 어레이 패키지 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030067123A KR20030067123A (ko) | 2003-08-14 |
KR100818078B1 true KR100818078B1 (ko) | 2008-03-31 |
Family
ID=32220846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020006979A KR100818078B1 (ko) | 2002-02-07 | 2002-02-07 | 볼 그리드 어레이 패키지 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100818078B1 (ko) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000002808A (ko) * | 1998-06-23 | 2000-01-15 | 김영환 | 볼 그리드 어레이 패키지 및 그의 제조방법 |
KR20010008664A (ko) * | 1999-07-02 | 2001-02-05 | 윤종용 | 빔 리드를 이용한 와이어 본딩 방식의 칩 스케일 패키지 및 그제조방법 |
KR20020000325A (ko) * | 2000-06-23 | 2002-01-05 | 윤종용 | 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법 |
-
2002
- 2002-02-07 KR KR1020020006979A patent/KR100818078B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000002808A (ko) * | 1998-06-23 | 2000-01-15 | 김영환 | 볼 그리드 어레이 패키지 및 그의 제조방법 |
KR20010008664A (ko) * | 1999-07-02 | 2001-02-05 | 윤종용 | 빔 리드를 이용한 와이어 본딩 방식의 칩 스케일 패키지 및 그제조방법 |
KR20020000325A (ko) * | 2000-06-23 | 2002-01-05 | 윤종용 | 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20030067123A (ko) | 2003-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5367124A (en) | Compliant lead for surface mounting a chip package to a substrate | |
US9130064B2 (en) | Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier | |
US8072770B2 (en) | Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame | |
KR101119708B1 (ko) | 집적 회로 다이를 패키징하는 방법 | |
US9153529B2 (en) | Pre-soldered leadless package | |
KR100818078B1 (ko) | 볼 그리드 어레이 패키지 제조방법 | |
JP3397725B2 (ja) | 半導体装置、その製造方法及び半導体素子実装用テープの製造方法 | |
KR200169583Y1 (ko) | 볼 그리드 어레이 패키지 | |
KR100351920B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR100230921B1 (ko) | CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법 | |
KR100233864B1 (ko) | 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법 | |
KR100351926B1 (ko) | 비·지·에이 패키지 | |
KR100251860B1 (ko) | Csp (칩 스케일 패키지)의 구조 및 제조방법 | |
KR100818079B1 (ko) | 볼 그리드 어레이 패키지 제조방법 | |
KR100419950B1 (ko) | 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법 | |
KR200179419Y1 (ko) | 반도체패키지 | |
KR100444175B1 (ko) | 볼그리드 어레이 적층칩 패키지 | |
KR100226106B1 (ko) | 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법 | |
KR100230751B1 (ko) | 반도체 패키지의 제조방법 | |
KR100639210B1 (ko) | 볼 그리드 어레이 패키지 | |
KR20010001774A (ko) | 칩 스케일 반도체 패키지 및 그 제조 방법 | |
KR20020049821A (ko) | 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법 | |
KR20030025481A (ko) | 플립칩 반도체패키지 및 그의 제조방법 | |
KR20040060535A (ko) | 볼 그리드 어레이 반도체 패키지 | |
KR19980073903A (ko) | 비.지.에이 패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |