CN103404241A - 陶瓷多层基板及其制造方法 - Google Patents
陶瓷多层基板及其制造方法 Download PDFInfo
- Publication number
- CN103404241A CN103404241A CN2012800120498A CN201280012049A CN103404241A CN 103404241 A CN103404241 A CN 103404241A CN 2012800120498 A CN2012800120498 A CN 2012800120498A CN 201280012049 A CN201280012049 A CN 201280012049A CN 103404241 A CN103404241 A CN 103404241A
- Authority
- CN
- China
- Prior art keywords
- ceramic
- electrode
- layer
- green sheet
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 311
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 59
- 239000000758 substrate Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 77
- 239000002003 electrode paste Substances 0.000 claims description 103
- 239000002562 thickening agent Substances 0.000 claims description 47
- 239000011347 resin Substances 0.000 claims description 25
- 229920005989 resin Polymers 0.000 claims description 25
- 238000007639 printing Methods 0.000 claims description 22
- 239000010410 layer Substances 0.000 description 139
- 238000010304 firing Methods 0.000 description 13
- 238000002788 crimping Methods 0.000 description 11
- 238000005245 sintering Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000012467 final product Substances 0.000 description 4
- 239000004615 ingredient Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Inorganic materials [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 1
- CSSYLTMKCUORDA-UHFFFAOYSA-N barium(2+);oxygen(2-) Chemical compound [O-2].[Ba+2] CSSYLTMKCUORDA-UHFFFAOYSA-N 0.000 description 1
- 229910052810 boron oxide Inorganic materials 0.000 description 1
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 239000000292 calcium oxide Substances 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001314 paroxysmal effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
- B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
- B32B3/266—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
- Y10T428/24322—Composite web or sheet
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明提供一种能高效地制造出即使在高密度地配设表面电极、内部电极的情况下也相邻电极之间也无短路的可靠性高的陶瓷多层基板的陶瓷多层基板的制造方法、以及利用该制造方法制造出的可靠性高的陶瓷多层基板。陶瓷多层基板(20)包括将多个陶瓷层(1)进行层叠而成的陶瓷基板(10)、以及配设在陶瓷层(1)上的电极(表面电极(2)、内部电极(3))，在该陶瓷多层基板(20)中，在任一所述陶瓷层的主面上，利用电极和其周围的陶瓷层(1)来设置凹部(5)。电极(表面电极(2)、内部电极(3))埋没在陶瓷层(1)内。而且，表面电极(2)的周边部被覆盖陶瓷层所覆盖。
Description
技术领域
本发明涉及陶瓷多层基板及其制造方法，详细而言，涉及包括内部电极及表面电极中至少一种电极的陶瓷多层基板及其制造方法。
背景技术
陶瓷多层基板通常具有在将多个陶瓷层进行层叠而成的陶瓷基板(基板主体)的表面及内部设置电极(表面电极、内部电极)的结构。
在这样的陶瓷多层基板中，随着进一步的小型化，需要以狭窄的间隔高密度地配设表面电极、内部电极，从而存在相邻的表面电极之间、或者内部电极之间产生短路的问题。
作为解决这样的问题的方法，提出了以下的陶瓷电路基板(陶瓷多层基板)的制造方法(参照专利文献1)：即，调节用于形成表面电极、内部电极所使用的导电性糊料的组分来抑制、防止在表面电极、内部电极产生渗出，从而不会产生电极之间的短路。
然而，专利文献1的方法中，即使通过印刷导电性糊料而形成的、成为表面电极和内部电极的整个图案的渗出能够得到抑制，但难以阻止突发性的局部渗出或溅出。该局部的电极渗出或溅出是因图案对印刷机的迂回、离版等而产生的，有时即使对导电性糊料本身进行改变也无法避免。此外，即使改善印刷图案或印刷机，在量产工序中，实际上有时也无法避免局部的、突发性渗出或溅出的情况。
现有技术文献
专利文献
专利文献1：日本专利特开2003―151351号公报
发明内容
发明所要解决的技术问题
本发明是为了解决上述技术问题而完成的，其目的在于提供一种陶瓷多层基板的制造方法、以及利用该制造方法制造出的可靠性高的陶瓷多层基板，在该陶瓷多层基板的制造方法中，即使以狭窄的间隔高密度地配设表面电极、内部电极的情况下，也能抑制、防止相邻的表面电极之间、内部电极之间因渗出或溅出而发生短路，能高效地制造出可靠性较高的陶瓷多层基板。
解决技术问题所采用的技术方案
为了解决上述技术问题，本发明的陶瓷多层基板包括将多个陶瓷层进行层叠而成的陶瓷基板、以及配设在所述陶瓷层上的电极，其特征在于，
在任一所述陶瓷层的主面上，通过所述电极和其周围的所述陶瓷层形成有凹部。
另外，作为由电极和其周围的陶瓷层形成的凹部的设置方法，例如，例示了：(a)对电极的形成使用烧结收缩量较大的电极糊料，在烧制时使电极糊料收缩到所希望的程度，从而在电极的周围形成凹部的方法；(b)将在烧制工序中会消失的树脂糊料等消失材料配设在电极图案的周围的状态下进行烧制，在烧制工序中使消失材料消失，从而在电极的周围形成凹部的方法；(c)预先利用例如激光加工等方法在陶瓷生片的要印刷电极糊料的区域的周围形成将成为凹部的槽，在被槽围住的区域内印刷电极糊料来形成电极糊料图案的方法；以及(d)在陶瓷生片上印刷电极糊料而形成的电极糊料图案的周围，利用例如激光加工等方法形成将成为凹部的槽的方法等，但也可以进一步使用其它的方法。此外，在构成陶瓷多层基板的陶瓷基板的表面上高密度地配设各种表面电极(电极、布线等)的情况较多，但在这样的情况下应用本发明，通过在表面电极的周围设置凹部，能得到一种抑制相邻的表面电极之间的短路，即使在高密度地配设表面电极的情况下也能具有较高可靠性的陶瓷多层基板。
此外，在本发明的陶瓷多层基板中，优选为在形成了所述凹部的所述陶瓷层上，通过进一步层叠其它陶瓷层，在所述电极与其周围的所述陶瓷层之间形成有空隙。
此外，优选为所述电极埋没在所述陶瓷层内。
通过具备该结构，能使陶瓷多层基板低高度化。
此外，优选为所述凹部形成在构成所述陶瓷基板的最外层的陶瓷层的表面上，形成所述凹部的所述电极是表面电极，所述表面电极的周边部被覆盖陶瓷层所覆盖。通过具备该结构，除了上述效果以外，还能得到提高表面电极的剥离强度的效果。
此外，本发明的陶瓷多层基板的制造方法用于制造陶瓷多层基板，该陶瓷多层基板包括将多个陶瓷层进行层叠而成的陶瓷基板、以及配设在所述陶瓷层上的电极，其特征在于，包括：
(a)准备陶瓷生片的工序；
(b)在所述陶瓷生片的要印刷电极形成用的电极糊料的区域的周围印刷树脂糊料的工序；
(c)在所述陶瓷生片的被所述树脂糊料围住的区域内印刷电极糊料来形成电极糊料图案的工序；
(d)将形成了所述电极糊料图案的所述陶瓷生片进行层叠来形成层叠体的工序；以及
(e)对所述层叠体进行烧制的工序。
通过具备该结构，在印刷电极糊料来形成电极糊料图案的工序中，陶瓷生片的要形成电极糊料图案的区域的周围被树脂糊料覆盖，能直接抑制电极糊料的渗出或溅出，而且，即使发生渗出或溅出，也是树脂糊料上的渗出或溅出。此外，在烧制工序中，树脂糊料进行燃烧而分解消失，从而与电极周围的陶瓷层之间形成凹部。其结果是，能有效地抑制、防止因电极(例如表面电极、内部电极等)的渗出或溅出而在相邻的表面电极之间、内部电极之间产生短路。其结果是，能可靠地制造出一种即使以狭窄的间隔高密度地配设表面电极、内部电极等的情况下，在表面电极、内部电极之间产生短路的可能性也较小的可靠性高的陶瓷多层基板。另外，在本发明的陶瓷多层基板的制造方法中，在将具备周围形成有凹部这样的电极糊料图案的陶瓷生片进行层叠来形成层叠体时，能将(a)具备上述电极糊料图案的陶瓷生片与(b)具备没有在周围特地形成凹部的电极糊料图案的与上述(a)不同的陶瓷生片、或未形成有电极糊料图案的陶瓷生片等适当地进行组合来使用，本发明也包含这样的形态。
此外，本发明的其它陶瓷多层基板的制造方法用于制造陶瓷多层基板，该陶瓷多层基板包括将多个陶瓷层进行层叠而成的陶瓷基板、以及配设在所述陶瓷层上的电极，其特征在于，包括：
(a)准备陶瓷生片的工序；
(b)在所述陶瓷生片的要印刷电极形成用的电极糊料的区域的周围形成槽的工序；
(c)在所述陶瓷生片的被所述槽围住的区域内印刷电极糊料来形成电极糊料图案的工序；
(d)将形成了所述电极糊料图案的所述陶瓷生片进行层叠来形成层叠体的工序；以及
(e)对所述层叠体进行烧制的工序。
通过具备该结构，在形成电极糊料图案时的渗出部分或溅出部分掉落到槽(凹部)内，能抑制、防止到达槽的外侧，能大幅度减轻产生短路不良的可能性。其结果是，能可靠地制造出即使在将表面电极、内部电极等以狭窄的间隔高密度地进行配设的情况下，表面电极之间、内部电极之间产生短路的可能性也较小的可靠性高的陶瓷多层基板。
此外，本发明的又一陶瓷多层基板的制造方法用于制造陶瓷多层基板，该陶瓷多层基板包括将多个陶瓷层进行层叠而成的陶瓷基板、以及配设在所述陶瓷层上的电极，其特征在于，包括：
(a)准备陶瓷生片的工序；
(b)在所述陶瓷生片上印刷电极糊料来形成电极糊料图案的工序；
(c)在所述陶瓷生片上所述电极糊料图案的周围形成槽的工序；
(d)将在所述电极糊料图案的周围形成了所述槽的所述陶瓷生片进行层叠来形成层叠体的工序；以及
(e)对所述层叠体进行烧制的工序。
通过具备该结构，即使在印刷电极糊料来形成电极糊料图案的工序中稍许发生渗出或溅出，也能在形成槽的工序中将其除去。其结果是，能可靠地制造出一种即使在将表面电极、内部电极等以狭窄的间隔高密度地进行配设的情况下，表面电极之间、内部电极之间产生短路的可能性也较小的可靠性高的陶瓷多层基板。
此外，本发明的陶瓷多层基板的制造方法中，优选为对于形成了将成为所述陶瓷基板的表面电极的电极糊料图案的陶瓷生片，配设对所述电极糊料图案的至少周边部进行覆盖、而对中央部不进行覆盖的覆盖陶瓷坯层，使用由此得到的陶瓷生片来形成所述层叠体。
通过具备该结构，能得到具有表面电极的周边部被覆盖陶瓷层所覆盖的结构的陶瓷多层基板，除了本发明的基本效果以外，能可靠地制造出表面电极的剥离强度较大、可靠性更高的陶瓷多层基板。另外，对成为表面电极的电极糊料图案的至少周边部进行覆盖、而对中央部不进行覆盖的覆盖陶瓷坯层例如能通过以下方法来形成：将陶瓷糊料以对电极糊料图案的至少周边部进行覆盖、而使中央部露出的方式进行印刷；或者将开设有开口以使成为表面电极的电极糊料图案的中央部露出的陶瓷生片进行层叠。
发明的效果
本发明的陶瓷多层基板包括将多个陶瓷层进行层叠而成的陶瓷基板、以及配设在陶瓷层上的电极，在该陶瓷多层基板中，在任一陶瓷层的主面上，通过电极和其周围的陶瓷层形成有凹部，因此，能抑制、防止因电极等的渗出或溅出引起的表面电极之间、内部电极之间发生短路。
其结果是，能提供一种陶瓷多层基板，该陶瓷多层基板即使在以狭窄的间隔高密度地配设了表面电极、内部电极的情况下，也能抑制、防止相邻的表面电极之间、内部电极之间发生短路，可靠性高。
附图说明
图1是表示本发明的一个实施例所涉及的陶瓷多层基板的结构的正面剖视图。
图2是放大表示本发明的实施例所涉及的陶瓷多层基板的主要部分的图。
图3(a)～图3(c)是说明本发明的实施例所涉及的陶瓷多层基板的制造方法(制造方法A)的图。
图4(a)～图4(c)是说明本发明的实施例所涉及的陶瓷多层基板的制造方法(制造方法B)的图。
图5(a)～图5(c)是说明本发明的实施例所涉及的陶瓷多层基板的制造方法(制造方法C)的图。
图6(a)～图6(c)是说明本发明的实施例所涉及的陶瓷多层基板的制造方法(制造方法D)的图。
图7(a)～图7(c)是说明本发明的实施例所涉及的陶瓷多层基板的制造方法(制造方法E)的图。
具体实施方式
以下示出本发明的实施例，对本发明的特征部分进一步进行详细的说明。
实施例1
[陶瓷多层基板的结构]
图1是示意表示本发明的实施例所涉及的陶瓷多层基板20的整体结构的剖视图，图2是表示其主要部分的剖视图。
本实施例1所涉及的陶瓷多层基板20是安装在安装基板上的陶瓷多层基板，包括：陶瓷基板10，该陶瓷基板10具有将多个陶瓷层(基材陶瓷层)1进行层叠而成的结构；表面电极2，该表面电极2配设在构成陶瓷基板的最外层的陶瓷层1上；以及内部电极3，该内部电极3配设在规定的陶瓷层1上。另外，表面电极2、内部电极3中规定的部分经由通孔导体4进行层间连接。
而且，在该陶瓷多层基板20中，如图1及图2所示，在表面电极2与其周围的陶瓷层1之间、以及内部电极3与其周围的陶瓷层1之间设有凹部5。凹部5通过表面电极2和其周围的陶瓷层1而形成，或者通过内部电极3和其周围的陶瓷层1而形成。此外，在通过内部电极3和其周围的陶瓷层1所形成的凹部5上层叠有其它陶瓷层1，因此，在该凹部5的部分形成有空隙。
本实施例1的层叠陶瓷电子元器件包括上述那样的结构，在表面电极2及内部电极3与其周围的陶瓷层1之间设有凹部5，因此，能可靠地抑制因电极(例如表面电极2、内部电极3等)的渗出或溅出而在相邻的电极之间产生短路。其结果是，即使在表面电极2、内部电极3等电极之间的间隔狭窄(即、使表面电极2、内部电极3等电极高密度化)的情况下，也能得到电极之间没有短路、可靠性高的陶瓷多层基板20。
另外，本实施例中，是表面电极及内部电极均在周围具有凹部的结构，但对于通常仅在以高密度配设电极的陶瓷基板的表面上所形成的表面电极的周围形成有凹部的结构的情况，也能得到可靠性高的陶瓷多层基板。
[陶瓷多层基板的制造]
接下来，对本发明的陶瓷多层基板的制造方法进行说明。
[1]制造方法A
参照图3(a)～图3(c)对陶瓷多层基板的制造方法A进行说明。
(1)首先，准备陶瓷生片。
(2)然后，如图3(a)所示，在陶瓷生片1a上印刷电极糊料来形成电极糊料图案2a。
此时，作为用于形成电极糊料图案2a的电极糊料，使用在烧制工序中的收缩率(烧结收缩率)比陶瓷生片1a的烧结收缩率要大的电极糊料。
(3)将印刷了电极糊料图案2a的陶瓷生片1a进行层叠和压接来形成层叠体。
在该层叠、压接的工序中，配设在陶瓷生片1a上的电极糊料图案2a被按压而变形，如图3(b)中示意性图示的那样，成为埋没在陶瓷生片1a中的状态。
另外，图3(a)、图3(b)示出了构成层叠体的最外层的陶瓷生片1a、以及形成在该陶瓷生片1a上的在烧制后成为表面电极2(参照图1、图2)的电极糊料图案2a，但形成内部电极的电极糊料图案也同样发生变形，成为与图3(b)中示意性图示那样的形状相同的形状。
(4)对在上述(3)的工序中制作出的层叠体进行烧制。
此时，电极糊料图案2a在沿着主面的方向上进行收缩，与其周围的陶瓷层之间形成凹部5。
由此，能得到在表面电极2(及内部电极3)的周围形成有凹部5的、图1、图2所示的陶瓷多层基板20。
另外，在要仅在形成于陶瓷基板表面的表面电极的周围形成凹部的情况下，作为用于形成在烧制后成为表面电极的电极糊料图案的电极糊料，只要使用烧结收缩率比陶瓷生片1a的烧结收缩率要大的电极糊料即可。
此外，在要仅在形成于陶瓷基板内部的内部电极的周围形成凹部的情况下，作为用于形成在烧制后成为内部电极的电极糊料图案的电极糊料，只要使用烧结收缩率比陶瓷生片1a的烧结收缩率要大的电极糊料即可。
此外，为了可靠地形成凹部，需要适当地选择构成陶瓷基板的陶瓷材料、以及电极糊料的构成材料和组分等，但具体而言，优选为在考虑到实际使用的材料、对陶瓷多层基板所要求的特性等的情况下，适当选择构成陶瓷基板的陶瓷材料和添加成分、以及构成电极糊料的导电成分和玻璃等添加成分等。
例如，若构成陶瓷基板的材料及电极糊料中含有的玻璃的比例较多，则存在玻璃成分渗出而将凹部填埋的可能，因此，通常，玻璃成分的比例较少为佳。
此外，在制造陶瓷多层基板时，通过使用在烧制时会抑制收缩的收缩抑制层进行烧制，即使在导电性糊料的收缩率较小的情况下，也能在电极图案与其周围的陶瓷层之间可靠地形成上述凹部。因此，使用收缩抑制层进行烧制，能提高导电性糊料的选择的自由度。
在使电极的烧结收缩增大的制造方法A的情况下，即使电极糊料图案中发生了渗出或溅出，也能通过在烧制工序中电极糊料图案烧结收缩时所形成的电极周围的凹部，使渗出部分或溅出部分与电极绝缘(使电极孤立成岛状)，因此，能高效地防止短路不良的发生。
[2]制造方法B
参照图4(a)～图4(c)对陶瓷多层基板的另一制造方法B进行说明。
(1)首先，准备陶瓷生片。
(2)然后，如图4(a)所示，在陶瓷生片1a的要印刷电极形成用的电极糊料的区域的周围印刷树脂糊料6。
(3)接下来，如图4(a)所示，在陶瓷生片1a的被树脂糊料6围住的区域内印刷电极糊料来形成电极糊料图案2a。
(4)将形成了电极糊料图案2a的陶瓷生片1a进行层叠和压接来形成层叠体。
在该层叠、压接的工序中，配设在陶瓷生片1a上的电极糊料图案2a、树脂糊料6被按压而变形，如图4(b)中示意性图示的那样，成为埋没在陶瓷生片1a中的状态。
另外，图4(a)、图4(b)示出了构成层叠体的最外层的陶瓷生片1a、以及形成在该陶瓷生片1a上的在烧制后成为表面电极2(参照图1、图2)的电极糊料图案2a及树脂糊料6，但位于层叠体内部的将形成内部电极的电极糊料图案及配设在其周围的树脂糊料在层叠和压接工序中也同样发生变形，成为与图4(b)中示意性图示那样的形状相同的形状。
(5)对在上述(4)的工序中制作出的层叠体进行烧制。
在该烧制工序中，树脂糊料6进行燃烧和分解而消失，如图4(c)所示，在烧制后形成的表面电极2(及内部电极3)的周围形成凹部5。
由此，能得到具有与图1、图2所示的陶瓷多层基板20等同结构的陶瓷多层基板。
另外，在要仅在形成于陶瓷基板表面的表面电极的周围形成凹部、而在内部电极的周围不特地设置凹部的情况下，只要仅针对包括在烧制后成为表面电极的电极糊料图案的陶瓷生片，在要形成电极糊料图案的区域的周围印刷树脂糊料即可。
此外，在要仅在形成于陶瓷基板内部的内部电极的周围形成凹部、而在表面电极的周围不特地设置凹部的情况下，只要仅针对包括在烧制后成为内部电极的电极糊料图案的陶瓷生片，在要形成电极糊料图案的区域的周围印刷树脂糊料即可。形成在内部电极周围的凹部的上方形成有其它陶瓷层，因此，在该凹部的部分形成有空隙。
在要印刷电极糊料的区域的周围预先印刷树脂糊料的制造方法B的情况下，能直接抑制电极(电极糊料图案)的渗出或溅出，而且，即使存在渗出或溅出，也是树脂糊料上的渗出或溅出，而树脂糊料会在烧制工序中消失，因此，能高效地防止烧结后的表面电极、内部电极之间发生短路不良。
[3]制造方法C
参照图5(a)～图5(c)对陶瓷多层基板的又一制造方法C进行说明。
(1)首先，准备陶瓷生片。
(2)然后，如图5(a)所示，利用激光加工在陶瓷生片1a的要印刷电极形成用的电极糊料的区域的周围形成槽7。
(3)接下来，在陶瓷生片1a的被上述槽7围住的区域内印刷电极糊料来形成电极糊料图案2a。
(4)在槽7的内侧区域印刷电极糊料图案2a，并将陶瓷生片1a进行层叠和压接来形成层叠体。
在该层叠、压接的工序中，配设在陶瓷生片1a上的电极糊料图案2a被按压而变形，如图5(b)中示意性图示的那样，成为埋没在陶瓷生片1a中的状态。
另外，图5(a)、图5(b)示出了构成层叠体的最外层的陶瓷生片1a、以及形成在该陶瓷生片1a上的在烧制后成为表面电极2(参照图1、图2)的电极糊料图案2a，但形成内部电极的电极糊料图案也同样发生变形，成为与图5(b)中示意性图示那样的形状相同的形状。
(5)对在上述(4)的工序中制作出的层叠体进行烧制。
由此，如图5(c)所示，能得到在表面电极2(及内部电极3)的周围形成有凹部5的陶瓷多层基板。
在该制造方法C的情况下，在陶瓷生片的被上述槽围住的区域内印刷电极糊料来形成电极糊料图案时，即使发生渗出或溅出，渗出的部分、溅出的部分也会掉落在槽(凹部)内，能抑制、防止其到达槽的外侧。
其结果是，即使在将表面电极、内部电极等以狭窄的间隔高密度地进行配设的情况下，也能高效地制造出表面电极之间、内部电极之间产生短路的可能性较少的可靠性高的陶瓷多层基板。
在制造方法C中，在陶瓷生片1a的要印刷电极形成用的电极糊料的区域的周围形成槽7，然后，在被槽7围住的区域内印刷电极糊料来形成电极糊料图案2a，但本发明中，也可以构成为在形成槽7之前在陶瓷生片1a上印刷电极糊料来形成电极糊料图案2a，然后，在陶瓷生片1a的形成了电极糊料图案2a的区域的周围形成槽7。
在形成了电极糊料图案2a之后形成槽7的情况下，即使在形成电极糊料图案2a的工序中有稍许的渗出或溅出，也能在形成槽7的工序中将其除去。
其结果是，能可靠地制造出即使在以狭窄的间隔高密度地配设表面电极、内部电极等的情况下，表面电极之间、内部电极之间发生短路的可能性也较小可靠性高的陶瓷多层基板。
另外，在要仅在形成于陶瓷基板表面的表面电极的周围形成凹部、而在内部电极的周围不特地设置凹部的情况下，只要仅针对包括在烧制后成为表面电极的电极糊料图案的陶瓷生片，在其上形成上述槽即可。
此外，在要仅在形成于陶瓷基板内部的内部电极的周围形成凹部、而在表面电极的周围不特地设置凹部的情况下，只要仅针对包括在烧制后成为内部电极的电极糊料图案的陶瓷生片，在其上形成上述槽即可。在内部电极周围形成的凹部上方形成有其它陶瓷层，因此，在该凹部的部分形成有空隙。
[4]制造方法D
参照图6(a)～图6(c)对陶瓷多层基板的又一制造方法D进行说明。
(1)首先，准备陶瓷生片。
(2)然后，如图6(a)所示，在陶瓷生片1a的要印刷电极形成用的电极糊料的区域的周围印刷树脂糊料6。
(3)接下来，如图6(a)所示，在陶瓷生片1a的被树脂糊料6围住的区域内印刷电极糊料来形成电极糊料图案2a。
(4)对于形成了将成为表面电极2(参照图1、图2)的电极糊料图案2a的陶瓷生片，如图6(a)所示，进一步配设对电极糊料图案2a的至少周边部进行覆盖、而对中央部不进行覆盖的覆盖陶瓷坯层8a。此处，使用陶瓷糊料，从电极糊料图案2a的周边部开始覆盖树脂糊料6，直到陶瓷生片1a露出的区域为止，在该范围内印刷陶瓷糊料，从而形成覆盖陶瓷坯层8a。
作为陶瓷糊料中使用的陶瓷，优选使用以与构成基底即陶瓷基板的陶瓷相同组分的陶瓷为中心，进一步添加玻璃、氧化物以提高紧贴强度而得到的陶瓷。
此外，陶瓷糊料中使用的陶瓷也可以是氧化钡、氧化硅、氧化铝、氧化钙、氧化硼的混合物那样的材料。
另外，例如，在构成基底即陶瓷基板的陶瓷为铁氧体类的情况下，优选为使用铁氧体粉末。
作为形成覆盖陶瓷层的方法，也可以使用将开设有开口以使成为表面电极的电极糊料图案的中央部露出的陶瓷生片进行层叠的方法来取代印刷陶瓷糊料的方法。
此外，利用与在上述[2]的制造方法B中说明的方法相同的方法，准备包括成为内部电极的电极糊料图案的陶瓷生片(未图示)。
(5)然后，将形成了覆盖陶瓷坯层8a的陶瓷生片1a、以及包括成为内部电极的电极糊料图案的陶瓷生片进行层叠和压接来形成层叠体。
在该层叠和压接工序中，配设在陶瓷生片1a上的电极糊料图案2a、树脂糊料6、及覆盖陶瓷坯层8a被按压而变形，如图6(b)中示意性图示那样，成为埋没在陶瓷生片1a中的状态。
另一方面，成为内部电极的电极糊料图案成为与说明上述[2]的制造方法B所使用的图4(b)中示意性图示那样的形状。
(6)对在上述(5)的工序中制作出的层叠体进行烧制。
在该烧制工序中，树脂糊料6进行燃烧和分解而消失，如图6(c)所示，在烧制后形成的表面电极2的周围形成有凹部5，且表面电极2的周边部被由覆盖陶瓷坯层8a烧制而成的覆盖陶瓷层8覆盖，得到具有这样结构的陶瓷多层基板。通过表面电极2和其周围的陶瓷层1所形成的凹部5被覆盖陶瓷层8覆盖，因此，在该凹部5的部分形成有空隙。
另外，在该制造方法D中，在成为内部电极的电极糊料图案的周围未进行陶瓷糊料的印刷，但内部电极由于被可靠地保持在陶瓷层间，因此，即使未特地形成覆盖陶瓷层，也能确保所需的可靠性。
根据该制造方法D，如图6(c)所示，能得到一种表面电极2的周边部被覆盖陶瓷层8覆盖、仅表面电极2的中央部露出这样的结构的、表面电极2的剥离强度优异的陶瓷多层基板。
[5]制造方法E
参照图7(a)～图7(c)对陶瓷多层基板的又一制造方法E进行说明。
(1)首先，准备陶瓷生片。
(2)然后，如图7(a)所示，在陶瓷生片1a上印刷电极糊料来形成电极糊料图案2a。
(3)接下来，针对形成了将成为表面电极2(参照图1、图2)的电极糊料图案2a的陶瓷生片1a，如图7(a)所示，配设对电极糊料图案2a的至少周边部进行覆盖而不覆盖中央部的覆盖陶瓷坯层8a。
覆盖陶瓷坯层8a通过印刷与在上述[4]的制造方法D中所使用的材料相同的陶瓷糊料来形成。
(4)接下来，将多片配设了电极糊料图案2a及覆盖陶瓷坯层8a的陶瓷生片1a进行层叠和压接来形成层叠体。
在该层叠和压接工序中，配设在陶瓷生片1a上的电极糊料图案2a及覆盖陶瓷坯层8a被按压而变形，如图7(b)中示意性图示那样，埋没在陶瓷生片1a中，其上表面与周围的的陶瓷生片1a及电极糊料图案2a的上表面实质上为同一平面的状态。
(5)对在上述(4)的过程中形成的层叠体进行烧制。
此时，如图7(c)所示，能得到具有以下结构的陶瓷多层基板：电极糊料图案2a在沿着主面的方向上进行收缩，与其周围的陶瓷层(将陶瓷生片1a烧制而成的陶瓷层)1之间形成凹部5，且由电极糊料图案2a烧制而成的表面电极2的周边部被由覆盖陶瓷坯层8a烧制而成的覆盖陶瓷层8覆盖。通过表面电极2和其周围的陶瓷层1形成的凹部5被覆盖陶瓷层8覆盖，因此，在该凹部5的部分形成有空隙。
根据该制造方法E，如图7(c)所示，能得到一种表面电极周边部被覆盖陶瓷层8覆盖、仅表面电极2的中央部露出这样的结构的、表面电极2的剥离强度优异的陶瓷多层基板。
另外，本发明并不限于上述实施例，关于陶瓷基板的具体结构、内部电极的配设形态和构成材料、表面电极的具体图案等，在发明的范围内能进行各种应用和变形。
标号说明
1 陶瓷层(基材陶瓷层)
2 表面电极
3 内部电极
4 通孔导体
5 凹部
1a 陶瓷生片
2a 电极糊料图案
6 树脂糊料
7 槽
8a 覆盖陶瓷坯层
8 覆盖陶瓷层
10 陶瓷基板
20 陶瓷多层基板
Claims (8)
1.一种陶瓷多层基板，该陶瓷多层基板包括将多个陶瓷层进行层叠而成的陶瓷基板、以及配设在所述陶瓷层上的电极，其特征在于，
在任一所述陶瓷层的主面上，通过所述电极和其周围的所述陶瓷层形成有凹部。
2.如权利要求1所述的陶瓷多层基板，其特征在于，
在形成了所述凹部的所述陶瓷层上，通过进一步层叠其它陶瓷层，在所述电极与其周围的所述陶瓷层之间形成有空隙。
3.如权利要求1或2所述的陶瓷多层基板，其特征在于，
所述电极埋没在所述陶瓷层内。
4.如权利要求1至3的任一项所述的陶瓷多层基板，其特征在于，
所述凹部形成在构成所述陶瓷基板的最外层的陶瓷层的表面上，形成所述凹部的所述电极是表面电极，所述表面电极的周边部被覆盖陶瓷层所覆盖。
5.一种陶瓷多层基板的制造方法，用于制造包括将多个陶瓷层进行层叠而成的陶瓷基板、以及配设在所述陶瓷层上的电极的陶瓷多层基板，其特征在于，包括：
(a)准备陶瓷生片的工序；
(b)在所述陶瓷生片的要印刷电极形成用的电极糊料的区域的周围印刷树脂糊料的工序；
(c)在所述陶瓷生片的被所述树脂糊料围住的区域内印刷电极糊料来形成电极糊料图案的工序；
(d)将形成了所述电极糊料图案的所述陶瓷生片进行层叠来形成层叠体的工序；以及
(e)对所述层叠体进行烧制的工序。
6.一种陶瓷多层基板的制造方法，用于制造包括将多个陶瓷层进行层叠而成的陶瓷基板、以及配设在所述陶瓷层上的电极的陶瓷多层基板，其特征在于，包括：
(a)准备陶瓷生片的工序；
(b)在所述陶瓷生片的要印刷电极形成用的电极糊料的区域的周围形成槽的工序；
(c)在所述陶瓷生片的被所述槽围住的区域内印刷电极糊料来形成电极糊料图案的工序；
(d)将形成了所述电极糊料图案的所述陶瓷生片进行层叠来形成层叠体的工序；以及
(e)对所述层叠体进行烧制的工序。
7.一种陶瓷多层基板的制造方法，用于制造包括将多个陶瓷层进行层叠而成的陶瓷基板、以及配设在所述陶瓷层上的电极的陶瓷多层基板，其特征在于，包括：
(a)准备陶瓷生片的工序；
(b)在所述陶瓷生片上印刷电极糊料来形成电极糊料图案的工序；
(c)在所述陶瓷生片上所述电极糊料图案的周围形成槽的工序；
(d)将在所述电极糊料图案的周围形成了所述槽的所述陶瓷生片进行层叠来形成层叠体的工序；以及
(e)对所述层叠体进行烧制的工序。
8.如权利要求5至7的任一项所述的陶瓷多层基板的制造方法，其特征在于，
对于形成了将成为所述陶瓷基板的表面电极的电极糊料图案的陶瓷生片，配设对所述电极糊料图案的至少周边部进行覆盖、而对中央部不进行覆盖的覆盖陶瓷坯层，使用由此得到的陶瓷生片来形成所述层叠体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011049044 | 2011-03-07 | ||
| JP2011-049044 | 2011-03-07 | ||
| PCT/JP2012/055364 WO2012121141A1 (ja) | 2011-03-07 | 2012-03-02 | セラミック多層基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103404241A true CN103404241A (zh) | 2013-11-20 |
| CN103404241B CN103404241B (zh) | 2016-11-30 |
Family
ID=
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107113985A (zh) * | 2015-01-07 | 2017-08-29 | 株式会社村田制作所 | 陶瓷基板、电子部件及陶瓷基板的制造方法 |
| CN109156080A (zh) * | 2016-05-16 | 2019-01-04 | 株式会社村田制作所 | 陶瓷电子部件 |
| WO2019129303A1 (zh) * | 2017-12-29 | 2019-07-04 | 深圳硅基仿生科技有限公司 | 带馈通电极的陶瓷基板及其制造方法 |
| TWI713059B (zh) * | 2017-05-23 | 2020-12-11 | 日商村田製作所股份有限公司 | 電子零件、以及電子零件之製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4581098A (en) * | 1984-10-19 | 1986-04-08 | International Business Machines Corporation | MLC green sheet process |
| JPH01236644A (ja) * | 1988-03-17 | 1989-09-21 | Toshiba Corp | 回路基板 |
| CN1906759A (zh) * | 2004-02-09 | 2007-01-31 | 株式会社村田制作所 | 元器件内组装及其制造方法 |
| JP2009170683A (ja) * | 2008-01-17 | 2009-07-30 | Seiko Epson Corp | 多層基板の製造方法 |
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4581098A (en) * | 1984-10-19 | 1986-04-08 | International Business Machines Corporation | MLC green sheet process |
| JPH01236644A (ja) * | 1988-03-17 | 1989-09-21 | Toshiba Corp | 回路基板 |
| CN1906759A (zh) * | 2004-02-09 | 2007-01-31 | 株式会社村田制作所 | 元器件内组装及其制造方法 |
| JP2009170683A (ja) * | 2008-01-17 | 2009-07-30 | Seiko Epson Corp | 多層基板の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107113985A (zh) * | 2015-01-07 | 2017-08-29 | 株式会社村田制作所 | 陶瓷基板、电子部件及陶瓷基板的制造方法 |
| CN109156080A (zh) * | 2016-05-16 | 2019-01-04 | 株式会社村田制作所 | 陶瓷电子部件 |
| CN109156080B (zh) * | 2016-05-16 | 2021-10-08 | 株式会社村田制作所 | 陶瓷电子部件 |
| TWI713059B (zh) * | 2017-05-23 | 2020-12-11 | 日商村田製作所股份有限公司 | 電子零件、以及電子零件之製造方法 |
| US11450483B2 (en) | 2017-05-23 | 2022-09-20 | Murata Manufacturing Co., Ltd. | Electronic component with baked electrodes and having a continuously curved recess |
| WO2019129303A1 (zh) * | 2017-12-29 | 2019-07-04 | 深圳硅基仿生科技有限公司 | 带馈通电极的陶瓷基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2012121141A1 (ja) | 2014-07-17 |
| JP5574038B2 (ja) | 2014-08-20 |
| US20130330509A1 (en) | 2013-12-12 |
| US9056442B2 (en) | 2015-06-16 |
| WO2012121141A1 (ja) | 2012-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101341808B (zh) | 陶瓷多层基板的制造方法 | |
| CN101347058B (zh) | 陶瓷多层基板的制造方法 | |
| JP5574038B2 (ja) | セラミック多層基板およびその製造方法 | |
| CN100511510C (zh) | 陶瓷电子部件及其制造方法 | |
| KR20000049183A (ko) | 지지대상의 소성 다층 회로판의 공동 치수를 제어하는 방법 | |
| JPWO2018212119A1 (ja) | 積層型電子部品および積層型電子部品の製造方法 | |
| CN103460818A (zh) | 陶瓷多层基板 | |
| JP2003246680A (ja) | 多層セラミック基板の製造方法 | |
| JP2010098291A (ja) | 無収縮セラミック基板及び無収縮セラミック基板の製造方法 | |
| CN103039132B (zh) | 陶瓷多层基板及其制造方法 | |
| CN103404241B (zh) | 陶瓷多层基板及其制造方法 | |
| JP4820149B2 (ja) | 導電性ペーストの製造方法および配線基板の製造方法 | |
| JP5201903B2 (ja) | 多層配線基板およびその製造方法、並びにビアホール導体用組成物 | |
| JP4548612B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2004296721A (ja) | 複数個取り用大型基板 | |
| JP2016201503A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2005150669A (ja) | 多層セラミック基板の製造方法および多層セラミック基板 | |
| JP2010225707A (ja) | セラミック多層基板及びその製造方法 | |
| JP2013165086A (ja) | セラミック多層基板とセラミック多層基板の製造方法 | |
| JP2003246681A (ja) | 多層セラミック基板の製造方法 | |
| JPH10294561A (ja) | 高脱バインダ性多層配線基板およびその製法 | |
| JP5046099B2 (ja) | 多層セラミックス基板の製造方法 | |
| JP2004342683A (ja) | 多層セラミック基板の製造方法 | |
| JP2005203631A (ja) | 多層セラミック基板およびその製造方法 | |
| JP2006270083A (ja) | 集合基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |