JP4820149B2 - 導電性ペーストの製造方法および配線基板の製造方法 - Google Patents
導電性ペーストの製造方法および配線基板の製造方法 Download PDFInfo
- Publication number
- JP4820149B2 JP4820149B2 JP2005330944A JP2005330944A JP4820149B2 JP 4820149 B2 JP4820149 B2 JP 4820149B2 JP 2005330944 A JP2005330944 A JP 2005330944A JP 2005330944 A JP2005330944 A JP 2005330944A JP 4820149 B2 JP4820149 B2 JP 4820149B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- powder
- firing
- green sheets
- shrinkage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
ところで、低温焼成可能で多層構造の配線基板は、焼成時に平面方向および厚み方向に沿って数%〜10数%の焼成収縮を生じる。このため、ビア導体や配線パターンを所定の位置に形成したガラス−セラミックからなる複数のグリーンシートを積層し、得られたグリーンシート積層体の両面に、上記ガラス−セラミックの焼成温度では焼成しない焼成収縮抑制シートを更に積層した状態で焼成する、いわゆる収縮焼成抑制プロセスが行われている。
上記接続不良を防ぐため、Ag粉末およびフレーク状フィラを含有するビア導体用の導電ペーストを用いるガラスセラミック多層配線基板の製造方法が提案されている(例えば、特許文献1参照)。
また、全体の95wt%以上が平均粒径が3〜10μmのAg粉末がである導体粉末と、有機ビヒクルとを含み、且つガラスフリットを含まない導体ペーストも提案されている(例えば、特許文献2参照)。
即ち、本発明の導電性ペーストの製造方法(請求項1)は、ガラス−セラミックからなる複数のグリーンシートごとの厚み方向に沿って貫通して充填されると共に、かかる複数のグリーンシートを積層し且つこれらの両面にかかるグリーンシートの焼成温度では焼成しない焼成収縮抑制シートを積層して焼成される導電性ペーストの製造方法であって、タップ密度が5g/cm 3 以上の第1のAg粉末と、タップ密度が1〜4g/cm 3 の第2のAg粉末とからなる2種類のAg粉末を配合する工程を含む、ことを特徴とする。
しかも、タップ密度が異なる2種類のAg粉末を配合されているため、これらAg粉末同士の間に空隙が形成され易くなる。そのため、グリーンシートのビアホール内に上記導電性ペーストを充填し且つ焼成すると、平面方向の焼成収縮が抑制されているグリーンシートの厚み方向に沿った収縮が始まるまでは、上記Ag粉末の焼結が遅延されると共に、グリーンシートの厚み方向に沿った焼成収縮に追随して収縮し易くなる。この結果、焼成後のビア導体が、その軸方向に沿って隣接するガラス−セラミックの絶縁層との境界側に突出する前記「突き上げ」を確実に抑制することができる。
尚、前記導電性ペーストは、前記2種類のAg粉末のほか、バインダ樹脂、可塑剤、および溶剤が適量ずつ配合されて製造される。
これによれば、タップ密度が異なる2種類のAg粉末が所定範囲の割合で配合して製造されているため、これらAg粉末同士の間に空隙が形成され易くなり、前述したビアホール内に充填された上記導電性ペーストが、グリーンシートの厚み方向に沿った焼成収縮に追随して一層軸方向に沿って収縮し易くなる。
尚、100重量部の第1のAg粉末に対する第2のAg粉末の配合量が、10重量部未満となったり、あるいは70重量部を越えると、かかる2種類のAg粉末間における空隙が形成されにくくなるため、これらを除いた前記範囲とした。
これによれば、ビア導体となる前記導電性ペーストの軸方向に沿った焼成収縮が、これを含むグリーンシートの厚み方向の焼成収縮に追随するため、焼成後のビア導体に突き上げが生じにくくなる。従って、突き上げによる内部配線の厚み方向の変位が抑制され、隣接する内部配線との間で短絡を生じにくくなると共に、ビア導体と内部配線との導通を容易に確保できる配線基板を得ることができる。
尚、本発明には、前記焼成工程の後に、前記焼成収縮抑制シートを除去する工程を有する、配線基板の製造方法も含まれる。
本発明の目的とする導電性ペーストは、タップ密度が5g/cm3以上である第1のAg粉末:100重量部に対し、タップ密度が1〜4g/cm3の範囲にある第2のAg粉末を10〜70重量部にして配合し且つ混合する工程と、かかるAg粉末の混合物にバインダ樹脂、可塑剤、および溶剤を適量ずつ配合する工程と、によって製造される。尚、上記タップ密度は、100gのAg粉末を100mlのメスシリンダに入れ、これに振動を50回加えることで測定した。
上記バインダ樹脂には、5〜15重量部のエチルセルロール系樹脂を、上記可塑剤には、0.1〜5重量部のジオクチルフタレートを、上記溶剤には、5〜20重量部のターピネオールを用い、これらを配合したものである。
図1の模式的部分断面図で示すように、主にガラス−アルミナ(セラミック)からなるグリーンシートs1〜s3を用意する。これらは、ホウケイ酸系ガラス粉末、平均粒径が数μmのアルミナ粉末、樹脂バインダ、可塑剤、および溶剤を混合して得たセラミックスラリを、ドクターブレード法により厚みが約100〜約200μmのシートに成形したものである。
次いで、グリーンシートs1〜s3における所定の位置に、これらの表面と裏面との間を貫通する内径が約150μmのビアホールh1〜h3を打ち抜き加工によって形成する。このうち、ビアホールh2,h3は、グリーンシートs2,s3の積層時に同軸心となる。
更に、予め積層したグリーンシートs2,s3において、互いに連通するビアホールh2,h3内に追ってビア導体となる本発明により得られた導電性ペーストv2を、上記と同様にして充填する。かかる導電性ペーストv2の下端面は、グリーンシートh1との積層時に、上記配線パターンpと接触可能な位置にある。尚、導電性ペーストv2は、ビアホールh2,h3内に個別に充填した後、グリーンシートs2,s3を積層する順序で形成しても良い。
更に、図3に示すように、グリーンシートh1の上に、グリーンシートs2,s3を積層・圧着して、グリーンシート積層体GSを形成する。この際、配線パターンpにおける右端側の上に、導電性ペーストv2の下端面が接触するようにする。尚、導電性ペーストv2の下端側は、配線パターンpの厚み分に応じて軸方向に若干短縮されることになる。
更に、上記複合積層体ZSを図示しない焼成炉に挿入し、例えば100〜800℃の温度帯に加熱して前記有機バインダなどの有機成分を除去した後、更に約800〜1000℃の温度帯に加熱して、グリーンシートs1〜s3および導電性ペーストv1,v2を焼成する。
グリーンシートs1〜s3は、平面方向と厚み方向との双方に沿って焼成収縮し、導電性ペーストv1,v2は、径方向(上記平面方向)と軸方向(上記厚み方向)との双方に沿って焼成収縮しようとする。
しかし、一対の焼成収縮抑制シートy1,y2の間に挟まれているグリーンシートs1〜s3は、平面方向の焼成収縮を抑制されるため、厚み方向の焼成収縮を生じる。かかるグリーンシートs1〜s3の厚み方向に沿った焼成収縮が開始されるまでの間に、導電性ペーストv1,v2は、バインダ樹脂などが揮発・除去されるが、タップ密度の異なる前記第1および第2のAg粉末同士間の隙間は残存している。
一方、焼成収縮抑制シートy1,y2によって、グリーンシートs1〜s3の平面方向に沿った焼成収縮が抑制されているため、これに応じて導電性ペーストv1,v2の径方向に沿った焼成収縮も抑制される。
焼成工程の終了に、前記焼成収縮抑制シートy1,y2をサンドブラスト法によって剥離・除去する。尚、かかる焼成収縮抑制シートy1,y2の除去は、その他の化学的処理または物理的処理方法によって除去・剥離しても良い。
配線基板1は、図5に示すように、グリーンシートs1〜s3が厚み方向に沿って焼成収縮したガラス−セラミックの絶縁層S1〜S3を備え、これらを貫通して前記導電性ペーストv1,v2を焼成収縮したビア導体V1,V2が形成されている。かかるビア導体V1,V2は、導電性ペーストv1,v2の軸方向に沿った焼成収縮がグリーンシートs1〜s3の厚み方向に沿った焼成収縮に追随しているため、ガラス−セラミックの絶縁層S1,S2の境界を越えた突き上げを生じていないと共に、配線パターンpが焼成された内部配線Pに変位を与えていない。また、ビア導体V1,V2は、配線基板1の表面2および裏面3にも突出していない。尚、平面方向に沿った焼成収縮量の差に応じて、ビア導体V1,V2の外周面とガラス−セラミック層S1〜S3との間には、極く僅かの隙間が形成されている。
従って、本発明により製造される導電性ペーストv1,v2を用いることで、内部のビア導体V1,V2に突き上げがなく、且つ内部配線Pが変位していないため、これらの導通が確実に取れる配線基板1を製造することができる。
タップ密度が5g/cm3以上である第1のAg粉末:100重量部に対し、タップ密度が1〜4g/cm3の範囲にある第2のAg粉末を0〜100重量部に変化させて配合する且つ混合するか、第2のAg粉末のみを用いる共に、かかる第1および第2Ag粉末の全体に対し、同じバインダ樹脂、可塑剤、および溶剤を10〜30重量部に変化させて配合し、複数種の導電性ペーストを製造した。
そのうち、バインダ樹脂、可塑剤、および溶剤の全体を20重量部とし、且つ第1および第2Ag粉末全体を80重量部として得た導電性ペーストを選択して、表1に示すように、実施例1〜6および比較例1〜4の導電性ペーストとした。
次に、各組ごとのグリーンシートs1〜s3を積層・圧着し、得れたグリーンシート積層体GSごとに各例ごとの導電性ペーストを用いて、前記図3に示したグリーンシート積層体GSを形成した。かかる積層体GSごとの両面にアルミナを主成分とする同じ組成と厚みの収縮抑制シートy1,y2を積層・圧着して複合積層体ZSを形成した後、各例ごとの複合積層体ZSを形成した。
更に、各例ごとの複合積層体ZSを図示しない焼成炉に挿入して、900℃×30分加熱する焼成工程を行った。
そして、未焼成の収縮抑制シートy1,y2を剥離して、焼成されたガラス−セラミックの絶縁層S1〜S3を基板本体とする各例の配線基板を得た。
また、上記切断した各例の配線基板において、焼成後のビア導体V1,V2の周面とガラス−セラミックの絶縁層S1〜S3との間に位置する最大の隙間xが50μm未満を◎、50μm以上を×として、表1に示した。
表1によれば、タップ密度が5g/cm3以上である100重量部の第1のAg粉末に対し、タップ密度が1〜4g/cm3の範囲の第2のAg粉末を10〜70重量部で配合して製造した導電性ペーストv1,v2を用いた実施例1〜6の配線基板1では、全て突き上げ量tが20μm未満で且つ隙間xが50μm未満となった。
更に、本発明による第1および第2のAg粉末を所定の割合で配合して製造した導電性ペーストv1,v2を用い、且つ配線パターンpを含むグリーンシートS1〜S2のグリーンシート積層体GSを、一対の焼成収縮抑制シートy1,y2間に挟んで焼成する本発明による配線基板1の製造方法の優位性が容易に理解できた。
本発明の導電性ペーストの製造方法に用いる第1および第2のAg粉末は、純Agに限らず、Ag−Au系、Ag−Cu系、Ag−Pd系などの合金でも良く、且つこれらAg粉末のアスペクト比は約1〜2の範囲であれば良い。
また、上記導電性ペーストの製造方法に用いる第1および第2のAg粉末は、それぞれのタップ密度に対応する平均粒径の分布範囲および両者の配合比によって規定することも可能である。
更に、上記導電性ペーストの製造に用いるバインダ樹脂、可塑剤、および溶剤は、第1および第2のAg粉末の合計に対し、約10〜22重量部にして配合すれば良い。
s1〜s3…グリーンシート
y1,y2…焼成収縮抑制シート
v1,v1…導電性ペースト
GS…………グリーンシート
ZS…………複合積層体
Claims (3)
- ガラス−セラミックからなる複数のグリーンシートごとの厚み方向に沿って貫通して充填されると共に、かかる複数のグリーンシートを積層し且つこれらの両面にかかるグリーンシートの焼成温度では焼成しない焼成収縮抑制シートを積層して焼成される導電性ペーストの製造方法であって、
タップ密度が5g/cm 3 以上の第1のAg粉末と、タップ密度が1〜4g/cm 3 の第2のAg粉末とからなる2種類のAg粉末を配合する工程を含む、
ことを特徴とする導電性ペーストの製造方法。 - 100重量部の前記第1のAg粉末に対し、前記第2のAg粉末は、10〜70重量部が配合される、
ことを特徴とする請求項1に記載の導電性ペーストの製造方法。 - 請求項1,2の製造方法により得られた導電性ペーストをガラス−セラミックからなる複数のグリーンシートごとの厚み方向に沿って貫通して充填する工程と、
上記グリーンシートを積層してグリーンシート積層体を形成する工程と、
上記グリーンシート積層体の両面に、かかるグリーンシートの焼成温度では焼成しない焼成収縮抑制シートをそれぞれ積層して、複合積層体を形成する工程と、
上記複合積層体を、複数の上記グリーンシートの焼成温度で焼成する工程と、を含む、
ことを特徴とする配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005330944A JP4820149B2 (ja) | 2005-11-16 | 2005-11-16 | 導電性ペーストの製造方法および配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005330944A JP4820149B2 (ja) | 2005-11-16 | 2005-11-16 | 導電性ペーストの製造方法および配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007141978A JP2007141978A (ja) | 2007-06-07 |
JP4820149B2 true JP4820149B2 (ja) | 2011-11-24 |
Family
ID=38204524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005330944A Expired - Fee Related JP4820149B2 (ja) | 2005-11-16 | 2005-11-16 | 導電性ペーストの製造方法および配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4820149B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013089128A1 (ja) * | 2011-12-16 | 2013-06-20 | 株式会社村田製作所 | 導電性組成物、多層セラミック基板およびその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09282941A (ja) * | 1996-04-16 | 1997-10-31 | Ube Ind Ltd | 導電性ペースト並びにそれを用いた積層セラミック電子部品およびその製造方法 |
JP2002198660A (ja) * | 2000-12-27 | 2002-07-12 | Kyocera Corp | 回路基板及びその製造方法 |
JP4059063B2 (ja) * | 2002-11-11 | 2008-03-12 | 株式会社村田製作所 | セラミック多層基板およびその製造方法 |
-
2005
- 2005-11-16 JP JP2005330944A patent/JP4820149B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007141978A (ja) | 2007-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3571957B2 (ja) | 導体ペーストおよびセラミック多層基板の製造方法 | |
JP4518885B2 (ja) | セラミック電子部品及びその製造方法 | |
JP3422233B2 (ja) | バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法 | |
JP3467872B2 (ja) | 多層セラミック基板の製造方法 | |
JP4819516B2 (ja) | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 | |
JP2010098291A (ja) | 無収縮セラミック基板及び無収縮セラミック基板の製造方法 | |
JP3467873B2 (ja) | 多層セラミック基板の製造方法 | |
JP4820149B2 (ja) | 導電性ペーストの製造方法および配線基板の製造方法 | |
JP2004047856A (ja) | 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法 | |
JP5385070B2 (ja) | ペースト組成物 | |
JP4420136B2 (ja) | セラミック成形体の製造方法 | |
JP5034660B2 (ja) | セラミック基板の製造方法、セラミック基板、および電子装置 | |
JP4732227B2 (ja) | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法 | |
JP4385484B2 (ja) | 多層セラミック基板の製造方法および銅系導電性ペースト | |
JP2007221115A (ja) | 導体ペースト及び多層セラミック基板の製造方法 | |
JP4796809B2 (ja) | 積層電子部品 | |
JP4293444B2 (ja) | 導電性ペースト | |
JP4948459B2 (ja) | ペースト組成物 | |
JP4099097B2 (ja) | ビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 | |
JP2004288915A (ja) | ビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 | |
JP2006108399A (ja) | フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板 | |
JP2013110228A (ja) | セラミック回路基板の製造方法 | |
JP2010225707A (ja) | セラミック多層基板及びその製造方法 | |
JP2004265898A (ja) | 多層セラミック基板およびその製造方法 | |
JP2006108215A (ja) | セラミック多層基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110902 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4820149 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |