JPH01259540A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01259540A
JPH01259540A JP63087886A JP8788688A JPH01259540A JP H01259540 A JPH01259540 A JP H01259540A JP 63087886 A JP63087886 A JP 63087886A JP 8788688 A JP8788688 A JP 8788688A JP H01259540 A JPH01259540 A JP H01259540A
Authority
JP
Japan
Prior art keywords
bonding
metal wire
metal
bonding pad
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63087886A
Other languages
English (en)
Inventor
Jun Ueda
順 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63087886A priority Critical patent/JPH01259540A/ja
Publication of JPH01259540A publication Critical patent/JPH01259540A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の構造に関し、特にはワイヤーボン
ディングされる半導体装置の構造に係る。
（従来の技術） 従来、半導体基板上に構築された半導体素子と外部リー
ドとの配線方法としてワイヤーボンディングが知られて
おり、特に、ワイヤーボンディングの高速化を計った高
速ボンディング装置による自動ボンディングの場合には
、ボールボンディング法が広く用いられている。これは
、ボンディングパッド部の配電パッドメタルの表面に球
状のボールを形成した金属ワイヤーを接着する方法であ
る。そして、この接着の際、金属ワイヤーのボールはボ
ンディングパッド部でつぶされ、金属ワイヤーの直径の
約３〜４倍の範囲に広がることになる。
第３図に、ポールボンディング法を用いてボンディング
を行った場合の半導体装置の部分断面を示す。同図にお
いて、ａは半導体装置、ｂは半導体素子、Ｃはボンディ
ングパッド部、ｄは配電パッドメタル、ｅは金属ワイヤ
ー、ｆは金属ワイヤーのボールつぶれである。すなわち
、ボンディングパッド部Ｃは、接着する金属ワイヤー〇
の直径の約３〜４倍に相当する接着面積をとる必要があ
った。例えば、直径２０／７ｍの金属ワイヤーをボ−ル
ボンディング法によりボンディングするには、直径が約
６０〜８０μｍのボンディングパッドが必要となる。
（発明が解決しようとする課題） このように、上記従来の半導体装置は、ボンディングパ
ッド面積を、ボンディングする金属ワイヤーの直径の３
〜４倍の径に相当する面積としなければならず、このこ
とが半導体装置を小型化する際の妨げとなっていた。
また、ボンディングパッドに金属ワイヤーを接着する際
に、ボールつぶれを少なくするために金属ワイヤーのボ
ールを小さくすることも考えられるが、この場合、半導
体素子と金属ワイヤーとのボンディング強度が低下する
という問題があった。
本発明は係る実情に濡みてなされたもので、ボンディン
グパッド部の表面に凹部を形成し、更にそのボンディン
グパッド部の表面に配電パッドメタルを形成してなる半
導体素子を有する半導体装置を提供することを目的とし
ている。
（課題を解決するための手段） 本発明の半導体装置は、半導体基板の一主面に半導体素
子が構築され、該半導体素子のボンディングパッド部の
表面に配電パッドメタルが形成された半導体素子と外部
リードとがワイヤーボンディングされるものにおいて、
前記ボンディングパッド部の表面の１部分または全体に
１個もしくは複数個の凹部が設けられるとともに、該凹
部を含むボンディングパッド部の表面に配電パッドメタ
ルが形成されたものである。
（作用） 半導体素子のボンディングパッド部表面の一部分または
全体に、１個もしくは複数個の例えば、錐体状の凹部を
設ける。次に、この凹部を含むボンディングパッド部表
面に例えば電子ビーム蒸着によって、ＡＡ又は７１．ｕ
等の単体金属膜或いは積層金属膜からなる配電パッドメ
タルを凹部もしくは凹部とその周辺等配線条件に応じて
選択的に形成する。そして、このように配電パッドメタ
ルを形成した後、このボンディングパッドに金属ワイヤ
ーをボールボンディング法により接着する。すると、金
属ワイヤーのボールは接着によってつぶれても横方向に
大きく広がることがなく、少ない接着面積で半導体素子
と金属ワイヤーとをボンディングする。また、凹部の内
側に配線パッドメタルを形成したことにより配電パッド
メタルが半導体素子と金属ワイヤーとの十分なボンディ
ング強度を確保する。
（実施例） 以下、本発明の一実施例を図面を参照して説明する。
第１図は半導体装置１とリードフレーム２とをワイヤー
ボンディングした状態を示している。
同図において、半導体装置１は半導体素子３のボンディ
ングパッド部３ａの表面に凹部３ｂを設け、さらにこの
凹部３ｂを含むボンディングパッド部３ａの表面適所に
配電パッドメタル４を形成している。そして、上記凹部
３ｂを除く半導体素子３及び配電パッドメタル４の表面
全体に保護膜５を形成している。一方、上記凹部３ｂに
は金属ワイヤー７をボンディングしている。
凹部３ｂは例えば異方性エツチング液を用いることによ
って形成することができる。この凹部３ｂを形成する位
置としては、ボンディングパッド部３ａの一部分もしく
は全体に形成する。また、凹部３ｂの形状としては、例
えば錐体状、半球状等に形成する。゛また、本実施例で
は、凹部３ｂの数は金属ワイヤー７−本に対して１個設
けているが、複数個の小凹部（図示省略）を設けるよう
にしてもよい。なお、凹部３ｂの位置、形状、数は接着
する金属ワイヤー７の太さによって決定する。
配電パッドメタル４は、電子ビーム蒸着、抵抗加熱蒸着
、或いはスパッタ法電解メツキ等の方法により形成する
。この配電パッドメタル４の材質としては、ＡＪ又はＡ
ｕ等の単体金属膜、或いはこれらＡＩ又はＡｕ等の積層
金属膜を用いる。そして、この配電パッドメタル４は、
上記凹部３ｂもしくは凹部３ｂとその周辺等配線条件に
応じて選択的に形成する。
保護膜５はボンディングパッド部３ａの表面に凹部３ｂ
及び配電パッドメタル４を形成後、半導体素子３の表面
全体を覆って形成する。その形成方法は、プラズマＣＶ
Ｄ等により２０００〜６０００人程度の膜厚でＳｉＮや
Ｓ　ｉ　Ｏｚ等の保護膜５を形成する。
半導体装置１は半導体基板の一主面に半導体素子３を構
築した後、上記凹部３ｂ、配電パッドメタル４、保ａＩ
ＩＩ！５を形成したものである。この半導体装置１の製
造は、まず、半導体基板の一主面上に同性質の半導体素
子３を多数構築する。次に、各々の半導体素子３につい
て上記凹部３ｂ、次いで上記配電パッドメタル４を形成
後、半導体素子３の表面全体を保護膜５で覆う。その後
、上記ボンディングバット部３ａとスクライブライン部
（図示省略）の保護膜５をエツチングによって除去する
。そして、半導体基板のスクライブラインに沿って、多
数構築した半導体素子３を各々のチップ（半導体装置）
１に分割する。
こうして得られた半導体装置１をリードフレーム２ある
いはセラミックパッケージ等に固定し、金属ワイヤー７
を用いてワイヤーボンディングを行う。
ワイヤーボンディングでは、ボンディングパ・ント部３
ａに金属ワイヤー７を熱圧着、振動圧着等によって接着
する。この際、ボンディングパッド部３ａには凹部３ｂ
を配置しているので、金属ワイヤー７のボールが接着に
よってつぶれても横方向に広がることがない。このため
、接着する金属ワイヤー７の断面積にほぼ等しい少ない
接着面積で半導体装置１と金属ワイヤー７とを接着する
ことができる。また、凹部３ｂの内側に配線パッドメタ
ル４を形成しているので、半導体装置１と金属ワイヤー
７との十分なボンディング強度を確保することができる
。
（発明の効果） 本発明の半導体装置によれば、ボンディングパッド部に
形成した凹部に金属ワイヤーを接着することにより、ワ
イヤーボンディングに必要なボンディングパッドの面積
を大幅に縮小することができ、半導体チップのチップ面
積の縮小が可能となる。このため、半導体装置製造の際
にチップの実装密度を高めて半導体装置の製造コストの
低減を図ったり、デバイスの小型化が可能となる。また
、凹部３ｂの内側に配線パッドメタル４を形成している
ので、半導体装置１と金属ワイヤー７との十分なボンデ
ィング強度を確保することができる等の効果がある。
【図面の簡単な説明】
第１図及び第２図は本発明の図面を示し、第１図は半導
体装置とリードフレームとをワイヤーボンディングした
状態を示す部分断面図、第２図はボンディングパッド部
の平面図、第３図は従来の半導体装置のワイヤーボンデ
ィングした状態を示す部分断面図である。 １・・・半導体装ｔ　　　２・・・リードフレーム３・
・・半導体素子 ３ａ・・・ボンディングパッド部 ３ｂ・・・凹部　　　　　　４・・・配電パッドメタル
７・・・金属ワイヤー 第７図 　　　３ｂ 第２図

Claims (1)

  1. 【特許請求の範囲】 １）半導体基板の一主面に半導体素子が構築され、該半
    導体素子のボンディングパッド部の表面に配電パッドメ
    タルが形成された半導体素子と外部リードとがワイヤー
    ボンディングされるものにおいて、 前記ボンディングパッド部の表面の１部分 または全体に１個もしくは複数個の凹部が設けられると
    ともに、該凹部を含むボンディングパッド部の表面に配
    電パッドメタルが形成されたことを特徴とする半導体装
    置。
JP63087886A 1988-04-08 1988-04-08 半導体装置 Pending JPH01259540A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63087886A JPH01259540A (ja) 1988-04-08 1988-04-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63087886A JPH01259540A (ja) 1988-04-08 1988-04-08 半導体装置

Publications (1)

Publication Number Publication Date
JPH01259540A true JPH01259540A (ja) 1989-10-17

Family

ID=13927355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63087886A Pending JPH01259540A (ja) 1988-04-08 1988-04-08 半導体装置

Country Status (1)

Country Link
JP (1) JPH01259540A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2790141A1 (fr) * 1999-02-22 2000-08-25 St Microelectronics Sa Circuit integre de faible encombrement
JP2008053428A (ja) * 2006-08-24 2008-03-06 Seiko Instruments Inc 半導体装置
US9681534B2 (en) 2011-03-25 2017-06-13 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2790141A1 (fr) * 1999-02-22 2000-08-25 St Microelectronics Sa Circuit integre de faible encombrement
JP2008053428A (ja) * 2006-08-24 2008-03-06 Seiko Instruments Inc 半導体装置
US9681534B2 (en) 2011-03-25 2017-06-13 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate

Similar Documents

Publication Publication Date Title
US6118176A (en) Stacked chip assembly utilizing a lead frame
CN101728348B (zh) 半导体装置及其制造方法
JP3660918B2 (ja) 半導体装置及びその製造方法
JPH09330934A (ja) 半導体装置及びその製造方法
EP0265927A2 (en) Wire stacked bonding method
US7226814B2 (en) Semiconductor package device and method for fabricating the same
US20030134451A1 (en) Structure and process for packaging back-to-back chips
US5463255A (en) Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion
JP2001156251A (ja) 半導体装置
JPH01259540A (ja) 半導体装置
JPH08306724A (ja) 半導体装置およびその製造方法ならびにその実装方法
JPH08264712A (ja) 半導体装置
KR20040057640A (ko) 비지에이 패키지의 적층 방법
US6424049B1 (en) Semiconductor device having chip-on-chip structure and semiconductor chip used therefor
JPS60241228A (ja) 半導体チツプ
JPH0590486A (ja) 半導体装置
JPH04155854A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JPH03169032A (ja) 半導体装置
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JP2622988B2 (ja) 半導体装置
JP2863287B2 (ja) 半導体装置のボンディングパッド電極の構造
JPH0414503B2 (ja)
JPH0126532B2 (ja)
JPS6177352A (ja) 半導体装置の製造方法
JPH04151842A (ja) 半導体装置