CN104519655B - 陶瓷多层基板 - Google Patents
陶瓷多层基板 Download PDFInfo
- Publication number
- CN104519655B CN104519655B CN201410441246.2A CN201410441246A CN104519655B CN 104519655 B CN104519655 B CN 104519655B CN 201410441246 A CN201410441246 A CN 201410441246A CN 104519655 B CN104519655 B CN 104519655B
- Authority
- CN
- China
- Prior art keywords
- layer
- ceramic
- via conductors
- baseplate
- surface layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及能抑制烧制时的收缩的陶瓷多层基板,使高密度地配置有端子的元器件的安装成为可能,且能确保与该元器件的连接强度,并且能防止来自外部的水分进入到其内部。在对多个绝缘层(2a~2d)进行层叠、烧制而成的陶瓷多层基板(1)中,最表层的绝缘层(2a)包括:陶瓷层(3b);层叠在该陶瓷层(3b)上的收缩抑制层(3a);以及表层通孔导体(4a),该表层通孔导体(4a)贯通陶瓷层(3b)及收缩抑制层(3a),且形成为随着接近下层侧其前端变细的锥状,从形成陶瓷多层基板(1)的表面的收缩抑制层(3a)露出的端面与安装在陶瓷多层基板(1)的表面上的元器件的端子直接相连接,将收缩抑制层(3a)中含有的氧化铝的重量比率设定得比陶瓷层(3b)要高。
Description
技术领域
本发明涉及将由陶瓷材料形成的多个绝缘层进行层叠、烧制而成的陶瓷多层基板。
背景技术
作为移动电话等各种电子设备的电路形成基板,广泛使用陶瓷多层基板。在该陶瓷多层基板的制造方法中,例如,在陶瓷生片上形成通孔,将导电材料填充到该通孔内,形成作为层间连接导体的通孔导体,然后,在陶瓷生片的主面上形成布线电极。然后,对同样形成的多个陶瓷生片进行层叠和烧制,从而得到陶瓷多层基板。
已知在这种陶瓷生片中,在烧制时会发生收缩。此外,对于每个陶瓷生片,该收缩量也存在偏差,尤其是,若在陶瓷生片在主面方向(平面方向)上的收缩量发生偏差,则形成在各陶瓷生片上的布线电极、通孔导体会产生位置偏差,在相邻的陶瓷生片之间,要连接的布线电极与通孔导体有可能无法实现正常的连接。近年来,随着电子设备的小型化,对形成在陶瓷多层基板上的布线电极细线化和通孔导体的小型化有所要求,这样的技术问题变得日益显著。
因此,以往,提出了一种陶瓷多层基板,能抑制烧制时产生的、在平面方向上的收缩(参照专利文献1)。如图5所示,该陶瓷多层基板100是将第1绝缘层101a与第2绝缘层101b交替层叠而成,在其内部和表面形成有各种布线电极102和通孔导体103。在此情况下,第1绝缘层101a和第2绝缘层101b由在陶瓷层基板100烧制时收缩开始温度及收缩结束温度互不相同的玻璃陶瓷构成,并对各个绝缘层101a、101b的材料进行选择,以在第1绝缘层101a的烧制收缩结束之后,开始第2绝缘层101b的烧制收缩。
由此,在第1绝缘层101a开始烧制收缩时,相邻的第2绝缘层101b还未开始烧制收缩,因此,能抑制第1绝缘层101a在主面方向(平面方向)上的收缩。此外,在第2绝缘层101b开始烧制收缩时,相邻的第1绝缘层101a的烧制收缩已经结束,由此,能抑制第2绝缘层101b在平面方向上的收缩。其结果是,能抑制陶瓷多层基板在平面方向上的收缩,由此,能防止陶瓷多层基板100烧制时产生的、形成在各绝缘层101a、101b上的布线电极102和通孔导体103的位置偏差。
然而,在这样的陶瓷多层基板100中,具有在抑制平面方向上的收缩时、与平面方向垂直的方向(层叠方向)的收缩量变大这样的性质。此外,形成在陶瓷多层基板100内部的通孔导体103在烧制时基本上在不受各绝缘层101a、101b的影响的情况下进行收缩,其在层叠方向上的收缩量比各绝缘层101a、101b在层叠方向上的收缩量要少。因此,例如,若将其它通孔导体103配置在形成于最表层的通孔导体103的正下方,则在陶瓷多层基板100烧制时会产生以下现象:即,最表层的通孔导体103被该其它通孔导体103朝上推,产生最表层的通孔导体103从陶瓷多层基板100的表面隆起这样的现象。该隆起成为使安装在陶瓷多层基板100的表面的元器件的安装性降低的主要原因,因此是不合适的。
因此,在该陶瓷多层基板100中,将最表层的通孔导体103的表面侧的横截面积形成得比内层侧小。由此,覆盖最表层的通孔导体103的周侧面的绝缘层101a、101b相对于配置在正下方的通孔导体103在烧制时的上推应力起到阻力的作用,因此,能防止最表层的通孔导体103的隆起。
现有技术文献
专利文献
专利文献1:日本专利特开2008-186909号公报(参照段落0015~0018、图1等)
发明内容
发明所要解决的技术问题
然而,存在以下情况,即,在将安装到上述陶瓷多层基板100的表面的安装元器件的端子与最表层的通孔导体103所露出的端面相连接时,在该通孔导体103上另外设置安装用的连接盘电极,使该连接盘电极与元器件的端子相连接,从而确保元器件的连接强度。然而,该连接盘电极的面积形成得比最表层的通孔导体103从陶瓷多层基板的表面露出的端面的面积要大,因此,难以应对高密度地配置了端子的IC等元器件的安装。
为了应对该高密度元器件的安装,近年来,也提出有一种不设置连接盘电极、而将通孔导体103直接与元器件的端子相连接的技术,但在将该技术应用于上述陶瓷多层基板100时,最表层的通孔导体103被形成为随着接近表层侧其横截面积减小,因此,有时无法得到与安装元器件的足够的连接强度。
作为该技术问题的解决对策,可以考虑以下方法,即,将与安装元器件的端子直接相连接的陶瓷多层基板100的最表层的通孔导体103的形状形成为随着接近表层侧其横截面积增大,从而增大与安装元器件的连接面的面积。然而,在上述陶瓷多层基板100中,烧制时各绝缘层101a、101b的收缩得到抑制,但通孔导体103的收缩无法得到抑制,因此,各绝缘层101a、101b和通孔导体103之间在烧制时的收缩量会产生的差异,在通孔导体103与各绝缘层101a、101b之间产生间隙。
然后,由于水分从该间隙进入到陶瓷多层基板100的内部,在陶瓷多层基板100的内部产生迁移以使各绝缘层101a、101b的绝缘电阻下降,或因安装元器件安装时的热量等使进入到内部的水分发生膨胀,各绝缘层101a、101b有可能因此此时的膨胀力而发生破损。此外,若此时的膨胀力作用于熔融时的元器件安装用的焊料,则也有可能发生焊料向周围飞散而导致相邻的通孔导体彼此之间发生短路这样的焊料飞溅(solder flash)。
本发明是鉴于上述技术问题而完成的,其目的在于,在能抑制烧制时的收缩的陶瓷多层基板中,使高密度地配置有端子的元器件的安装成为可能,且能确保与该元器件的连接强度,并且能防止来自外部的水分进入到其内部。
解决技术问题所采用的技术方案
为了实现上述目的,本发明的陶瓷多层基板对由陶瓷材料形成的多个绝缘层进行层叠、烧制而成,其特征在于,最表层的所述绝缘层包括:第1陶瓷层;第2陶瓷层,该第2陶瓷层层叠在该第1陶瓷层上,且用于抑制收缩;以及表层通孔导体,该表层通孔导体贯通所述第1、第2陶瓷层,并形成为随着接近下层侧其前端变细的锥状,从所述第2陶瓷层露出的端面与安装在所述第2陶瓷层的表面上的元器件的端子直接相连接,至少所述第2陶瓷层包含抑制所述表层通孔导体的热收缩或跟随热收缩的材质。
在此情况下,从构成陶瓷多层基板的表面的最表层的绝缘层的第2陶瓷层露出的表层通孔导体的端面不经由以往所设置的连接盘电极,而是直接与安装在陶瓷多层基板的表面上的元器件的端子相连接。因此,无需设置连接盘电极,相应地能以狭窄的间距配置表层通孔导体,因此,高密度地配置了端子的元器件的安装变得可能。
此外,表层通孔导体形成为随着接近下层侧其前端变细的锥状,因此,与上述现有的陶瓷多层基板那样使表层通孔导体形成为表面侧的横截面积比内层侧要小的情况相比,能增大从第2陶瓷层露出的端面的面积。即,与上述的现有的陶瓷多层基板相比较,能增大与安装在陶瓷多层基板的表面上的元器件的连接面积,因此,能确保与元器件的连接强度。
此外,至少第2陶瓷层包含抑制烧制时的表层通孔导体的热收缩或跟随热收缩的材料,因此,在烧制时,能防止表层通孔导体与形成陶瓷多层基板的表面的第2陶瓷层之间产生间隙。因此,能防止水分从陶瓷多层基板的表面进入到内部,由此,能防止因水分进入到内部而引起的陶瓷多层基板内部的迁移、绝缘层的破损及焊料飞溅。
此外,也可以使所述第2陶瓷层中含有的氧化铝的重量比率比第1陶瓷层要高。例如,在由Cu等形成的通孔导体中,在对陶瓷多层基板进行烧制时,与第1陶瓷层及第2陶瓷层中包含的氧化铝进行偶联反应。此外,如表层通孔导体那样,在形成为随着接近下层侧其前端变细的锥状的通孔导体中,其横截面积较大的表层侧的部分在烧制时的收缩量比下层侧的部分要多,第2陶瓷层与表层通孔导体之间的间隙比第1陶瓷层与表层通孔导体之间的间隙要大。因此,通过使表层侧的第2陶瓷层中含有的氧化铝的重量比率比第1陶瓷层要高,相比第1陶瓷层,更能促进烧制时第2陶瓷层与表层通孔导体的偶联反应,能抑制表层通孔导体的表层侧的部分在烧制时发生热收缩,因此,能防止表层通孔导体与第2陶瓷层之间产生间隙。
此外,也可以使所述第2陶瓷层中含有的玻璃成分的重量比率比所述第1陶瓷层要高。若绝缘层中包含玻璃成分,则通过该玻璃成分的粘性流动,在对陶瓷多层基板进行烧制时,绝缘层跟随表层通孔导体的热收缩,从而填埋绝缘层与表层通孔导体之间产生的间隙。因此,若使第2陶瓷层中含有的玻璃成分的重量比率比第1陶瓷层要高,则第2陶瓷层跟随表层通孔导体的热收缩的跟随特性高于第1陶瓷层,因此,能防止表层通孔导体与第2陶瓷层之间产生间隙。
此外,也可以使所述第2陶瓷层烧制时的收缩开始温度比所述第1陶瓷层要低。由此,在陶瓷多层基板烧制时,表层的第2陶瓷层侧先进行收缩,因此,第2陶瓷层容易跟随表层通孔导体的热收缩,由此,能防止第2陶瓷层与表层通孔导体之间产生间隙。
此外,所述绝缘层包括:所述第1陶瓷层;所述第2陶瓷层;以及内层通孔导体,该内层通孔导体贯通该第1、第2陶瓷层,且形成为随着接近下层侧其前端变细的锥状,将所述绝缘层设置在所述最表层的绝缘层的下方,也可以至少使所述第2陶瓷层包含抑制所述表层通孔导体的热收缩或跟随热收缩的材质。由此,即使在内层的绝缘层中,也能防止内层通孔导体与第2陶瓷层之间产生间隙,因此,能进一步提高防止水分从陶瓷多层基板的表面进入到内部的效果。
也可以使所述表层通孔导体中含有的玻璃成分的重量比率比所述内层通孔导体要低。若使通孔导体中含有玻璃成分,则能抑制热收缩,因此,在烧制时,能抑制与第1及第2陶瓷层之间产生间隙。然而,例如,在对表层通孔导体的从第2陶瓷层露出的端面进行镀Ni/Au来提高与元器件的连接性的情况下,随着通孔导体中含有的玻璃成分的量增多,镀膜变得不易附着。因此,通过使表层通孔导体中含有的玻璃成分的重量比率比内层通孔导体要低,能防止烧制时第1及第2陶瓷层与表层及内层通孔导体之间产生间隙,并能容易地对表层通孔导体的从第2陶瓷层露出的端面上进行镀敷。
所述绝缘层包括:所述第1陶瓷层;所述第2陶瓷层;以及内层通孔导体,该内层通孔导体贯通该第1、第2陶瓷层,且形成为与所述表层通孔导体在层叠方向上反向的锥状,所述绝缘层设置在所述最表层的绝缘层的下方,也可以将所述内层通孔导体配置为在俯视观察时与所述表层通孔导体相重合。由此,将内层通孔导体的形状形成为与表层通孔导体在层叠方向上反向的锥状,而且,配置成在俯视观察时与表层通孔导体相重合,由此即使在内层通孔导体施加从下层朝表层上推的应力的情况下,覆盖内层通孔导体的周侧面的第1、第2陶瓷层相对于该上推应力起到阻力的作用,因此,能抑制表层通孔导体从陶瓷多层基板的表面隆起。
此外,所述表层通孔导体的最大横截面积也可以形成得比所述内层通孔导体的最大横截面积要小。由此,能容易地使表层通孔导体的间距狭窄化。此外,通过增大内层通孔导体侧的最大横截面积,例如,在将内层通孔导体配置在最表层的绝缘层的正下方的绝缘层中、且与表层通孔导体直接相连接的情况下,能提高两者的连接性。
此外,所述表层通孔导体也可以通过形成于所述第1陶瓷层的部分和形成于所述第2陶瓷层的部分来构成扩开程度不同的两个锥形形状的连续体,所述第2陶瓷层侧的所述锥形形状的扩开的程度大于所述第1陶瓷层侧的所述锥形形状的扩开的程度。由此,能容易地增大从第2陶瓷层露出的表层通孔导体的端面的面积,因此,提高与元器件的连接强度。
发明的效果
根据本发明,从构成陶瓷多层基板的表面的最表层的绝缘层的第2陶瓷层露出的表层通孔导体的端面不经由以往所设置的连接盘电极,而是直接与安装在陶瓷多层基板的表面上的元器件的端子相连接。因此,无需设置连接盘电极,相应地能以狭窄的间距配置表层通孔导体,因此,高密度地配置有端子的元器件的安装变得可能。
此外,将表层通孔导体形成为随着接近下层侧其前端变细的锥状,因此,与现有的陶瓷多层基板那样将表层通孔导体形成为表面侧的横截面积比内层侧要小的情况相比,能增大从第2陶瓷层露出的端面的面积。即,与现有的陶瓷多层基板相比较,能增大与安装在陶瓷多层基板的表面上的元器件的连接面积,因此,能确保与元器件的连接强度。
此外,至少第2陶瓷层包含抑制烧制时的表层通孔导体的热收缩或跟随热收缩的材料,因此,能防止在烧制时表层通孔导体与形成陶瓷多层基板的表面的第2陶瓷层之间产生间隙。因此,能防止水分从陶瓷多层基板的表面进入到内部,由此,能防止因水分进入到内部而引起的陶瓷多层基板内部的迁移、绝缘层的破损及焊料飞溅。
附图说明
图1是本发明的实施方式1~3所涉及的陶瓷多层基板的剖视图。
图2是本发明的实施方式4所涉及的陶瓷多层基板的剖视图。
图3是本发明的实施方式5所涉及的陶瓷多层基板的剖视图。
图4是用于说明表层通孔导体的变形例的图。
图5是现有的陶瓷多层基板的剖视图。
具体实施方式
<实施方式1>
参照图1对本发明的实施方式1所涉及的陶瓷多层基板1进行说明。另外,图1是陶瓷多层基板1的剖视图。
如图1所示,本实施方式所涉及的陶瓷多层基板1具备多个绝缘层2a~2d,该多个绝缘层2a~2d分别具有:陶瓷层3b(相当于本发明的“第1陶瓷层”);以及抑制该陶瓷层3b在烧制时的收缩的收缩抑制层3a(相当于本发明的“第2陶瓷层”),该陶瓷多层基板1通过将各绝缘层2a~2d按照规定的顺序进行层叠和压接,然后,对该层叠体进行烧制而形成。此时,最表层的绝缘层2a和配置在其下方的内层的绝缘层2b、2c分别为在陶瓷层3b上层叠了收缩抑制层3a的配置结构,与此相对地,在最下层的绝缘层2d中,该上下的位置关系相反。这是由于,若将陶瓷层3b配置在陶瓷多层基板1的最表层或最下层,则陶瓷多层基板1有可能产生开裂,因此,通过使最下层的绝缘层2d的陶瓷层3b和收缩抑制层3a的上下位置关系相反,从而成为在陶瓷多层基板1的最表层和最下层配置有收缩抑制层3a的结构。另外,形成陶瓷多层基板1的绝缘层的总数可以适当变更。
各陶瓷层3b分别由含有氧化铝、玻璃成分等的陶瓷材料形成,在对陶瓷多层基板1进行烧制时,其一部分(例如,玻璃成分)浸透到收缩抑制层3a内,使相邻的陶瓷层3b与收缩抑制层3a相接合。另外,在本实施方式中,各陶瓷层3b的厚度形成在3~50μm的范围内。
各收缩抑制层3a分别以在形成各陶瓷层3b的陶瓷原料粉末的烧结温度下不发生烧结的难燃性粉末、即氧化铝为主要成分,作为其它材料,含有玻璃成分。因此,在对陶瓷多层基板1进行烧制时收缩抑制层3a不易发生收缩,因此,各收缩抑制层3a能抑制相邻并相接合的陶瓷层3b的收缩,尤其是陶瓷层3b在主面方向(平面方向)上的收缩。此外,在本实施方式中,对各收缩抑制层3a的构成材料进行分配设定,以使各收缩抑制层3a中含有的氧化铝的重量比率高于各陶瓷层3b中含有的氧化铝的重量比率。另外,在本实施方式中,各收缩抑制层3a的厚度形成在1~8μm的范围内。
此外,在各绝缘层2a~2d中设有多个通孔导体4a~4d,这些通孔导体4a~4d贯通陶瓷层3b及收缩抑制层3a,并形成为随着接近下层侧使其前端变细的锥状。这些通孔导体4a~4d由Cu、Al、Ag等金属形成。此外,在规定的绝缘层2a~2d的主面上设有各种布线电极5,并且,在成为陶瓷多层基板1的最下面的、最下层的绝缘层2d的收缩抑制层3a的与陶瓷层3b相对的面的相反面,形成有外部连接用的外部电极6。此时,形成在最表层的绝缘层2a的通孔导体4a之中,未与布线电极5相连接的通孔导体4a的、从成为最表层的收缩抑制层3a露出的端面不经由安装用电极,而是直接与安装在陶瓷多层基板1的表面上的IC等元器件的端子相连接。
此外,形成于内层的各个绝缘层2b、2c的通孔导体4b、4c配置在俯视时与形成于最表层的绝缘层4a的各通孔导体4a中未与布线电极5相连接的通孔导体4a重合的位置上,相邻的通孔导体4a~4c彼此之间不经由布线电极5,而是直接相连接。另外,与上述元器件的端子直接相连接的通孔导体4a相当于本发明中的“表层通孔导体”(以下,有时也称为表层通孔导体4a),形成于比最表层的绝缘层2a更靠近下层的绝缘层2b~2d的通孔导体4b~4d相当于本发明的“内层通孔导体”(以下,有时也称为内层通孔导体4b~4d)。
此外,也可以对各通孔导体4a~4b添加玻璃成分。由此,在对陶瓷多层基板1进行烧制时,能抑制各通孔导体4a~4b的收缩。此外,为了提高与安装在陶瓷多层基板1的表面上的元器件的连接性,在对表层通孔导体4a的从陶瓷多层基板1的表面露出的端面进行镀Ni/Au的情况下,优选为使表层通孔导体4a中含有的玻璃成分的重量比率低于内层通孔导体4b~4d。由此,能容易地对表层通孔导体4a进行镀敷。另外,作为容易对表层通孔导体4a进行镀敷的其它示例,也可以是以下的结构,即,使表层通孔导体4a的形成于收缩抑制层3a的部分中含有的玻璃成分的重量比率低于形成于陶瓷层3b的部分、且低于内层通孔导体4b~4d中含有的玻璃成分的重量比率。
(陶瓷多层基板1的制造方法)
接下来,对该陶瓷多层基板1的制造方法进行说明。另外,本制造方法也同样能适用于以下说明的其它实施方式。
首先,准备构成陶瓷多层基板1的各绝缘层2a~2d。例如,以最表层的绝缘层2a为例进行说明,利用印刷技术等将以难燃性粉末即氧化铝为主要成分的糊料状的收缩抑制层3a层叠在形成陶瓷层3b的陶瓷生片上,并使其干燥。
接下来,对于绝缘层2a的形成通孔导体4a的部位,使用激光在该部位形成贯通孔。此时,通过从绝缘层2a的上面侧(收缩抑制层3a侧)照射激光,将贯通孔的形状形成为随着接近下层侧其前端变细的锥状。然后,例如,将含有Cu等金属的导体糊料填充到该贯通孔内,从而形成通孔导体4a。
接下来,利用使用Cu等的导体糊料的印刷技术等在收缩抑制层3a的上表面形成布线电极5来准备绝缘层2a。然后,也同样形成其它绝缘层2b~2d,将准备好的各绝缘层2a~2d按照规定的顺序进行层叠,并进行压接和烧制,从而制成陶瓷多层基板1。
因此,根据上述实施方式,从构成陶瓷多层基板1的表面的最表层的绝缘层2a的、从收缩抑制层3a露出的表层通孔导体4a的端面不经由以往所设置的连接盘电极,而是直接与安装在陶瓷多层基板1的表面上的元器件的端子相连接。因此,无需设置连接盘电极,相应地能以狭窄的间距的方式配置表层通孔导体4a,因此,高密度地配置有端子的元器件的安装变为可能。
此外,表层通孔导体4a形成为随着接近下层侧使其端变细的锥状,因此,与现有的陶瓷多层基板100那样将表层通孔导体4a形成为表面侧的横截面积小于内层侧的横截面积的情况相比,能增大从收缩抑制层3a露出的端面的面积。即,与现有的陶瓷多层基板100相比较,能增大与安装在陶瓷多层基板1的表面上的元器件的连接面积,因此,能确保与元器件的连接强度。
此外,在本实施方式中,在陶瓷多层基板1的最表层的绝缘层2a中,对收缩抑制层3a的构成材料进行分配设定,以使形成陶瓷多层基板1的表面的收缩抑制层3a中含有的氧化铝的重量比率高于陶瓷层3b中含有的氧化铝的重量比率。在由Cu等形成的各通孔导体4a~4d中,在对陶瓷多层基板1进行烧制时,与陶瓷层3b及收缩抑制层3a中包含的氧化铝进行偶联反应。此外,在形成为随着接近下层侧其前端变细的锥状的各通孔导体4a~4d中,其横截面积较大的表层侧的部分在烧制时的收缩量比下层侧的部分要多,例如,最表层的绝缘层2a的收缩抑制层3a与表层通孔导体4a的间隙原本就比陶瓷层3b与表层通孔导体4a的间隙要大。
因此,通过使表层侧的收缩抑制层3a中含有的氧化铝的重量比率高于陶瓷层3b中含有的氧化铝的重量比率,相比陶瓷层3b,更能促进烧制时收缩抑制层3a与表层通孔导体4a的偶联反应,能抑制表层通孔导体4a的表层侧的部分在烧制时的热收缩,因此,能防止原本间隙增大的、表层通孔导体4a与收缩抑制层3a之间产生间隙。因此,能防止水分从陶瓷多层基板1的表面进入到内部,由此,能防止水分进入到内部而引起的陶瓷多层基板1内部的迁移、各绝缘层2a~2d的破损及焊料飞溅。
此外,内层的绝缘层2b、2c也具有与最表层的绝缘层2a同样的结构,在陶瓷层3b上层叠收缩抑制层3a,并对各收缩抑制层3a的构成材料进行分配设定,以使收缩抑制层3a中含有的氧化铝的重量比率高于陶瓷层3b中含有的氧化铝的重量比率,因此,能进一步提高防止水分从陶瓷多层基板1的表面进入到内部的效果。
<实施方式2>
参照表示上述实施方式1所涉及的陶瓷多层基板1的图1对本发明的实施方式2所涉及的陶瓷多层基板1a进行说明。
本实施方式所涉及的陶瓷多层基板1a与实施方式1的陶瓷多层基板1的不同之处在于,在各绝缘层2a~2d中,各收缩抑制层3a中含有的玻璃成分的重量比率比陶瓷层3b中含有的玻璃成分的重量比率要高。其它结构与实施方式1的陶瓷多层基板1相同,因此,通过标注相同的标号来省略说明。
一般而言,若各绝缘层2a~2d中包含玻璃成分,则通过该玻璃成分的粘性流动,在对陶瓷多层基板1a进行烧制时,例如,绝缘层2a会跟随表层通孔导体4a的热收缩,从而填埋最表层的绝缘层2a与表层通孔导体4a之间产生的间隙。因此,若使形成陶瓷多层基板1a的表面的收缩抑制层3a中含有的玻璃成分的重量比率比陶瓷层3b中含有的玻璃成分的重量比率要高,则收缩抑制层3a跟随表层通孔导体4a的热收缩的跟随特性要高于陶瓷层3b,因此,能防止原本间隙增大的、表层通孔导体4a与收缩抑制层3a之间产生间隙,由此,能获得与实施方式1的陶瓷多层基板1相同的效果。
<实施方式3>
参照表示上述实施方式1所涉及的陶瓷多层基板1的图1对本发明的实施方式3所涉及的陶瓷多层基板1b进行说明。
本实施方式所涉及的陶瓷多层基板1b与实施方式1的陶瓷多层基板1的不同之处在于,各陶瓷层3b和各收缩抑制层3a在烧制时的收缩开始温度不同。其它结构与实施方式1的陶瓷多层基板1相同,因此,通过标注相同的标号来省略说明。
在此情况下,各陶瓷层3b及各收缩抑制层3a由在陶瓷多层基板1b烧制时收缩开始温度及收缩接收温度互不相同的玻璃陶瓷构成,并对各收缩抑制层3a及各陶瓷层3b各自的材料进行选择,以使各收缩抑制层3a的收缩开始温度比各陶瓷层3b要低,在各收缩抑制层3a的烧制收缩结束之后,开始各陶瓷层3b的烧制收缩。
由此,在收缩抑制层3a开始烧制收缩时,相邻的陶瓷层3b还未开始烧制收缩,因此,能抑制收缩抑制层3a在主面方向(平面方向)上的收缩。此外,在陶瓷层3b开始烧制收缩时,相邻的收缩抑制层3a的烧制收缩已经结束,因此,能抑制陶瓷层3b在平面方向上的收缩,其结果是,陶瓷多层基板1b在平面方向上的收缩得到抑制。
此外,例如,在陶瓷多层基板1b烧制时,形成陶瓷多层基板1b的表面的收缩抑制层3a侧先进行收缩,因此,该收缩抑制层3a容易跟随表层通孔导体4a的热收缩,由此,能防止原本间隙增大的、收缩抑制层3a与表层通孔导体4a之间产生间隙。
<实施方式4>
参照图2对本发明的实施方式4所涉及的陶瓷多层基板1c进行说明。另外,图2是陶瓷多层基板1c的剖视图。
本实施方式所涉及的陶瓷多层基板1c与参照图1进行了说明的实施方式1的陶瓷多层基板1的不同之处在于,如图2所示,将形成在设置于最表层的绝缘层2a下方的绝缘层2b中的内层通孔导体4b形成为与表层通孔导体4a在层叠方向上反向的锥状。其它结构与实施方式1相同,因此,通过标注相同的标号来省略说明。
在此情况下,俯视时与表层通孔导体4a重合配置的各通孔导体4b、4c中,将形成在与最表层的绝缘层2a正下方相邻的绝缘层2b中的内层通孔导体4b形成为与表层通孔导体4a在层叠方向上反向的锥状,即,随着接近表层侧其前端变细的锥状。
然而,在设有收缩抑制层3a的陶瓷多层基板1c中,如上所述,具有平面方向上的收缩得到抑制、且与平面方向垂直的方向(层叠方向)上的收缩量会增大这样的性质。此外,形成在陶瓷多层基板1c内部的各通孔导体4a~4d在烧制时在基本上不受各绝缘层2a~2d影响的情况下进行收缩,其在层叠方向上的收缩量比各绝缘层2a~2d在层叠方向上的收缩量要少。因此,若将内层通孔导体4b、4c配置在俯视时与表层通孔导体4a重合的位置上,则在烧制陶瓷多层基板1c时会产生以下现象:即,表层通孔导体4a被该内层通孔导体4b、4c朝上推,导致表层通孔导体4a从陶瓷多层基板1c的表面隆起。该隆起成为安装在陶瓷多层基板1c的表面上的元器件的安装性下降的主要原因,因此是不合适的。
因此,在本实施方式中,将俯视时与表层通孔导体4a重合的内层通孔导体4b形成为与表层通孔导体4a在层叠方向上反向的锥状,将内层通孔导体4b的表面侧的横截面积形成得比下层侧要小。由此,覆盖内层通孔导体4b的周侧面的绝缘层2b相对于俯视时与表层通孔导体4a重合的内层通孔导体4b、4c在烧制时的上推应力起到阻力的作用,因此,能防止表层通孔导体4a的隆起。
另外,上述结构是一个示例,例如,既可以使形成在从表层起第3层的绝缘层2c中的内层通孔导体4c形成为与表层通孔导体4a反向的锥状,也可以使与表层通孔导体4a重合的内层通孔导体4b、4b双方都形成为与表层通孔导体4a反向的锥状。
<实施方式5>
参照图3对本发明的实施方式5所涉及的陶瓷多层基板1d进行说明。另外,图3是陶瓷多层基板1d的剖视图。
本实施方式所涉及的陶瓷多层基板1d与参照图1进行了说明的实施方式1的陶瓷多层基板1的不同之处在于,如图3所示,将表层通孔导体4a的最大横截面积形成得比内层通孔导体4b~4d的最大横截面积要小。其它结构与实施方式1相同,因此,通过标注相同的标号来省略说明。
在此情况下,将表层通孔导体4a的横截面的最大直径w形成得比内层通孔导体4b~4d的横截面的最大直径W要小(W>w)。换言之,将表层通孔导体4a的最大横截面积形成得比内层通孔导体4b~4d要小。由此,能容易地使表层通孔导体4a的间距狭窄化。此外,通过增大内层通孔导体4b~4d侧的最大横截面积,例如,在使表层通孔导体4a与内层通孔导体4b相连接的情况下,能提高两者的连接性。
(表层通孔导体的变形例)
接下来,参照图4对表层通孔导体4a的变形例进行说明。另外,图4是用于说明表层通孔导体4a的变形例的图,是表层通孔导体4a附近的放大剖视图。
如图4所示,表层通孔导体4a也可以形成为通过形成于收缩抑制层3a的部分4a1和形成于陶瓷层3b的部分4a2来构成扩开程度不同的两个锥形形状的连续体。此时,将收缩抑制层3a侧的锥形形状的扩开程度形成得比陶瓷层3b要大。由此,能容易地增大从陶瓷多层基板1、1a~1d的表面露出的表层通孔导体4a的端面的面积,因此,提高与表面安装的元器件的连接强度。
另外,本发明并不限于上述各实施方式,只要不脱离其技术思想,在上述内容以外还可以进行各种变更,例如,在上述表层通孔导体4a的变形例中,形成表层通孔导体4a来作为锥状的扩开程度不同的两个锥形形状的连续体、从而增大与元器件的连接面积的情况进行了说明,但是,例如,也可以是以在表层通孔导体4a和内层通孔导体4b之间锥形形状的扩开程度不同的方式所形成的结构。在此情况下,通过增大表层通孔导体4a侧的锥形形状的扩开程度,能容易地增大与元器件的连接面积。
此外,也可以将实施方式1、2的陶瓷多层基板1、1a的结构进行组合。即,也可以使收缩抑制层3a的氧化铝及玻璃成分各自的重量比率比陶瓷层3b要高。由此,能进一步提高防止烧制时在表层通孔导体4a与收缩抑制层3a之间产生间隙的效果。
此外,本发明能适用于将由陶瓷材料形成的多个绝缘层进行层叠、烧制而成的各种陶瓷多层基板。
标号说明
1、1a~1d 陶瓷多层基板
2a~2d 绝缘层
3a 收缩抑制层(第2陶瓷层)
3b 陶瓷层(第1陶瓷层)
4a 表层通孔导体
4b~4d 内层通孔导体
Claims (8)
1.一种陶瓷多层基板,该陶瓷多层基板将由陶瓷材料形成的多个绝缘层进行层叠、烧制而成,其特征在于,
最表层的所述绝缘层包括:第1陶瓷层;第2陶瓷层,该第2陶瓷层层叠在该第1陶瓷层上,且用于抑制收缩;以及表层通孔导体,该表层通孔导体贯通所述第1陶瓷层和所述第2陶瓷层,且形成为随着接近下层侧其前端变细的锥状,从所述第2陶瓷层露出的端面与安装于所述第2陶瓷层的表面的元器件的端子直接相连接,
至少所述第2陶瓷层包含抑制所述表层通孔导体的热收缩或跟随热收缩的材质,
所述第2陶瓷层中含有的氧化铝的重量比率比所述第1陶瓷层要高。
2.如权利要求1所述的陶瓷多层基板,其特征在于,
所述第2陶瓷层中含有的玻璃成分的重量比率比所述第1陶瓷层要高。
3.如权利要求1所述的陶瓷多层基板,其特征在于,
所述第2陶瓷层在烧制时的收缩开始温度比所述第1陶瓷层要低。
4.如权利要求1至3的任一项所述的陶瓷多层基板,其特征在于,
所述绝缘层包括:所述第1陶瓷层;所述第2陶瓷层;以及内层通孔导体,该内层通孔导体贯通该第1陶瓷层和所述第2陶瓷层,且形成为随着接近下层侧其前端变细的锥状,所述绝缘层设置在所述最表层的绝缘层的下方,
至少所述第2陶瓷层包含抑制所述表层通孔导体的热收缩或跟随热收缩的材质。
5.如权利要求4所述的陶瓷多层基板,其特征在于,
所述表层通孔导体中含有的玻璃成分的重量比率比所述内层通孔导体要低。
6.如权利要求4所述的陶瓷多层基板,其特征在于,
所述绝缘层包括:所述第1陶瓷层;所述第2陶瓷层;以及内层通孔导体,该内层通孔导体贯通该第1陶瓷层和所述第2陶瓷层,且形成为与所述表层通孔导体在层叠方向上反向的锥状,所述绝缘层设置在所述最表层的绝缘层的下方,
在俯视观察时,所述内层通孔导体与所述表层通孔导体相重合地配置。
7.如权利要求4所述的陶瓷多层基板,其特征在于,
所述表层通孔导体的最大横截面积形成得比所述内层通孔导体的最大横截面积要小。
8.如权利要求1至3的任一项所述的陶瓷多层基板,其特征在于,
所述表层通孔导体通过形成于所述第1陶瓷层的部分和形成于所述第2陶瓷层的部分来构成扩开程度不同的两个锥形形状的连续体,
所述第2陶瓷层侧的所述锥形形状的扩开程度比所述第1陶瓷层侧的所述锥形形状的扩开程度要大。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013211256A JP5999063B2 (ja) | 2013-10-08 | 2013-10-08 | セラミック多層基板 |
JP2013-211256 | 2013-10-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104519655A CN104519655A (zh) | 2015-04-15 |
CN104519655B true CN104519655B (zh) | 2018-08-07 |
Family
ID=52776065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410441246.2A Active CN104519655B (zh) | 2013-10-08 | 2014-09-01 | 陶瓷多层基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9686872B2 (zh) |
JP (1) | JP5999063B2 (zh) |
CN (1) | CN104519655B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018003262A1 (ja) * | 2016-06-30 | 2018-01-04 | 株式会社村田製作所 | 複合基板及び複合基板の製造方法 |
JP2018174236A (ja) * | 2017-03-31 | 2018-11-08 | 信之 幸谷 | 多層回路基板構造 |
JP6984220B2 (ja) * | 2017-08-08 | 2021-12-17 | Tdk株式会社 | コイル部品 |
US10854550B2 (en) * | 2017-09-28 | 2020-12-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor package and method of manufacturing the same |
CN213126630U (zh) | 2018-12-13 | 2021-05-04 | 株式会社村田制作所 | 树脂基板以及电子设备 |
CN115547846A (zh) * | 2019-02-21 | 2022-12-30 | 奥特斯科技(重庆)有限公司 | 部件承载件及其制造方法和电气装置 |
KR20230018242A (ko) * | 2021-07-29 | 2023-02-07 | 엘지이노텍 주식회사 | 회로기판 및 이를 포함하는 패키지 기판 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57134987A (en) * | 1981-02-16 | 1982-08-20 | Hitachi Ltd | Ceramic circuit board |
JPH0493096A (ja) * | 1990-08-08 | 1992-03-25 | Shinko Electric Ind Co Ltd | 多層セラミック基板 |
JP3098992B2 (ja) * | 1998-06-26 | 2000-10-16 | 日本特殊陶業株式会社 | フリップチップ用セラミック多層配線基板 |
JP2000312063A (ja) * | 1999-04-28 | 2000-11-07 | Kyocera Corp | 配線基板及びその製造方法 |
JP2001160683A (ja) | 1999-12-02 | 2001-06-12 | Murata Mfg Co Ltd | 多層セラミック基板およびその製造方法 |
JP4022102B2 (ja) * | 2001-12-26 | 2007-12-12 | 京セラ株式会社 | 多層配線基板 |
JP2008186909A (ja) * | 2007-01-29 | 2008-08-14 | Kyocera Corp | セラミック多層基板 |
JP2009010141A (ja) | 2007-06-27 | 2009-01-15 | Kyocera Corp | セラミック多層基板 |
JP2009231414A (ja) | 2008-03-21 | 2009-10-08 | Kyocera Corp | 多層配線基板およびその製造方法 |
JP2010153554A (ja) * | 2008-12-25 | 2010-07-08 | Kyocera Corp | セラミック基板及びその製造方法 |
CN102484950B (zh) * | 2009-08-24 | 2014-12-31 | 株式会社村田制作所 | 树脂多层基板以及该树脂多层基板的制造方法 |
KR20110036149A (ko) | 2009-10-01 | 2011-04-07 | 삼성전기주식회사 | 다층 세라믹 기판 및 그 제조 방법 |
JP5675389B2 (ja) * | 2011-01-19 | 2015-02-25 | 京セラ株式会社 | プローブカード用配線基板およびプローブカード |
-
2013
- 2013-10-08 JP JP2013211256A patent/JP5999063B2/ja active Active
-
2014
- 2014-09-01 CN CN201410441246.2A patent/CN104519655B/zh active Active
- 2014-09-04 US US14/476,859 patent/US9686872B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015076481A (ja) | 2015-04-20 |
CN104519655A (zh) | 2015-04-15 |
US9686872B2 (en) | 2017-06-20 |
JP5999063B2 (ja) | 2016-09-28 |
US20150096791A1 (en) | 2015-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104519655B (zh) | 陶瓷多层基板 | |
CN105322441B (zh) | 静电保护部件 | |
JP3666321B2 (ja) | 多層セラミック基板およびその製造方法 | |
KR100922079B1 (ko) | 다층 세라믹 기판 | |
JPH025315B2 (zh) | ||
JP2007129048A (ja) | 多層セラミックス基板及びその製造方法 | |
JP4765330B2 (ja) | 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法 | |
JP2005501795A (ja) | セラミック基板の製造方法及びセラミック基板 | |
JP4097276B2 (ja) | 多層セラミックス基板及びその製造方法 | |
JP2005268672A (ja) | 基板 | |
JP2010199346A (ja) | 配線基板および配線基板の製造方法 | |
CN108029203B (zh) | 陶瓷多层基板 | |
JPS62196811A (ja) | コンデンサ内蔵型セラミツク基板 | |
JP3909285B2 (ja) | 配線基板 | |
CN114747301B (zh) | 电路基板以及电路基板的制造方法 | |
JP2013115244A (ja) | 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法 | |
JPH1153940A (ja) | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 | |
JP2011029534A (ja) | 多層配線基板 | |
JP4261953B2 (ja) | 多層配線基板 | |
JP2010129650A (ja) | 複合配線基板の製造方法 | |
JP4261954B2 (ja) | 多層配線基板 | |
JP2008186908A (ja) | 多層回路基板の製造方法 | |
JP3934910B2 (ja) | 回路基板 | |
JP4544838B2 (ja) | ビア導体用銅ペーストとそれを用いたセラミック配線基板 | |
JP4454359B2 (ja) | 無機多層基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |