JP2015076481A - セラミック多層基板 - Google Patents

セラミック多層基板 Download PDF

Info

Publication number
JP2015076481A
JP2015076481A JP2013211256A JP2013211256A JP2015076481A JP 2015076481 A JP2015076481 A JP 2015076481A JP 2013211256 A JP2013211256 A JP 2013211256A JP 2013211256 A JP2013211256 A JP 2013211256A JP 2015076481 A JP2015076481 A JP 2015076481A
Authority
JP
Japan
Prior art keywords
layer
ceramic
via conductor
multilayer substrate
ceramic multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013211256A
Other languages
English (en)
Other versions
JP5999063B2 (ja
Inventor
毅 勝部
Takeshi Katsube
毅 勝部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013211256A priority Critical patent/JP5999063B2/ja
Priority to CN201410441246.2A priority patent/CN104519655B/zh
Priority to US14/476,859 priority patent/US9686872B2/en
Publication of JP2015076481A publication Critical patent/JP2015076481A/ja
Application granted granted Critical
Publication of JP5999063B2 publication Critical patent/JP5999063B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】焼成時の収縮抑制可能なセラミック多層基板において、高密度に端子が配置された部品の実装を可能にし、かつ、該部品との接続強度を確保するとともに、その内部に外部からの水分が侵入するのを防止する。
【解決手段】複数の絶縁層2a〜2dが積層・焼成されて成るセラミック多層基板1は、最表層の絶縁層2aが、セラミック層3bと、該セラミック層3b上に積層された収縮抑制層3aと、セラミック層3bおよび収縮抑制層3aを貫通し下層側に向かうに連れて先細りしたテーパ状に形成され、セラミック多層基板1の表面を形成する収縮抑制層3aから露出した端面がセラミック多層基板1の表面に実装される部品の端子に直接接続される表層ビア導体4aとを備え、収縮抑制層3aに含有するアルミナの重量比率がセラミック層3bよりも高く設定されている。
【選択図】図1

Description

本発明は、セラミック材料により形成された複数の絶縁層が積層・焼成されて成るセラミック多層基板に関する。
携帯電話等の各種電子機器の回路形成基板として、セラミック多層基板が広く用いられている。このセラミック多層基板の製造方法は、例えば、セラミックグリーンシートにビアホールを形成し、このビアホールに導電材料を充填して層間接続導体としてのビア導体を形成した後、セラミックグリーンシートの主面に配線電極を形成する。そして、同様にして形成された複数のセラミックグリーンシートを積層・焼成することにより、セラミック多層基板が得られる。
この種のセラミックグリーンシートでは、焼成時に収縮することが知られている。また、この収縮量も各セラミックグリーンシート毎にばらつきがあり、特に、セラミックグリーンシートの主面方向(平面方向)の収縮量がばらつくと、各セラミックグリーンシートに形成された配線電極やビア導体に位置ずれが生じ、隣接するセラミックグリーンシートで、接続すべき配線電極とビア導体との正常な接続が得られないおそれがある。近年では、電子機器の小型化に伴って、セラミック多層基板に形成される配線電極の細線化やビア導体の小型化が要求されており、このような課題が顕著化している。
そこで、従来では、焼成時に生じる平面方向の収縮を抑制することができるセラミック多層基板が提案されている(特許文献1参照)。このセラミック多層基板100は、図5に示すように、第1の絶縁層101aと第2の絶縁層101bとが交互に積層されたものであり、その内部や表面には各種配線電極102やビア導体103が形成されている。この場合、第1の絶縁層101aと第2の絶縁層101bは、セラミック層基板100の焼成時に、互いに収縮開始温度および収縮終了温度が異なるガラスセラミックで構成されており、第1の絶縁層101aが焼成収縮を終了した後に、第2の絶縁層101bの焼成収縮が開始されるように、それぞれの絶縁層101a,101bの材料選定がなされている。
このようにすると、第1の絶縁層101aの焼成収縮開始時には隣接する第2の絶縁層101bの焼成収縮が開始していないため、第1の絶縁層101aの主面方向(平面方向)の収縮が抑制される。また、第2の絶縁層101bの焼成収縮開始時には、隣接する第1の絶縁層101aの焼成収縮が終了しているため、これにより、第2の絶縁層101bの平面方向の収縮が抑制される。その結果、セラミック多層基板の平面方向の収縮が抑制され、これにより、セラミック多層基板100の焼成時に生じる各絶縁層101a,101bに形成される配線電極102やビア導体103の位置ずれを防止している。
ところで、このようなセラミック多層基板100では、平面方向の収縮が抑制される一方、平面方向に垂直な方向(積層方向)の収縮量が大きくなるという性質を有する。また、セラミック多層基板100の内部に形成されるビア導体103は、焼成時に各絶縁層101a,101bにほとんど影響されることなく収縮し、その積層方向の収縮量は、各絶縁層101a,101bの積層方向の収縮量よりも少ない。そのため、例えば、最表層に形成されたビア導体103の直下に他のビア導体103が配置されると、セラミック多層基板100の焼成時に、最表層のビア導体103が当該他のビア導体103に押し上げられて、最表層のビア導体103がセラミック多層基板100の表面から隆起するという現象が生じ得る。この隆起は、セラミック多層基板100の表面に実装する部品の実装性を低下させる要因となるため好ましくない。
そこで、このセラミック多層基板100では、最表層のビア導体103の表面側の横断面積を内層側よりも小さく形成している。このようにすると、最表層のビア導体103の周側面を覆う絶縁層101a,101bが、直下に配置されたビア導体103からの焼成時の押し上げに対する抵抗として機能するため、最表層のビア導体103の隆起を防止することができる。
特開2008−186909号公報(段落0015〜0018、図1等参照)
ところで、上記したセラミック多層基板100の表面に実装される実装部品の端子を、最表層のビア導体103の露出した端面に接続する場合、当該ビア導体103上に別途、実装用のランド電極を設け、該ランド電極と部品の端子とを接続させることで、部品の接続強度を確保するものがある。しかしながら、このランド電極は最表層のビア導体103のセラミック多層基板の表面から露出した端面の面積よりも大きく形成されるため、端子が高密度に配置されたIC等の部品の実装に対応するのが困難である。
この高密度部品の実装に対応するために、近年では、ランド電極を設けずにビア導体103を直接、部品の端子に接続する技術も提案されているが、上記したセラミック多層基板100にこの技術を適用した場合、最表層のビア導体103が、表層側に向かうに連れてその横断面積が小さくなるように形成されているため、実装部品との十分な接続強度が得られない場合がある。
この課題の解決策として、実装部品の端子に直接接続されるセラミック多層基板100の最表層のビア導体103の形状を、その横断面積が表層側に向かうに連れて大きくなるように形成し、実装部品との接続面の面積を大きくすることが考えられる。しかしながら、上記したセラミック多層基板100では、焼成時に各絶縁層101a,101bの収縮が抑制されるのに対して、ビア導体103の収縮は抑制されないため、各絶縁層101a,101bとビア導体103との間に焼成時の収縮量に差が生じ、ビア導体103と各絶縁層101a,101bとの間に隙間が生じる。
そして、この隙間からセラミック多層基板100の内部に水分が侵入することで、セラミック多層基板100の内部でマイグレーションが生じて各絶縁層101a,101bの絶縁抵抗が低下したり、実装部品の実装時の熱などにより、内部に侵入した水分が膨張し、このときの膨張力により各絶縁層101a,101bが破損するおそれがある。また、このときの膨張力が、溶融時の部品実装用の半田に作用すると、半田が周囲に飛び散って隣接するビア導体同士が短絡するという半田フラッシュのおそれもある。
本発明は、上記した課題に鑑みてなされたものであり、焼成時の収縮抑制可能なセラミック多層基板において、高密度に端子が配置された部品の実装を可能にし、かつ、該部品との接続強度を確保するとともに、その内部に外部からの水分が侵入するのを防止することを目的とする。
上記した目的を達成するために、本発明のセラミック多層基板は、セラミック材料により形成された複数の絶縁層が積層・焼成されて成るセラミック多層基板において、最表層の前記絶縁層は、第1セラミック層と、該第1セラミック層上に積層された収縮抑制用の第2セラミック層と、前記第1、第2セラミック層を貫通し下層側に向かうに連れて先細りしたテーパ状に形成され、前記第2セラミック層から露出した端面が前記第2セラミック層の表面に実装される部品の端子に直接接続される表層ビア導体とを備え、少なくとも前記第2セラミック層は、前記表層ビア導体の熱収縮を抑制または熱収縮に追従する材質を含むことを特徴としている。
この場合、セラミック多層基板の表面を構成する最表層の絶縁層の第2セラミック層から露出した表層ビア導体の端面が、従来、設けられていたランド電極を介さずにセラミック多層基板の表面に実装される部品の端子に直接接続される。したがって、ランド電極を設けない分、表層ビア導体を狭ピッチで配置することができるため、端子が高密度に配置された部品の実装が可能になる。
また、表層ビア導体は、下層側に向かうに連れて先細りしたテーパ状に形成されているため、上記した従来のセラミック多層基板のように表層ビア導体を表面側の横断面積が内層側よりも小さく形成する場合と比較して、第2セラミック層から露出する端面の面積を大きくすることができる。つまり、上記した従来のセラミック多層基板と比較して、セラミック多層基板の表面に実装される部品との接続面積を大きくすることができるため、部品との接続強度を確保することができる。
また、少なくとも第2セラミック層は、焼成時の表層ビア導体の熱収縮の抑制または熱収縮に追従する材料を含むため、焼成時に、表層ビア導体とセラミック多層基板の表面を形成する第2セラミック層との間に隙間が生じるのを防止することができる。したがって、セラミック多層基板の表面から内部に水分が侵入するのを防止することができ、これにより、内部に水分が侵入することに起因するセラミック多層基板の内部でのマイグレーションや、絶縁層の破損および半田フラッシュを防止することができる。
また、前記第2セラミック層に含有するアルミナの重量比率が第1セラミック層よりも高くなるようにしてもよい。例えば、Cuなどで形成されたビア導体では、セラミック多層基板の焼成時に、第1セラミック層および第2セラミック層に含まれるアルミナと結合反応する。また、表層ビア導体のように、下層側に向かうに連れて先細りしたテーパ状に形成されたビア導体では、その横断面積が大きい表層側の部分の方が下層側の部分よりも焼成時の収縮量が多く、第2セラミック層と表層ビア導体との隙間が第1セラミック層と表層ビア導体との隙間よりも大きくなる。そこで、表層側の第2セラミック層に含有するアルミナの重量比率を、第1セラミック層よりも高くすることで、焼成時の第2セラミック層と表層ビア導体との結合反応が第1セラミック層よりも促進されて、表層ビア導体の表層側の部分が焼成時に熱収縮するのを抑制することができるため、表層ビア導体と第2セラミック層との間で隙間が生じるのを防止することができる。
また、前記第2セラミック層に含有するガラス成分の重量比率が、前記第1セラミック層よりも高くなるようにしてもよい。絶縁層にガラス成分が含まれると、このガラス成分の粘性流動により、セラミック多層基板の焼成時に、絶縁層と表層ビア導体との間に生じる隙間を埋めるように、絶縁層が表層ビア導体の熱収縮に追従する。したがって、第2セラミック層に含有するガラス成分の重量比率を第1セラミック層よりも高くすると、第2セラミック層の表層ビア導体の熱収縮の追従特性が第1セラミック層よりも上がるため、表層ビア導体と第2セラミック層との間で隙間が生じるのを防止することができる。
また、前記第2セラミック層の焼成時の収縮開始温度が、前記第1セラミック層よりも低くなるようにしてもよい。このようにすると、セラミック多層基板の焼成時に、表層の第2セラミック層側が先に収縮することになるため、第2セラミック層の方が表層ビア導体の熱収縮に追従しやすくなり、これにより、第2セラミック層と表層ビア導体との間に隙間が生じるのを防止することができる。
また、前記第1セラミック層と、前記第2セラミック層と、該第1、第2セラミック層を貫通し下層側に向かうに連れて先細りしたテーパ状に形成された内層ビア導体とを備える前記絶縁層が、前記最表層の絶縁層の下方に設けられ、少なくとも前記第2セラミック層は、前記表層ビア導体の熱収縮を抑制または熱収縮に追従する材質を含むようにしてもよい。このようにすると、内層の絶縁層においても、内層ビア導体と第2セラミック層との間に隙間が生じるのを防止することができるため、セラミック多層基板の表面から内部に水分が侵入するのを防止する効果がさらに向上する。
前記表層ビア導体に含有するガラス成分の重量比率が、前記内層ビア導体よりも低くしてもかまわない。ビア導体にガラス成分を含有させると熱収縮を抑えることができるため、焼成時に第1および第2セラミック層との間で隙間が生じるのを抑えることができる。しかしながら、例えば、表層ビア導体の第2セラミック層から露出した端面にNi/Auめっきを施して、部品との接続性を向上しようとした場合、ビア導体に含有するガラス成分の量が多くなるにつれてめっきが付きにくくなる。そこで、表層ビア導体に含有するガラス成分の重量比率を内層ビア導体よりも低くすることで、焼成時の第1および第2セラミック層と、表層および内層ビア導体との隙間が生じるのを防止しつつ、表層ビア導体の第2セラミック層から露出した端面へのめっき形成の容易化を図ることができる。
前記第1セラミック層と、前記第2セラミック層と、該第1、第2セラミック層を貫通し前記表層ビア導体と積層方向で逆向きのテーパ状に形成された内層ビア導体を備える前記絶縁層が、前記最表層の絶縁層の下方に設けられ、前記内層ビア導体が、上面視で前記表層ビア導体に重合して配置されていてもよい。このように内層ビア導体の形状を表層ビア導体と積層方向で逆向きのテーパ状に形成した上で、上面視で表層ビア導体に重合して配置することで、内層ビア導体の下層から表層に向けて押し上げる応力が働いた場合であっても、内層ビア導体の周側面を被覆する第1、第2セラミック層がこの押し上げ応力に対する抵抗として機能するため、表層ビア導体がセラミック多層基板の表面から隆起するのを抑えることができる。
また、前記表層ビア導体の最大横断面積が、前記内層ビア導体の最大横断面積よりも小さく形成されていてもよい。このようにすると、表層ビア導体の狭ピッチ化が容易になる。また、内層ビア導体側の最大横断面積を大きくすることで、例えば、最表層の絶縁層の直下の絶縁層に内層ビア導体を配置して表層ビア導体と直接接続する場合に、両者の接続性が向上する。
また、前記表層ビア導体は、前記第1セラミック層に形成される部分と前記第2セラミック層に形成される部分とで拡開の度合が異なる2つのテーパ形状の連続体を成し、前記第2セラミック層側の前記テーパ形状の拡開の度合が、前記第1セラミック層側の前記テーパ形状よりも大きくてもかまわない。このようにすると、第2セラミック層から露出する表層ビア導体の端面の面積を容易に大きくすることができるため、部品との接続強度が向上する。
本発明によれば、セラミック多層基板の表面を構成する最表層の絶縁層の第2セラミック層から露出した表層ビア導体の端面が、従来、設けられていたランド電極を介さずにセラミック多層基板の表面に実装される部品の端子に直接接続される。したがって、ランド電極を設けない分、表層ビア導体を狭ピッチで配置することができるため、端子が高密度に配置された部品の実装が可能になる。
また、表層ビア導体は、下層側に向かうに連れて先細りしたテーパ状に形成されているため、従来のセラミック多層基板のように表層ビア導体を表面側の横断面積が内層側よりも小さく形成する場合と比較して、第2セラミック層から露出する端面の面積を大きくすることができる。つまり、従来のセラミック多層基板と比較して、セラミック多層基板の表面に実装される部品との接続面積を大きくすることができるため、部品との接続強度を確保することができる。
また、少なくとも第2セラミック層は、焼成時の表層ビア導体の熱収縮の抑制または熱収縮に追従する材料を含むため、焼成時に表層ビア導体とセラミック多層基板の表面を形成する第2セラミック層との間に隙間が生じるのを防止することができる。したがって、セラミック多層基板の表面から内部に水分が侵入するのを防止することができ、これにより、内部に水分が侵入することに起因するセラミック多層基板の内部でのマイグレーションや、絶縁層の破損および半田フラッシュを防止することができる。
本発明の第1〜第3実施形態にかかるセラミック多層基板の断面図である。 本発明の第4実施形態にかかるセラミック多層基板の断面図である。 本発明の第5実施形態にかかるセラミック多層基板の断面図である。 表層ビア導体の変形例を説明するための図である。 従来のセラミック多層基板の断面図である。
<第1実施形態>
本発明の第1実施形態にかかるセラミック多層基板1について、図1を参照して説明する。なお、図1はセラミック多層基1の断面図である。
この実施形態にかかるセラミック多層基板1は、図1に示すように、それぞれセラミック層3b(本発明の「第1セラミック層」に相当)と、該セラミック層3bの焼成時の収縮を抑制する収縮抑制層3a(本発明の「第2セラミック層」に相当)とを有する複数の絶縁層2a〜2dを備え、各絶縁層2a〜2dが所定の順序で積層・圧着された後、この積層体を焼成して形成される。このとき、最表層の絶縁層2aとその下方に配置された内層の絶縁層2b,2cそれぞれは、セラミック層3b上に収縮抑制層3aが積層された配置構成となっているのに対して、最下層の絶縁層2dは、この上下の位置関係が逆になっている。これは、セラミック多層基板1の最表層や最下層にセラミック層3bを配置すると、セラミック多層基板1の割れが発生するおそれがあるためであり、最下層の絶縁層2dのセラミック層3bと収縮抑制層3aの上下の位置関係を逆にすることで、セラミック多層基板1の最表層と最下層に収縮抑制層3aが配置されるように構成されている。なお、セラミック多層基板1を形成する絶縁層の総数は、適宜、変更可能である。
各セラミック層3bは、それぞれアルミナやガラス成分などを含有するセラミック材料で形成されており、セラミック多層基板1の焼成時にその一部(例えば、ガラス成分)が収縮抑制層3aに浸透して、隣接するセラミック層3bと収縮抑制層3aとが接合される。なお、この実施形態では、各セラミック層3bの厚みが、3〜50μmの範囲で形成されている。
各収縮抑制層3aは、それぞれ各セラミック層3bを形成するセラミック原料粉末の焼結温度では焼結しない難燃性粉末であるアルミナを主成分とし、その他の材料として、ガラス成分を含有する。したがって、セラミック多層基板1の焼成時に収縮抑制層3aが収縮しにくいため、各収縮抑制層3aは、隣接して接合しているセラミック層3bの収縮、特に、セラミック層3bの主面方向(平面方向)の収縮を抑制する。また、この実施形態では、各収縮抑制層3aに含有するアルミナの重量比率が、各セラミック層3bに含有するアルミナの重量比率よりも高くなるように各収縮抑制層3aの構成材料の配分設定がなされている。なお、この実施形態では、各収縮抑制層3aの厚みが、1〜8μmの範囲で形成されている。
また、各絶縁層2a〜2dには、セラミック層3bおよび収縮抑制層3aを貫通し下層側に向かうに連れて先細りしたテーパ状に形成された複数のビア導体4a〜4dが設けられている。これらのビア導体4a〜4dは、CuやAl、Agなどの金属で形成されている。また、所定の絶縁層2a〜2dの主面には各種配線電極5が設けられるとともに、セラミック多層基板1の最下面となる、最下層の絶縁層2dの収縮抑制層3aのセラミック層3bとの対向面の反対面には、外部接続用の外部電極6が形成される。このとき、最表層の絶縁層2aに形成されたビア導体4aのうち、配線電極5と接続されていないビア導体4aは、最表層となる収縮抑制層3aから露出した端面が、セラミック多層基板1の表面に実装されるICなどの部品の端子に実装用電極を介さずに直接接続される。
また、内層の絶縁層2b,2cそれぞれに形成されたビア導体4b,4cは、最表層の絶縁層4aに形成された各ビア導体4aのうちの配線電極5と接続されていないビア導体4aに上面視で重合する位置に配置され、隣接するビア導体4a〜4c同士が、配線電極5を介さずに直接接続されている。なお、上記した部品の端子に直接接続されるビア導体4aが本発明における「表層ビア導体」(以下、表層ビア導体4aという場合もある。)に相当し、最表層の絶縁層2aよりも下層の絶縁層2b〜2dに形成されるビア導体4b〜4dが本発明の「内層ビア導体」(以下、内層ビア導体4b〜4dという場合もある。)に相当する。
また、各ビア導体4a〜4bにガラス成分を添加してもかまわない。このようにすると、セラミック多層基板1の焼成時に、各ビア導体4a〜4bが収縮するのを抑えることができる。また、セラミック多層基板1の表面に実装される部品との接続性を向上させるために、表層ビア導体4aのセラミック多層基板1の表面から露出した端面にNi/Auめっきを施す場合は、表層ビア導体4aに含有するガラス成分の重量比率が、内層ビア導体4b〜4dよりも低くするのが好ましい。このようにすると、表層ビア導体4aへのめっき形成が容易になる。なお、表層ビア導体4aへのめっき形成の容易化を図る他の例として、表層ビア導体4aの収縮抑制層3aに形成される部分に含有するガラス成分の重量比率を、セラミック層3bに形成される部分、および、内層ビア導体4b〜4dよりも低くする構成であってもかまわない。
(セラミック多層基板1の製造方法)
次に、このセラミック多層基板1の製造方法について説明する。なお、この製造方法は、以下に説明する他の実施形態でも同様に適用することができる。
まず、セラミック多層基板1を構成する各絶縁層2a〜2dを用意する。例えば、最表層の絶縁層2aを例として説明すると、セラミック層3bを形成するセラミックグリーンシート上に難燃性粉末であるアルミナを主成分とするペースト状の収縮抑制層3aを印刷技術などを用いて積層して乾燥させる。
次に、絶縁層2aのビア導体4aを形成する箇所については、その箇所にレーザを用いて貫通孔を形成する。このとき、絶縁層2aの上面側(収縮抑制層3a側)からレーザ光を照射することで、貫通孔の形状が、下層側に向かうに連れて先細りしたテーパ状に形成される。そして、この貫通孔に、例えば、Cuなどの金属を含有する導体ペーストを充填してビア導体4aを形成する。
次に、収縮抑制層3aの上面に、Cuなどの導体ペーストを用いた印刷技術などにより
配線電極5を形成して絶縁層2aを用意する。そして、他の絶縁層2b〜2dも同様にして形成し、用意された各絶縁層2a〜2dを所定の順序で積層し、圧着・焼成してセラミック多層基板1を製造する。
したがって、上記した実施形態によれば、セラミック多層基板1の表面を構成する最表層の絶縁層2aの収縮抑制層3aから露出した表層ビア導体4aの端面が、従来、設けられていたランド電極を介さずにセラミック多層基板1の表面に実装される部品の端子に直接接続される。したがって、ランド電極を設けない分、表層ビア導体4aを狭ピッチで配置することができるため、端子が高密度に配置された部品の実装が可能になる。
また、表層ビア導体4aは、下層側に向かうに連れて先細りしたテーパ状に形成されているため、従来のセラミック多層基板100のように表層ビア導体4aを表面側の横断面積が内層側よりも小さく形成する場合と比較して、収縮抑制層3aから露出する端面の面積を大きくすることができる。つまり、従来のセラミック多層基板100と比較して、セラミック多層基板1の表面に実装される部品との接続面積を大きくすることができるため、部品との接続強度を確保することができる。
また、この実施形態では、セラミック多層基板1の最表層の絶縁層2aにおいて、セラミック多層基板1の表面を形成する収縮抑制層3aに含有するアルミナの重量比率がセラミック層3bよりも高くなるように、収縮抑制層3aの構成材料の配分設定がなされている。Cuなどで形成された各ビア導体4a〜4dでは、セラミック多層基板1の焼成時に、セラミック層3bおよび収縮抑制層3aに含まれるアルミナと結合反応する。また、下層側に向かうに連れて先細りしたテーパ状に形成された各ビア導体4a〜4dでは、その横断面積が大きい表層側の部分の方が下層側の部分よりも焼成時の収縮量が多く、例えば、最表層の絶縁層2aの収縮抑制層3aと表層ビア導体4aとの隙間が、本来、セラミック層3bと表層ビア導体4aとの隙間よりも大きくなる。
そこで、表層側の収縮抑制層3aに含有するアルミナの重量比率を、セラミック層3bよりも高くすることで、焼成時の収縮抑制層3aと表層ビア導体4aとの結合反応がセラミック層3bよりも促進されて、表層ビア導体4aの表層側の部分が焼成時に熱収縮するのを抑制することができるため、本来、隙間が大きくなる方の、表層ビア導体4aと収縮抑制層3aとの間で隙間が生じるのを防止することができる。したがって、セラミック多層基板1の表面から内部に水分が侵入するのを防止することができ、これにより、内部に水分が侵入することに起因するセラミック多層基板1の内部でのマイグレーションや、各絶縁層2a〜2dの破損および半田フラッシュを防止することができる。
また、内層の絶縁層2b,2cも最表層の絶縁層2aと同様の構成であり、セラミック層3b上に収縮抑制層3aが積層され、収縮抑制層3aに含有するアルミナの重量比率がセラミック層3bよりも高くなるように、各収縮抑制層3aの構成材料の配分設定がなされているため、セラミック多層基板1の表面から内部に水分が侵入するのを防止する効果がさらに向上する。
<第2実施形態>
本発明の第2実施形態にかかるセラミック多層基板1aについて、上記した第1実施形態にかかるセラミック多層基板1を示す図1を参照して説明する。
この実施形態にかかるセラミック多層基板1aが、第1実施形態のセラミック多層基板1と異なるところは、各絶縁層2a〜2dそれぞれにおいて、収縮抑制層3aに含有するガラス成分の重量比率がセラミック層3bよりも高いことである。その他の構成は第1実施形態のセラミック多層基板1と同じであるため、同一符号を付すことにより説明を省略する。
一般的に、各絶縁層2a〜2dにガラス成分が含まれると、このガラス成分の粘性流動により、セラミック多層基板1aの焼成時に、例えば、最表層の絶縁層2aと表層ビア導体4aとの間に生じる隙間を埋めるように、絶縁層2aが表層ビア導体4aの熱収縮に追従する。したがって、セラミック多層基板1aの表面を形成する収縮抑制層3aに含有するガラス成分の重量比率を、セラミック層3bよりも高くすると、収縮抑制層3aの表層ビア導体4aへの熱収縮の追従特性がセラミック層3bよりも上がるため、本来、隙間が大きくなる方の、表層ビア導体4aと収縮抑制層3aとの間で隙間が生じるのを防止することができ、これにより、第1実施形態のセラミック多層基板1と同様の効果を得ることができる。
<第3実施形態>
本発明の第3実施形態にかかるセラミック多層基板1bについて、上記した第1実施形態にかかるセラミック多層基板1を示す図1を参照して説明する。
この実施形態にかかるセラミック多層基板1bが、第1実施形態のセラミック多層基板1と異なるところは、各セラミック層3bと各収縮抑制層3aとで、焼成時の収縮開始温度が異なることである。その他の構成は、第1実施形態のセラミック多層基板1と同じであるため、同一符号を付すことにより説明を省略する。
この場合、各セラミック層3bおよび各収縮抑制層3aは、セラミック多層基板1bの焼成時に、互いに収縮開始温度および収縮終了温度が異なるガラスセラミックで構成されており、各収縮抑制層3aの収縮開始温度が各セラミック層3bよりも低く、各収縮抑制層3aが焼成収縮を終了した後に、各セラミック層3bの焼成収縮が開始されるように、各収縮抑制層3aおよび各セラミック層3bそれぞれの材料選定がなされている。
このようにすると、収縮抑制層3aの焼成収縮開始時には、隣接するセラミック層3bの焼成収縮が開始されていないため、収縮抑制層3aの主面方向(平面方向)の収縮が抑制される。また、セラミック層3bの焼成収縮開始時には、隣接する収縮抑制層3aの焼成収縮が終了しているため、セラミック層3bの平面方向の収縮が抑制され、その結果、セラミック多層基板1bの平面方向の収縮が抑制される。
また、例えば、セラミック多層基板1bの焼成時に、セラミック多層基板1bの表面を形成する収縮抑制層3a側が先に収縮することになるため、該収縮抑制層3aの方が表層ビア導体4aの熱収縮に追従しやすくなり、これにより、本来、隙間が大きくなる方の収縮抑制層3aと表層ビア導体4aとの間に隙間が生じるのを防止することができる。
<第4実施形態>
本発明の第4実施形態にかかるセラミック多層基板1cについて、図2を参照して説明する。なお、図2はセラミック多層基板1cの断面図である。
この実施形態にかかるセラミック多層基板1cが、図1を参照して説明した第1実施形態のセラミック多層基板1と異なるところは、図2に示すように、最表層の絶縁層2aの下方に設けられた絶縁層2bに形成された内層ビア導体4bが、表層ビア導体4aと積層方向で逆向きのテーパ状に形成されていることである。その他の構成は、第1実施形態と同じであるため、同一符号を付すことにより説明を省略する。
この場合、表層ビア導体4aに、上面視で重合して配置される各ビア導体4b,4cのうち、最表層の絶縁層2aの直下に隣接する絶縁層2bに形成された内層ビア導体4bが、表層ビア導体4aと積層方向で逆向きのテーパ状、つまり、表層側に向かうに連れて先細りのテーパ状に形成される。
ところで、収縮抑制層3aが設けられるセラミック多層基板1cでは、上記したように、平面方向の収縮が抑制される一方、平面方向に垂直な方向(積層方向)の収縮量が大きくなるという性質を有する。また、セラミック多層基板1cの内部に形成される各ビア導体4a〜4dは、焼成時に各絶縁層2a〜2dにほとんど影響されることなく収縮し、その積層方向の収縮量は、各絶縁層2a〜2dの積層方向の収縮量よりも少ない。そのため、表層ビア導体4aと上面視で重合する位置に内層ビア導体4b,4cが配置されると、セラミック多層基板1cの焼成時に、表層ビア導体4aが当該内層ビア導体4b,4cに押し上げられて、表層ビア導体4aがセラミック多層基板1cの表面から隆起するという現象が生じる。この隆起は、セラミック多層基板1cの表面に実装する部品の実装性を低下させる要因となるため好ましくない。
そこで、この実施形態では、表層ビア導体4aに上面視で重合する内層ビア導体4bを、表層ビア導体4aと積層方向で逆向きのテーパ状に形成し、内層ビア導体4bの表面側の横断面積を下層側よりも小さく形成している。このようにすると、内層ビア導体4bの周側面を覆う絶縁層2bが、表層ビア導体4aに上面視で重合する内層ビア導体4b,4cからの焼成時の押し上げに対する抵抗として機能するため、表層ビア導体4aの隆起を防止することができる。
なお、上記構成は、一例であり、例えば、表層から3番目の絶縁層2cに形成された内層ビア導体4cを、表層ビア導体4aと逆向きのテーパ状に形成してもよく、また、表層ビア導体4aに重合する内層ビア導体4b,4bの両方を、表層ビア導体4aと逆向きのテーパ状に形成してもよい。
<第5実施形態>
本発明の第5実施形態にかかるセラミック多層基板1dについて、図3を参照して説明する。なお、図3はセラミック多層基板1dの断面図である。
この実施形態にかかるセラミック多層基板1dが、図1を参照して説明した第1実施形態のセラミック多層基板1と異なるところは、図3に示すように、表層ビア導体4aの最大横断面積が、内層ビア導体4b〜4dの最大横断面積よりも小さく形成されていることである。その他の構成は、第1実施形態と同じであるため、同一符号を付すことにより説明を省略する。
この場合、表層ビア導体4aの横断面の最大径wが、内層ビア導体4b〜4dの横断面の最大径Wよりも小さく形成される(W>w)。換言すれば、表層ビア導体4aの最大横断面積が、内層ビア導体4b〜4dよりも小さく形成される。このようにすると、表層ビア導体4aの狭ピッチ化が容易になる。また、内層ビア導体4b〜4d側の最大横断面積を大きくすることで、例えば、表層ビア導体4aと内層ビア導体4bとを接続する場合に、両者の接続性が向上する。
(表層ビア導体の変形例)
次に、表層ビア導体4aの変形例について、図4を参照して説明する。なお、図4は、表層ビア導体4aの変形例を説明するための図であり、表層ビア導体4a近傍の拡大断面図である。
図4に示すように、表層ビア導体4aが、収縮抑制層3aに形成される部分4a1とセラミック層3bに形成される部分4a2とで拡開の度合が異なる2つのテーパ形状の連続体を成すように形成されていてもよい。このとき、収縮抑制層3a側のテーパ形状の拡開度合を、セラミック層3bよりも大きく形成する。このようにすると、セラミック多層基板1,1a〜1dの表面から露出する表層ビア導体4aの端面の面積を容易に大きくすることができるため、表面実装される部品との接続強度が向上する。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、例えば、上記した表層ビア導体4aの変形例では、表層ビア導体4aを、テーパ状の拡開度合が異なる2つのテーパ形状の連続体として形成して、部品との接続面積を大きくする場合について説明したが、例えば、表層ビア導体4aと内層ビア導体4bとの間でテーパ形状の拡開度合が異なるように形成する構成であってもよい。この場合、表層ビア導体4a側のテーパ形状の拡開度合を大きくすることで、容易に部品との接続面積を大きくすることができる。
また、第1、第2実施形態のセラミック多層基板1,1aの構成を組合わせてもかまわない。つまり、収縮抑制層3aのアルミナおよびガラス成分それぞれの重量比率を、セラミック層3bよりも高くするようにしてもよい。このようにすると、焼成時に表層ビア導体4aと収縮抑制層3aとの間に隙間が生じるのを防止する効果がさらに向上する。
また、本発明は、セラミック材料により形成された複数の絶縁層が積層・焼成されて成る種々のセラミック多層基板に適用することができる。
1,1a〜1d セラミック多層基板
2a〜2d 絶縁層
3a 収縮抑制層(第2セラミック層)
3b セラミック層(第1セラミック層)
4a 表層ビア導体
4b〜4d 内層ビア導体

Claims (9)

  1. セラミック材料により形成された複数の絶縁層が積層・焼成されて成るセラミック多層基板において、
    最表層の前記絶縁層は、第1セラミック層と、該第1セラミック層上に積層された収縮抑制用の第2セラミック層と、前記第1、第2セラミック層を貫通し下層側に向かうに連れて先細りしたテーパ状に形成され、前記第2セラミック層から露出した端面が前記第2セラミック層の表面に実装される部品の端子に直接接続される表層ビア導体とを備え、
    少なくとも前記第2セラミック層は、前記表層ビア導体の熱収縮を抑制または熱収縮に追従する材質を含むことを特徴とするセラミック多層基板。
  2. 前記第2セラミック層に含有するアルミナの重量比率が第1セラミック層よりも高いことを特徴とする請求項1に記載のセラミック多層基板。
  3. 前記第2セラミック層に含有するガラス成分の重量比率が、前記第1セラミック層よりも高いことを特徴とする請求項1に記載のセラミック多層基板。
  4. 前記第2セラミック層の焼成時の収縮開始温度が、前記第1セラミック層よりも低いことを特徴とする請求項1に記載のセラミック多層基板。
  5. 前記第1セラミック層と、前記第2セラミック層と、該第1、第2セラミック層を貫通し下層側に向かうに連れて先細りしたテーパ状に形成された内層ビア導体とを備える前記絶縁層が、前記最表層の絶縁層の下方に設けられ、
    少なくとも前記第2セラミック層は、前記表層ビア導体の熱収縮を抑制または熱収縮に追従する材質を含むことを特徴とする請求項1ないし4のいずれかに記載のセラミック多層基板。
  6. 前記表層ビア導体に含有するガラス成分の重量比率が、前記内層ビア導体よりも低いことを特徴とする請求項5に記載のセラミック多層基板。
  7. 前記第1セラミック層と、前記第2セラミック層と、該第1、第2セラミック層を貫通し前記表層ビア導体と積層方向で逆向きのテーパ状に形成された内層ビア導体を備える前記絶縁層が、前記最表層の絶縁層の下方に設けられ、
    前記内層ビア導体が、上面視で前記表層ビア導体に重合して配置されていることを特徴とする請求項1ないし6のいずれかに記載のセラミック多層基板。
  8. 前記表層ビア導体の最大横断面積が、前記内層ビア導体の最大横断面積よりも小さく形成されていることを特徴とする請求項5ないし7のいずれかに記載のセラミック多層基板。
  9. 前記表層ビア導体は、前記第1セラミック層に形成される部分と前記第2セラミック層に形成される部分とで拡開の度合が異なる2つのテーパ形状の連続体を成し、
    前記第2セラミック層側の前記テーパ形状の拡開の度合が、前記第1セラミック層側の前記テーパ形状よりも大きいことを特徴とする請求項1ないし8のいずれかに記載のセラミック多層基板。
JP2013211256A 2013-10-08 2013-10-08 セラミック多層基板 Active JP5999063B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013211256A JP5999063B2 (ja) 2013-10-08 2013-10-08 セラミック多層基板
CN201410441246.2A CN104519655B (zh) 2013-10-08 2014-09-01 陶瓷多层基板
US14/476,859 US9686872B2 (en) 2013-10-08 2014-09-04 Ceramic multilayer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013211256A JP5999063B2 (ja) 2013-10-08 2013-10-08 セラミック多層基板

Publications (2)

Publication Number Publication Date
JP2015076481A true JP2015076481A (ja) 2015-04-20
JP5999063B2 JP5999063B2 (ja) 2016-09-28

Family

ID=52776065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013211256A Active JP5999063B2 (ja) 2013-10-08 2013-10-08 セラミック多層基板

Country Status (3)

Country Link
US (1) US9686872B2 (ja)
JP (1) JP5999063B2 (ja)
CN (1) CN104519655B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003262A1 (ja) * 2016-06-30 2018-01-04 株式会社村田製作所 複合基板及び複合基板の製造方法
JP2018174236A (ja) * 2017-03-31 2018-11-08 信之 幸谷 多層回路基板構造
JP2019033179A (ja) * 2017-08-08 2019-02-28 Tdk株式会社 コイル部品
US11291110B2 (en) 2018-12-13 2022-03-29 Murata Manufacturing Co., Ltd. Resin substrate and electronic device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854550B2 (en) * 2017-09-28 2020-12-01 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
CN111599687B (zh) * 2019-02-21 2022-11-15 奥特斯科技(重庆)有限公司 具有高刚度的超薄部件承载件及其制造方法
JP7243856B2 (ja) * 2019-11-14 2023-03-22 株式会社村田製作所 回路基板及び回路基板の製造方法
KR20230018242A (ko) * 2021-07-29 2023-02-07 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57134987A (en) * 1981-02-16 1982-08-20 Hitachi Ltd Ceramic circuit board
JPH0493096A (ja) * 1990-08-08 1992-03-25 Shinko Electric Ind Co Ltd 多層セラミック基板
JP2000012736A (ja) * 1998-06-26 2000-01-14 Ngk Spark Plug Co Ltd フリップチップ用セラミック多層配線基板
JP2000312063A (ja) * 1999-04-28 2000-11-07 Kyocera Corp 配線基板及びその製造方法
JP2003258433A (ja) * 2001-12-26 2003-09-12 Kyocera Corp 多層配線基板
JP2010153554A (ja) * 2008-12-25 2010-07-08 Kyocera Corp セラミック基板及びその製造方法
WO2011024790A1 (ja) * 2009-08-24 2011-03-03 株式会社村田製作所 樹脂多層基板及び該樹脂多層基板の製造方法
JP2012151284A (ja) * 2011-01-19 2012-08-09 Kyocera Corp プローブカード用配線基板およびプローブカード

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160683A (ja) 1999-12-02 2001-06-12 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
JP2008186909A (ja) * 2007-01-29 2008-08-14 Kyocera Corp セラミック多層基板
JP2009010141A (ja) 2007-06-27 2009-01-15 Kyocera Corp セラミック多層基板
JP2009231414A (ja) 2008-03-21 2009-10-08 Kyocera Corp 多層配線基板およびその製造方法
KR20110036149A (ko) 2009-10-01 2011-04-07 삼성전기주식회사 다층 세라믹 기판 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57134987A (en) * 1981-02-16 1982-08-20 Hitachi Ltd Ceramic circuit board
JPH0493096A (ja) * 1990-08-08 1992-03-25 Shinko Electric Ind Co Ltd 多層セラミック基板
JP2000012736A (ja) * 1998-06-26 2000-01-14 Ngk Spark Plug Co Ltd フリップチップ用セラミック多層配線基板
JP2000312063A (ja) * 1999-04-28 2000-11-07 Kyocera Corp 配線基板及びその製造方法
JP2003258433A (ja) * 2001-12-26 2003-09-12 Kyocera Corp 多層配線基板
JP2010153554A (ja) * 2008-12-25 2010-07-08 Kyocera Corp セラミック基板及びその製造方法
WO2011024790A1 (ja) * 2009-08-24 2011-03-03 株式会社村田製作所 樹脂多層基板及び該樹脂多層基板の製造方法
JP2012151284A (ja) * 2011-01-19 2012-08-09 Kyocera Corp プローブカード用配線基板およびプローブカード

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003262A1 (ja) * 2016-06-30 2018-01-04 株式会社村田製作所 複合基板及び複合基板の製造方法
JP2018174236A (ja) * 2017-03-31 2018-11-08 信之 幸谷 多層回路基板構造
JP2019033179A (ja) * 2017-08-08 2019-02-28 Tdk株式会社 コイル部品
US11291110B2 (en) 2018-12-13 2022-03-29 Murata Manufacturing Co., Ltd. Resin substrate and electronic device

Also Published As

Publication number Publication date
US9686872B2 (en) 2017-06-20
US20150096791A1 (en) 2015-04-09
CN104519655A (zh) 2015-04-15
CN104519655B (zh) 2018-08-07
JP5999063B2 (ja) 2016-09-28

Similar Documents

Publication Publication Date Title
JP5999063B2 (ja) セラミック多層基板
JP5104932B2 (ja) 多層配線基板及びその製造方法
JP4310468B2 (ja) セラミック多層基板及びその製造方法
JP5835282B2 (ja) 多層配線基板の製造方法およびプローブカードの製造方法並びに多層配線基板およびプローブカード
US9961768B2 (en) Multilayer wiring substrate, manufacturing method therefor, and substrate for probe card
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
WO2009110286A1 (ja) 電子部品およびその製造方法
JP2013110372A (ja) チップ型電子部品
WO2017002495A1 (ja) チップ型セラミック電子部品
JP4765330B2 (ja) 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法
US20220272837A1 (en) Circuit board and method for manufacturing circuit board
JP2010056413A (ja) 積層型チップバリスタ
JP2007067364A (ja) チップ型電子部品を搭載したセラミック基板及びその製造方法
JP5527048B2 (ja) セラミック多層基板
JP6010423B2 (ja) 電子部品収納用パッケージおよび電子装置
WO2006051821A1 (ja) セラミック多層基板およびその製造方法
JP5981389B2 (ja) 配線基板
JP6164228B2 (ja) モジュールおよびその製造方法
JP3909285B2 (ja) 配線基板
JP5598606B2 (ja) 多層セラミック基板の製造方法
JP2011049205A (ja) 積層基板およびその製造方法
JPWO2019073762A1 (ja) 積層電子部品の製造方法
JP2005191316A (ja) 多層回路基板及びその製造方法
JP2006114543A (ja) 表面実装型電子部品
JP2006135195A (ja) セラミック多層基板の製造方法、並びにこの製造方法に用いられるセラミックグリーンシート

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160815

R150 Certificate of patent or registration of utility model

Ref document number: 5999063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150