JP2010199346A - 配線基板および配線基板の製造方法 - Google Patents

配線基板および配線基板の製造方法 Download PDF

Info

Publication number
JP2010199346A
JP2010199346A JP2009043305A JP2009043305A JP2010199346A JP 2010199346 A JP2010199346 A JP 2010199346A JP 2009043305 A JP2009043305 A JP 2009043305A JP 2009043305 A JP2009043305 A JP 2009043305A JP 2010199346 A JP2010199346 A JP 2010199346A
Authority
JP
Japan
Prior art keywords
conductor
glass component
wiring board
conductor layer
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009043305A
Other languages
English (en)
Inventor
Shunichi Fujii
俊一 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009043305A priority Critical patent/JP2010199346A/ja
Publication of JP2010199346A publication Critical patent/JP2010199346A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】接続用パッドの小型化を実現するとともに、接続用パッドとセラミック基板との接続強度および接続用パッドと外部接続端子との接続強度の低下を抑制できる配線基板を提供する。
【解決手段】配線基板(1)は、ガラス成分を含む絶縁基板(2)と、絶縁基板(2)に設けられた配線導体(3)とを有する。配線導体(3)は、絶縁基板(2)の内部に設けられ、ガラス成分を含む第1導体層(3a)と、該第1導体層(3a)上に設けられ、一部が絶縁基板(2)の表面に露出する第2導体層(3b)とを有する。第2導体層(3a)は、ガラス成分を含まない、又は第1導体層(3a)よりも質量濃度の小さいガラス成分を含む。
【選択図】図1

Description

本発明は、配線基板および配線基板の製造方法に関する。
近年、半導体素子の高集積化が進むのに伴い、半導体素子の外部接続用端子の数も増大してきている。このような半導体素子をセラミック基板に搭載する場合、セラミック基板に形成する接続用パッドの数も増やす必要がある(特許文献1参照)。この場合、セラミック基板において、接続用パッドを形成する領域を増やすことは困難なため、小さな面積に多数の接続用パッドを形成しなければならず、そのためには接続用パッドの幅及びその間隔を狭く設定する必要がある。
特開平10−125719号公報
しかし、接続用パッドの幅及びその間隔を狭くすると、接続用パッドとセラミック基板との接続強度は低下し、その結果、半導体素子を実装する際に、接続用パッドがセラミック基板から剥がれるといった問題が生じる場合がある。
本発明は、上記問題に鑑みてなされたものであり、接続用パッドの小型化を実現するとともに、接続用パッドとセラミック基板との接続強度の低下を抑制できる配線基板および配線基板の製造方法を提供することを目的としている。
本発明の配線基板の一態様によれば、ガラス成分を含む絶縁基板と、前記の絶縁基板に設けられた配線導体とを有する配線基板であって、前記の配線導体は、前記の絶縁基板の内部に設けられ、前記のガラス成分を含む第1導体層と、該第1導体層上に設けられ、一部が前記の絶縁基板の表面に露出する第2導体層とを有し、前記の第2導体層は、前記のガラス成分を含まない、又は前記の第1導体層よりも質量濃度の小さい前記のガラス成分を含む。
好ましくは、前記の配線基板において、前記の第2導体層は、前記の第1導体層よりも厚みが小さい。
好ましくは、前記の配線基板において、前記の配線導体は、前記の絶縁基板の表面に埋設されている。
本発明の配線基板の製造方法の一態様によれば、ガラス成分を含む絶縁基板と、前記の絶縁基板に設けられた配線導体とを有する配線基板の製造方法であって、前記のガラス成分を含む複数のセラミックグリーンシートが積層されてなるグリーンシート積層体と、該グリーンシート積層体の表層に設けられた導体ペーストとを同時焼成する焼成工程を含み、前記の導体ペーストは、前記のガラス成分を含む第1導体ペーストと、該第1導体ペースト上に形成された第2導体ペーストとを含み、前記の第2導体ペーストは、前記のガラス成分を含まない、又は前記の第1導体ペーストよりも質量濃度の小さい前記のガラス成分を含む。
好ましくは、前記の配線基板の製造方法は、前記の焼成工程の前に、支持体上に前記の第2導体ペーストを塗布する第1塗布工程と、前記の第2導体ペースト上に前記の第1導体ペーストを塗布する第2塗布工程と、前記の支持体および前記の第1導体ペースト上に、前記のガラス成分を含むセラミックスラリーを塗布する第3塗布工程と、前記のセラミックスラリーを乾燥させて、導体付きセラミックグリーンシートを得る乾燥工程と、前記の支持体と前記の導体付きセラミックグリーンシートとの積層体から前記の支持体を剥離する剥離工程と、前記の導体付きセラミックグリーンシートを、他の少なくとも1つの前記のセラミックグリーンシート上に積層して、表層に前記の導体ペーストが設けられた前記のグリーンシート積層体を得る積層工程とを有する。
好ましくは、前記の配線基板の製造方法において、前記の第2導体ペーストは、前記の第1導体ペーストよりも厚みが小さい。
本発明の配線基板の一形態によれば、接続用パッドの小型化を実現するとともに、接続用パッドとセラミック基板との接続強度の低下を抑制できる配線基板を実現できる。
本発明の配線基板の製造方法の一形態によれば、接続用パッドの小型化を実現するとともに、接続用パッドとセラミック基板との接続強度の低下を抑制できる配線基板を製造することができる。
(a)は、配線基板の平面図であり、(b)は、(a)の破線A−Aにおける、配線基板の表層部分の部分断面図である。 図1の配線基板の製造方法を説明する図である。 (a)は、別の配線基板の平面図であり、(b)は、(a)の部分拡大斜視図である。 図3(b)の破線B−Bにおける断面を示す斜視図である。
以下に、添付の図面を参照して、本発明の実施の形態について説明する。
図1は、本発明の実施の形態による配線基板の構成例を示す図である。図1(a)は、フリップチップタイプの一種であるC4(Controlled Collapse Chip Connection)セラミックパッケージ用の配線基板1の平面図であり、図1(b)は、(a)の破線A−Aにおける、配線基板1の表層部分の部分断面図である。図1に示すように、配線基板1においては、セラミック基板2の表面の中央部に配線導体からなる複数の接続用パッド3が形成されている。この接続用パッド3に半導体素子の外部接続端子をリフロー半田付けし、更にその半導体素子の周辺を封止することによりC4パッケージが組立てられる。
また、図1(b)に示すように、接続用パッド3は、セラミック基板2に埋設されている。そして、接続用パッド3は、第1導体層3aと、第1導体層3a上に設けられた第2導体層3bとを有する。第2導体層3bは、その一部がセラミック基板2の表面に露出している。ここで、セラミック基板2は、ガラス成分を含むガラスセラミック基板であり、第1導体層3aは、セラミック基板2に含まれるガラス成分と同一成分のガラス成分を有している。
次に、図1に示した配線基板1の製造方法を説明する。図2は、配線基板1の製造方法を説明するための図である。なお、以下では、第1導体層3aに対応する導体ペーストを「第1導体ペースト」といい、第2導体層3bに対応する導体ペーストを「第2導体ペースト」という。
まず、支持体11上に第2導体ペースト12bを塗布する。そして、その第2導体ペースト12bを乾燥させた後、乾燥させた第2導体ペースト12b上に第1導体ペースト12aを塗布して乾燥させる(図2(a))。
ここで、支持体11は、ポリオレフィン系、ポリエステル系、ポリアミド系、ポリイミド系、又は塩化ビニル系等の有機樹脂からなるフィルム状のものである。
支持体11の表面には、第2導体ペースト12bおよび後に形成されるセラミックグリーンシート(以下、まとめて「導体付きセラミックグリーンシート14」という。)の剥離性を考慮して、離型剤若しくは帯電防止剤などの表面処理層を形成しておくことが好ましい。特に、支持体11からの剥離時に導体付きセラミックグリーンシート14が変形をしてしまうことを抑えるためには、支持体11の表面に離型剤の表面処理層が形成されていることがより好ましい。
離型剤の種類としては、大別してシリコーン系、フッ素系、長鎖アルキル基含有系、アルキッド樹脂系、若しくはポリオレフィン樹脂系などを用いることができる。特に、耐熱性、剥離性及びコストの観点から、シリコーン系がより望ましい。
第2導体ペースト12bは、金属導体粉末に有機バインダー、有機溶剤、および必要に応じて分散剤等を加えて、ボールミル、三本ロールミル、若しくはプラネタリーミキサー等の混練手段によって混合および混練することにより作製される。
金属導体粉末は、タングステン(W),モリブデン(Mo),マンガン(Mn),銅(Cu),銀(Ag),金(Au),白金(Pt),アルミニウム(Al),銀−パラジウム(Ag−Pd)合金、又は銀−白金(Ag−Pt)合金が挙げられるが、その中でもガラスセラミック粉末が焼成される温度で焼結する金属の粉末である、Cu,Ag,Au,Pt,Al,Ag−Pd合金又はAg−Pt合金がより好ましい。
第2導体ペースト12bの有機バインダーは、従来導体ペーストに使用されているものが使用可能であり、例えばアクリル系(アクリル酸,メタクリル酸、若しくはそれらのエステルの単独重合体または共重合体,具体的にはアクリル酸エステル共重合体,メタクリル酸エステル共重合体,又はアクリル酸エステル−メタクリル酸エステル共重合体等),ポリビニルブチラ−ル系,ポリビニルアルコール系,アクリル−スチレン系,ポリプロピレンカーボネート系,若しくはセルロース系等の単独重合体または共重合体が挙げられる。有機バインダーの選定に当たっては、焼成工程での分解、揮発性を考慮すると、アクリル系、若しくはアルキド系の有機バインダーがより好ましい。
第2導体ペースト12bの有機溶剤は、導体粉末と有機バインダーとを良好に分散させて混合できるようなものであればよく、テルピネオール、ブチルカルビトールアセテート若しくはフタル酸等などが使用可能である。
第1導体ペースト12aは、金属導体粉末とセラミック基板3の原料であるガラスセラミック粉末に有機バインダー、有機溶剤、および必要に応じて分散剤等を加えて、ボールミル、三本ロールミル、若しくはプラネタリーミキサー等の混練手段によって混合および混練することにより作製される。
金属導体粉末は、タングステン(W),モリブデン(Mo),マンガン(Mn),銅(Cu),銀(Ag),金(Au),白金(Pt),アルミニウム(Al),銀−パラジウム(Ag−Pd)合金、又は銀−白金(Ag−Pt)合金が挙げられるが、その中でもガラスセラミック粉末が焼成される温度で焼結する金属の粉末である、Cu,Ag,Au,Pt,Al,Ag−Pd合金又はAg−Pt合金がより好ましい。
第1導体ペースト12aの有機バインダーは、従来導体ペーストに使用されているものが使用可能であり、例えばアクリル系(アクリル酸,メタクリル酸、若しくはそれらのエステルの単独重合体または共重合体,具体的にはアクリル酸エステル共重合体,メタクリル酸エステル共重合体,又はアクリル酸エステル−メタクリル酸エステル共重合体等),ポリビニルブチラ−ル系,ポリビニルアルコール系,アクリル−スチレン系,ポリプロピレンカーボネート系,若しくはセルロース系等の単独重合体または共重合体が挙げられる。有機バインダーの選定に当たっては、焼成工程での分解、揮発性を考慮すると、アクリル系、若しくはアルキド系の有機バインダーがより好ましい。
第2導体ペースト12bの有機溶剤は、導体粉末と有機バインダーとを良好に分散させて混合できるようなものであればよく、テルピネオール、ブチルカルビトールアセテート若しくはフタル酸等などが使用可能である。
例えば、第2導体ペースト12bは、金属導体粉末100質量部に対して有機バインダーを3〜32質量部、有機溶剤を1〜30質量部加えて混練することにより形成される。また、第2導体ペースト12bは、表層に配線導体を形成した後に滲みが発生しない程度の粘度、具体的には4000〜20000cps程度の粘度にすることが望ましい。
支持体11の表面に第2導体ペースト12bを印刷する方法は、特に制限されるものではなく、従来周知のスクリーン印刷法若しくはグラビア印刷法等が使用可能である。
例えば、第1導体ペースト12aは、金属導体粉末とセラミック基板2に含まれるガラスセラミック粉末100質量部に対して有機バインダーを3〜32質量部、有機溶剤を1〜30質量部加えて混練することにより形成される。また、第1導体ペースト12aは、第2導体ペースト12bを形成した後に滲みが発生しない程度の粘度、具体的には4000〜20000cps程度の粘度にすることが望ましい。
なお、第2導体ペースト12bおよび第2導体ペーストに含まれる有機バインダーの量がほぼ等しければ、第2導体ペースト12bを第1導体ペースト12aよりも厚みを小さく形成することが好ましい。この場合、焼成して有機バインダーが除去されると、第1導体層3aの厚みが第2導体層3bの厚みよりも厚くなる。
また、焼成後に得られる第1導体層3aおよび第2導体層3bの厚みは、第1導体ペースト12aおよび第2導体ペースト12bに含まれる有機バインダーの量を調節することによって制御することが可能である。例えば、導体ペーストに含まれる有機バインダーの量が多いと、焼成によってその有機バインダーが除去されるため、焼成後の導体層が薄くなる傾向がある。
乾燥させた第2導体ペースト12bの表面に第1導体ペースト12aを印刷する方法は、特に制限されるものではなく、従来周知のスクリーン印刷法若しくはグラビア印刷法等が使用可能である。
次に、図2(b)に示すように、支持体11上に第1導体ペースト12aを覆うようにセラミックスラリー13を塗布して乾燥させることにより、導体付きセラミックグリーンシート14を形成する。
セラミックスラリー13の粉末は、ガラスセラミック粉末(ガラス粉末とフィラー粉末との混合物)を含む。ガラスセラミック粉末のガラス成分としては、例えばSiO−B系、SiO−B−Al系,SiO−B−Al−MO系(ただし、MはCa,Sr,Mg,BaまたはZnを示す),SiO−Al−MO−MO系(ただし、MおよびMは同じまたは異なってCa,Sr,Mg,BaまたはZnを示す),SiO−B−Al−MO−MO系(ただし、MおよびMは上記と同じである),SiO−B−M O系(ただし、MはLi、NaまたはKを示す),SiO−B−Al−M O系(ただし、Mは上記と同じである),Pb系ガラス,又はBi系ガラス等が挙げられる。
また、ガラスセラミック粉末のフィラー粉末としては、例えばAl,SiO,ZrOとアルカリ土類金属酸化物との複合酸化物,TiOとアルカリ土類金属酸化物との複合酸化物,AlおよびSiOから選ばれる少なくとも1種を含む複合酸化物(例えばスピネル,ムライト,コージェライト)等のセラミック粉末が挙げられる。
セラミックスラリー13の有機バインダーは、従来から使用されているものが使用可能であり、例えばアクリル系(アクリル酸,メタクリル酸、若しくはそれらのエステルの単独重合体または共重合体,具体的にはアクリル酸エステル共重合体,メタクリル酸エステル共重合体,又はアクリル酸エステル−メタクリル酸エステル共重合体等),ポリビニルブチラ−ル系,ポリビニルアルコール系,アクリル−スチレン系,ポリプロピレンカーボネート系,若しくはセルロース系等の単独重合体または共重合体が挙げられる。特に、焼成工程での分解、および揮発性を考慮すると、アクリル系バインダーがより好ましい。
セラミックスラリー13の有機溶剤は、セラミック粉末及びガラスセラミック粉末と有機バインダーとを良好に分散させて混合できるようなものであればよく、トルエン,ケトン類,若しくはアルコール類の有機溶媒や水等が挙げられる。
これらの中で、トルエン,メチルエチルケトン,およびイソプロピルアルコール等の蒸発係数の高い溶剤はスラリー塗布後の乾燥工程が短時間で実施できるのでより好ましい。
導体付きセラミックグリーンシート14を作製するためのスラリーは、セラミックス及びガラスセラミック組成粉末100質量部に対して有機バインダーを5〜20質量部、有機溶剤を15〜50質量部加え、ボールミル等の混合手段により混合することにより3〜100cpsの粘度となるように調製される。
セラミックスラリーの塗布工法としては、ドクターブレード法,リップコーター法,若しくはダイコーター法等において塗布される。特にダイコーター法やスロットコーター法、若しくはカーテンコーター法等の押し出し式の方法を用いると、これらは非接触式の塗布方法であるため、乾燥導体ペースト12bを物理的な力で混合させてしまうことなく導体付きセラミックグリーンシート14を形成することができるのでより好ましい。
支持体11上に塗布したセラミックスラリー13の乾燥は、従来用いられている温風乾燥機や遠赤外線乾燥機等のような輻射熱や伝熱を利用するものの他、溶剤の蒸気圧を低下させ揮発させる真空乾燥機等の乾燥機を用いることにより行なわれてもよい。
なお、導体付きセラミックグリーンシート14には、必要に応じて上下の層間の導体層2同士を接続するためのビアホール導体やスルーホール導体等の貫通導体を形成してもよい。これら貫通導体は、金型によるパンチング加工やレーザ加工等により導体付きセラミックグリーンシート14に貫通孔を形成した後に、貫通導体用導体ペーストを印刷やプレス充填等の埋め込み手段によって形成してよい。
導体付きセラミックグリーンシート14に貫通穴を加工する際、導体付きセラミックグリーンシート14を支持体11から剥がして行なってもよいが、支持体11上に保持したまま行なうと導体付きセラミックグリーンシート14の変形を抑制できるのでより好ましい。
また、貫通導体用導体ペーストは、第1導体ペースト12aと同様にして作製され、溶剤や有機バインダーの量により15000cps乃至40000cps程度に調整される。
なお、貫通導体用導体ペーストの焼結挙動の調整のために、金属導体粉末にガラスやセラミックスの粉末を加えた無機成分としてもよい。無機成分100質量部に対して有機バインダーの量は3〜15質量部の範囲が好ましい。3重量部以上にすると、ペースト状に調整することが容易となり、15質量部未満では、ペースト中の有機成分の量が適度であるため、焼結後の導体が多孔性となるか過剰に収縮することにより貫通導体内部や貫通導体と貫通孔内壁の間に空隙が生じることを効果的に抑制することができる。
その後、支持体11と導体付きセラミックグリーンシート14との積層体から支持体11を剥離する。
すると、図2(c)に示すように、平坦性に優れる導体付きセラミックグリーンシート14を得ることができる。
次に、図2(d)に示すように、導体付きセラミックグリーンシート14と導体ペーストの形成処理が施された他のセラミックグリーンシート15を位置合わせして積み重ね、圧着することによりグリーンシート積層体16を作製する。なお、セラミックグリーンシート15に形成される導体ペーストは、焼成後に内層導体となることから、層構造になっていなくてもよく、例えば、第2導体ペースト12bから成っていてもよい。
積層する方法は、積み重ねた導体付きセラミックグリーンシート14を含む複数のセラミックグリーンシートに熱と圧力を加えて熱圧着する方法や、有機バインダー,可塑剤,および溶剤等からなる密着剤をシート間に塗布して熱圧着する方法等が採用可能である。
積層の際の加熱加圧の条件は、用いる有機バインダー等の種類や量により異なるが、概ね30〜100℃、2〜20MPaである。
なお、セラミックグリーンシート15に形成される配線導体の形状および配置、並びにセラミックグリーンシート15の層数は、図示したものに限らず、任意に設定可能である。また、セラミックグリーンシート15は、導体付きセラミックグリーンシート14の導体ペースト12以外の成分と同じであっても異なっていてもよい。しかし、セラミックグリーンシート15に導体付きセラミックグリーンシートに含まれる上記ガラス成分を含有させ、セラミックグリーンシート15に形成される導体ペーストに同じガラス成分を含有させれば、セラミック基板2と内部の配線導体との密着性も確保できる。
このグリーンシート積層体16を大気中または加湿窒素雰囲気中にて、400〜600℃の温度で脱バインダーした後、800〜1000℃の温度で焼成することにより、図1に示した配線基板1が得られる。
なお、第1および第2乾燥ペースト12a,12bを焼成して得られる接続用パッド3には、半田等による半導体チップやチップ部品との接続をより強固なものにするために、その表面にニッケル層および金層をメッキ法等により順次被着するとよい。このようにメッキ層を設けることにより、半田等による半導体素子との接続をより強固なものとすることができる。
上述のように形成された接続用パッド3は、セラミック基板3の表面からの突出が抑制され、平坦性に優れていることから、接続用パッド3と半導体素子の外部接続端子とをより容易に接続することができ、半導体素子の実装時の接続不良やショートを抑制することができる。そして、接続用パッドの小型化に伴う、接続用パッド3とセラミック基板2との接続強度の低下の問題も、接続用パッド3を、セラミック基板2との密着力が強い第1導体層3aと、金属からなるメッキ層、半田、および外部接続端子等との密着力が強い第2導体層3bとを有する積層構造にすることより解決できる。すなわち、第1導体層3aのガラス成分とセラミック基板2のガラス成分とが焼成時に結合することから、接続用パッド3とセラミック基板2との接続強度が増し、接続用パッド3のセラミック基板2からの剥離を抑制できる。その結果、接続用パッド3の小型化と、セラミック基板2と接続用パッド3との接続信頼性および外部接続端子と接続用パッド3との接続信頼性とを両立して実現することができる。
また、セラミック基板2の表面に露出する第2導体層3bが、第1導体層3aと異なり、ガラス成分を含まないことから、金属からなるメッキ層、半田、および外部接続端子等との密着力が強くなり、接続用パッド3と外部接続端子との接続強度も保持することができる。
また、接続用パッド3をセラミック基板2の表面に埋設すると、接続用パッド3は、底面だけではなく側面においてもセラミック基板2と接触することとなり、セラミック基板2との接触面が増加することから、小型になっても、高い密着力を得ることができる。さらに、接続用パッド3をセラミック基板2の表面に埋設すると、焼成の際に、接続用パッド3がセラミック基板2の収縮により圧縮されることから、接続用パッド3とセラミック基板2の接続強度がより高くなるという効果がある。
また、第1導体層3aは、セラミック基板2に含まれるガラス成分と同じガラス成分を有することから、接続用パッド3とセラミック基板2との接続強度が高くなること以外に、接続用パッド3とセラミック基板2とを同時焼成により形成する場合に、収縮率や収縮開始温度の違いにより、接続用パッド3とセラミック基板2との界面に応力が発生することを抑制することができるという利点がある。
また、セラミック基板2の表面に露出する部分に、セラミック基板2に含まれるガラス成分を含まない第2導体層3bを設けたことから、上述したように、接続用パッド3とメッキ層および半田等との接続強度を保持することができる。さらに、この配線基板1が高周波用の配線基板である場合、いわゆる表皮効果により、接続用パッド3の表面に電流が流れることから、第2導体層3bと外部接続端子とを接続する際に、その電気的な接続をより確実に行うことができる。
なお、第2導体層3bは、セラミック基板2に含まれるガラス成分を含まないことが好ましい。しかし、第2導体層3bがセラミック基板2に含まれるガラス成分を含む場合であっても、そのガラス成分の質量濃度が、第1導体層3aに含まれるガラス成分の質量濃度よりも小さければ、上記作用効果を得ることが可能である。
また、第2導体層3bは、第1導体層3aと比較して含有するガラス成分が少ないため、セラミック基板3との接続強度が第1導体層3aよりも小さいことから、第2導体層3bは、第1導体層3aよりも厚みが小さいことが好ましい。
さらに、第2導体層3bの厚みが小さいと、焼成の際に、第1導体層3aと第2導体層3bとの界面において、第2導体層3bと第1導体層3bとの間の収縮率の違いによって発生する応力が小さくなるため、第2導体層3bの第1導体層3aからの剥離が抑制され接続パッド3全体として、導電性を保持することができる。
また、第2導体層3bは、第1度導体層3aと比較して、セラミック基板2との収縮率の差が大きくなるが、第2導体層3bが薄い場合、焼成による2導体層3bの反りを抑制することができる。
さらに、接続用パッド3をセラミック基板2の表面に埋設すると、セラミック基板2に接触する接続用パッド3の表面積が大きくなり、焼成時に、セラミック基板2から接続用パッド3に拡散するガラス成分の量が多くなるが、第1導体層3aの厚みを大きくすることにより、セラミック基板2から第1導体層3aに拡散されて第1導体層3aのガラス成分と結合するガラス成分が多くなる。よって、第2導体層3bに拡散されるガラス成分の量が低減されることから、第2導体層3bにガラス成分が拡散してその表面まで移動し、半導体素子等外部接続端子等との接続強度を弱めるといった悪影響を抑制することができる。
なお、この配線基板1は、C4等のフリップチップタイプに限らず、ワイヤボンディングタイプのセラミックパッケージに用いられてもよい。
図3(a)は、ワイヤボンディングタイプのセラミックパッケージ用の配線基板21の平面図であり、図3(b)は、(a)の部分拡大斜視図である。また、図4は、図3(b)の破線B−Bにおける断面を示す斜視図である。図3および図4に示すように、配線基板21は、セラミック基板2の中央部に半導体素子を搭載する凹部22が形成される。凹部22の内部は、階段状になっており、底面部分は半導体素子が搭載される搭載部22aとなっている。搭載部22の周囲で段差が設けられている部分は、ワイヤボンディング用の接続用パッド3が形成された接続部22bとなっている。
凹部22内の搭載部22aに設けられる半導体素子と、配線基板21とは、ワイヤボンディングにより接続される。具体的には、半導体素子の電極と接続部22bに形成された接続用パッド3とがAu等のワイヤを介して接続される。
図3,図4に示した接続用パッド3も、セラミック基板2の表面からの突出が抑制され、平坦性に優れていることから、ワイヤと接続パッド3との接続をより容易にかつより確実に行うことができ、半導体素子の実装時の接続不良やショートを抑制することができる。そして、接続用パッドの小型化に伴う、接続用パッド3とセラミック基板2との接続強度の低下の問題も、接続用パッド3を、セラミック基板2との密着力が強い第1導体層3aと、金属からなるワイヤとの密着力が強い第2導体層3bとを含む積層構造することより解決できる。すなわち、接続用パッド3のセラミック基板2からの剥離を抑制でき、接続用パッド3の小型化と、セラミック基板2と接続用パッド3との接続信頼性を両立して実現することができる。
さらに、セラミック基板2の表面に露出する第2導体層3bが、セラミック基板2に含まれるガラス成分を含まない、又は含んだ場合でも、第1導体層3aに含まれるガラス成分よりも質量濃度が小さいことから、金属からなるメッキ層、半田、および外部接続端子等との密着力がより強くなり、接続用パッド3と外部接続端子との接続強度も保持することができる。
なお、上述の説明では、接続用パッド3をセラミック基板2の表面に埋設したが、第2導体層3bの一部が表面に露出する構成であれば、接続用パッド3と外部接続端子との接続強度を保持することが可能である。ただし、接続用パッド3をセラミック基板2の表面に埋設して、接続用パッド3をより平坦化することができれば、接続用パッド3に外部接続端子をより確実に接続することができ、接続用パッド3と外部接続端子との接続強度の向上につながる。
1 配線基板
2 セラミック基板
3 接続用パッド
3a 第1導体層
3b 第2導体層

Claims (6)

  1. ガラス成分を含む絶縁基板と、前記絶縁基板に設けられた配線導体とを有する配線基板であって、
    前記配線導体は、前記絶縁基板の内部に設けられ、前記ガラス成分を含む第1導体層と、該第1導体層上に設けられ、一部が前記絶縁基板の表面に露出する第2導体層とを有し、
    前記第2導体層は、前記ガラス成分を含まない、又は前記第1導体層よりも質量濃度の小さい前記ガラス成分を含む配線基板。
  2. 前記第2導体層は、前記第1導体層よりも厚みが小さい請求項1に記載の配線基板。
  3. 前記配線導体は、前記絶縁基板の表面に埋設されている請求項1又は請求項2に記載の配線基板。
  4. ガラス成分を含む絶縁基板と、前記絶縁基板に設けられた配線導体とを有する配線基板の製造方法であって、
    前記ガラス成分を含む複数のセラミックグリーンシートが積層されてなるグリーンシート積層体と、該グリーンシート積層体の表層に設けられた導体ペーストとを同時焼成する焼成工程を含み、
    前記導体ペーストは、前記ガラス成分を含む第1導体ペーストと、該第1導体ペースト上に形成された第2導体ペーストとを含み、
    前記第2導体ペーストは、前記ガラス成分を含まない、又は前記第1導体ペーストよりも質量濃度の小さい前記ガラス成分を含む配線基板の製造方法。
  5. 前記焼成工程の前に、
    支持体上に前記第2導体ペーストを塗布する第1塗布工程と、
    前記第2導体ペースト上に前記第1導体ペーストを塗布する第2塗布工程と、
    前記支持体および前記第1導体ペースト上に、前記ガラス成分を含むセラミックスラリーを塗布する第3塗布工程と、
    前記セラミックスラリーを乾燥させて、導体付きセラミックグリーンシートを得る乾燥工程と、
    前記支持体と前記導体付きセラミックグリーンシートとの積層体から前記支持体を剥離する剥離工程と、
    前記導体付きセラミックグリーンシートを、他の少なくとも1つの前記セラミックグリーンシート上に積層して、表層に前記導体ペーストが設けられた前記グリーンシート積層体を得る積層工程と
    を有する請求項4に記載の配線基板の製造方法。
  6. 前記第2導体ペーストは、前記第1導体ペーストよりも厚みが小さい請求項4又は請求項5に記載の配線基板の製造方法。
JP2009043305A 2009-02-26 2009-02-26 配線基板および配線基板の製造方法 Pending JP2010199346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009043305A JP2010199346A (ja) 2009-02-26 2009-02-26 配線基板および配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009043305A JP2010199346A (ja) 2009-02-26 2009-02-26 配線基板および配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2010199346A true JP2010199346A (ja) 2010-09-09

Family

ID=42823764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009043305A Pending JP2010199346A (ja) 2009-02-26 2009-02-26 配線基板および配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2010199346A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2426573A2 (en) 2010-09-06 2012-03-07 Sony Corporation Electronic apparatus
JP2013214721A (ja) * 2012-03-05 2013-10-17 Kyocera Corp 配線基板
JP2014192491A (ja) * 2013-03-28 2014-10-06 Kyocera Corp 配線基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02114615A (ja) * 1988-10-25 1990-04-26 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
JPH03246990A (ja) * 1990-02-26 1991-11-05 Sumitomo Metal Mining Co Ltd 厚膜導体の形成方法
JP2003224338A (ja) * 2001-11-26 2003-08-08 Kyocera Corp ガラスセラミック配線基板
JP2007287974A (ja) * 2006-04-18 2007-11-01 Alps Electric Co Ltd 回路基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02114615A (ja) * 1988-10-25 1990-04-26 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
JPH03246990A (ja) * 1990-02-26 1991-11-05 Sumitomo Metal Mining Co Ltd 厚膜導体の形成方法
JP2003224338A (ja) * 2001-11-26 2003-08-08 Kyocera Corp ガラスセラミック配線基板
JP2007287974A (ja) * 2006-04-18 2007-11-01 Alps Electric Co Ltd 回路基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2426573A2 (en) 2010-09-06 2012-03-07 Sony Corporation Electronic apparatus
JP2013214721A (ja) * 2012-03-05 2013-10-17 Kyocera Corp 配線基板
JP2014192491A (ja) * 2013-03-28 2014-10-06 Kyocera Corp 配線基板

Similar Documents

Publication Publication Date Title
JP2007220924A (ja) リード内蔵メタライズドセラミックス基板およびパッケージ
JP5409261B2 (ja) 電子部品搭載用基板の製造方法
JP3825326B2 (ja) 配線基板の製造方法
JP2010199346A (ja) 配線基板および配線基板の製造方法
JP2006100422A (ja) 積層コンデンサ及びその製造方法
JP4900226B2 (ja) 多層セラミック基板及びその製造方法、電子部品
JP5046996B2 (ja) セラミック基板の製造方法
JP2007266042A (ja) 積層構造体の製造方法
JP2006032747A (ja) 積層電子部品及びその製造方法
JP5052380B2 (ja) セラミック配線基板の製造方法
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
JP2006173222A (ja) 配線基板
JP2001160681A (ja) 多層セラミック基板およびその製造方法
JP2010080820A (ja) 配線基板および配線基板の製造方法
JP5383531B2 (ja) 配線基板の製造方法
JP2007207953A (ja) 多層配線基板およびその製造方法
JP5230565B2 (ja) 配線基板
JP2004165343A (ja) 積層型セラミック電子部品およびその製造方法
JP2000323806A (ja) バンプ付セラミック回路基板及びその製造方法
JP5869234B2 (ja) 配線基板の製造方法および配線基板
JP2007207954A (ja) 多層配線基板およびその製造方法
JP2010153554A (ja) セラミック基板及びその製造方法
JP2010027363A (ja) セラミック部品及びその製造方法
JP2009088197A (ja) セラミック基板の製造方法
JP4038611B2 (ja) セラミックス基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20110915

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A02 Decision of refusal

Effective date: 20130305

Free format text: JAPANESE INTERMEDIATE CODE: A02