JPWO2012132880A1 - セラミック多層基板 - Google Patents

セラミック多層基板 Download PDF

Info

Publication number
JPWO2012132880A1
JPWO2012132880A1 JP2013507358A JP2013507358A JPWO2012132880A1 JP WO2012132880 A1 JPWO2012132880 A1 JP WO2012132880A1 JP 2013507358 A JP2013507358 A JP 2013507358A JP 2013507358 A JP2013507358 A JP 2013507358A JP WO2012132880 A1 JPWO2012132880 A1 JP WO2012132880A1
Authority
JP
Japan
Prior art keywords
ceramic
surface electrode
multilayer substrate
electrode
ceramic multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013507358A
Other languages
English (en)
Other versions
JP5590223B2 (ja
Inventor
喜人 大坪
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013507358A priority Critical patent/JP5590223B2/ja
Publication of JPWO2012132880A1 publication Critical patent/JPWO2012132880A1/ja
Application granted granted Critical
Publication of JP5590223B2 publication Critical patent/JP5590223B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

めっき工程を経た後においても、十分な剥離強度を有する表面電極を備えた信頼性の高いセラミック多層基板を提供する。積層された複数のセラミック層を備えてなるセラミック積層体と、セラミック積層体の表面に形成された表面電極と、表面電極の周縁部を被覆する被覆セラミック層を備えてなるセラミック多層基板において、表面電極２の周縁部２ａに、表面電極を周回する凹部１２が形成されているとともに、表面電極の、周端部および凹部が形成された領域を含む周縁部が被覆セラミック層３により被覆された構成とする。また、表面電極の被覆セラミック層により被覆されていない中央部の標高が、表面電極が形成されたセラミック積層体の主面の標高よりも低い構成とする。

Description

本発明はセラミック多層基板に関し、詳しくは、積層された複数のセラミック層を備えてなるセラミック積層体の表面に表面電極が形成されたセラミック多層基板に関する。
セラミック多層基板は、通常、複数のセラミック層が積層されたセラミック基板（基板本体）の表面および内部に、表面電極や内部導体を備えた構造を有している。
このようなセラミック多層基板においては、実装信頼性を確保するため、表面電極が実用上問題のない剥離強度を備えていることが必要になる。
ところで、セラミック多層基板の表面に配設された表面電極の剥離強度が低下する要因の一つに、表面電極の表面にめっき膜を形成するためのめっき工程で用いられるめっき液の影響が挙げられる。
これは、めっき液がセラミック多層基板の表面に残留して、セラミック多層基板を構成するセラミックと表面電極との界面の脆弱化をもたらすことによる。
また、表面電極は、その周端部（先端部）を起点として剥離が起こり易くなっているため、表面電極の周端部（先端部）にめっき液の残留があった場合には、剥離強度に対する影響は顕著となる。
例えば、図１８に示すように、表面電極５２の周端部（先端部）を含めた主要部がセラミック多層基板を構成する最外層のセラミック層５１の表面に形成されている場合（特許文献１の図１１参照）、表面電極５２の周端部（先端部）５２ａがセラミック層５１との境界に位置しており、この位置は、めっき液が残留しやすい部分であることから、表面電極の剥離強度の低下を招きやすい。
また、図１９に示すように、表面電極５２の周端部（先端部）５２ａが被覆セラミック層５３により被覆された構成の場合（特許文献１の図２参照）も、セラミック層５１と表面電極５２の境界部５３からめっき液が浸入する場合があり、その場合にはめっき液が、被覆セラミック層５３により被覆された表面電極５２の周端部（先端部）にまで浸透して残留し、剥離強度の低下を招くという問題点がある。
また、めっき液が残留した状態で、セラミック多層基板を乾燥の工程に供した場合、常温よりも高い乾燥温度にさらされることになる。そのような場合、例えば、めっき膜としてＮｉめっき膜（下層）とＡｕめっき（上層）が形成されている場合、Ｎｉの、Ａｕめっき膜への拡散が生じる。これはＮｉがＡｕよりもイオン化傾向が高く、Ａｕと置換しやすいためである。そして、このＮｉの拡散は、しみや変色の原因となり、外観不良を引き起こすおそれがある。また、めっき膜がＮｉめっき膜（下層）、Ｓｎめっき膜（上層）である場合には、乾燥温度が高くなると、Ｓｎが酸化したり、溶解したりするという問題点がある。
特開２００４−１０４０９１号公報
本発明は、上記課題を解決するものであり、めっき工程を経た後においても、十分な剥離強度を有する表面電極を備えた信頼性の高いセラミック多層基板を提供することを目的とする。
上記課題を解決するために、本発明のセラミック多層基板は、
積層された複数のセラミック層を備えてなるセラミック積層体と、前記セラミック積層体の表面に形成された表面電極とを備えてなるセラミック多層基板であって、
前記表面電極の周端部より内側に後退した領域に、凹部が形成されていること
を特徴としている。
この構成を備えることにより、めっき工程でめっき液が付着した場合にも、めっき液は表面電極の周端部より内側に後退した領域に設けられた凹部（溝）に溜まるため、電極破壊や電極剥離の起点となりやすい表面電極の周端部のめっき液による腐食が抑制され、めっき工程を経た後においても、十分な剥離強度を有する表面電極を備えた信頼性の高いセラミック多層基板を提供することが可能になる。すなわち、本発明によれば、表面電極の周端部（先端部）は厚みが薄く、めっきの付きも不十分になりやすいため、そこにめっき液が残留すると、表面電極の周端部がめっき液により浸食されてセラミックと表面電極の界面がもろくなり、電極破壊の起点となるが、本発明においては、めっき液が表面電極の周端部より内側に後退した領域に設けられた凹部（溝）に溜まるため、表面電極の周端部がめっき液により浸食されることを抑制、防止して、めっき工程を経た後においても表面電極の剥離強度を高く保持することができる。なお、凹部が形成される表面電極の周端部より内側に後退した領域は、表面電極の膜厚が周縁部よりも厚く、めっき液が凹部に溜まったとしても、表面電極が浸食されることによる剥離強度の低下についての影響は許容範囲となり、表面電極の剥離強度を確保することができる。
また、本発明のセラミック多層基板において、前記凹部は、前記表面電極を周回するように形成されていることが好ましい。
この構成を備えることにより、より表面電極の剥離強度を高く保持することができる。
また、本発明のセラミック多層基板は、
積層された複数のセラミック層を備えてなるセラミック積層体と、前記セラミック積層体の表面に形成された表面電極とを備えてなるセラミック多層基板であって、
前記表面電極の周縁部の標高が、前記表面電極の中央部の標高よりも高くなるように構成されていること
を特徴としている。
この構成を備えることにより、めっき工程後にめっき液が残留したとしても、周端部（先端部）を含む周縁部よりも内側の領域にめっき液が溜まるため、上述の場合と同様に、めっき工程を経た後においても、十分な剥離強度を有する表面電極を備えた信頼性の高いセラミック多層基板を提供することが可能になる。
また、本発明のセラミック多層基板は、
積層された複数のセラミック層を備えてなるセラミック積層体と、前記セラミック積層体の表面に形成された表面電極と、前記表面電極の周縁部を被覆する被覆セラミック層を備えてなるセラミック多層基板であって、
前記表面電極の周縁部に、凹部が形成されているとともに、前記表面電極の、周端部および前記凹部が形成された領域を含む前記周縁部が前記被覆セラミック層により被覆されていること
を特徴としている。
この構成を備えることにより、めっき工程で付着しためっき液は、被覆セラミック層により遮られて、表面電極の周縁部にまで達しにくくなる。また、被覆セラミック層と表面電極の界面からめっき液が侵入した場合も、表面電極の周端部から後退した位置に凹部が形成されているため、侵入しためっき液が凹部に溜まり、表面電極の周端部にまで達しにくく、めっき工程を経た後においても、十分な剥離強度を有する表面電極を備えた信頼性の高いセラミック多層基板を提供することが可能になる。
また、本発明のセラミック多層基板において、前記凹部は、前記表面電極を周回するように形成されていることが好ましい。
この構成を備えることにより、表面電極の剥離強度を高く保持することができる。
また、本発明のセラミック多層基板においては、前記表面電極の前記被覆セラミック層により被覆されていない中央部の標高が、前記表面電極が形成された前記セラミック積層体の主面の標高よりも低いことが好ましい。
この構成を備えることにより、めっき工程で付着しためっき液は、被覆セラミック層により遮られて、表面電極の周端部（先端部）を含む周縁部にまで達しにくくなり、また、めっき工程で付着しためっき液は、セラミック積層体の主面よりも標高の低い、表面電極の中央領域に溜まるため、めっき工程を経た後においても十分な剥離強度を有する表面電極を備えた信頼性の高いセラミック多層基板を提供することが可能になる。
また、本発明のセラミック多層基板においては、前記表面電極の表面の少なくとも一部は、前記セラミック積層体の表面に埋設されていることが好ましい。
なお、表面電極の少なくとも一部がセラミック積層体の表面に埋設されているとは、表面電極の少なくとも一部がセラミック積層体の表面に埋没していることを意味するものであり、例えば、
・表面電極が所定の露出部分を残してセラミック積層体に埋没し、前記露出部分がセラミック積層体の表面と同一平面にある（標高が同じである）場合、
・表面電極が所定の露出部分を残してセラミック積層体に埋没し、前記露出部分の標高が、セラミック積層体の標高よりも低い場合、
・表面電極の一部がセラミック積層体に埋没し、表面電極の前記露出部分の標高が、セラミック積層体の標高よりもいくらか高いような場合
などを含む概念である。
この構成を備えることにより、表面電極がセラミック積層体の表面から突出しないようにしたり、表面電極の上面のセラミック積層体表面からの突出量（距離）を減らしたりすることが可能になり、セラミック多層基板の低背化に寄与することができる。
また、前記表面電極の表面の少なくとも一部には、めっき膜が形成されていることが好ましい。
この構成を備えることにより、めっき液による表面強度の剥離強度を高く保持することができる。
本発明のセラミック多層基板は、めっき工程でめっき液が付着した場合にも、電極破壊や電極剥離の起点となりやすい表面電極の周端部のめっき液による腐食が抑制され、めっき工程を経た後においても、十分な剥離強度を有する表面電極を備えた信頼性の高いセラミック多層基板を提供することが可能になる。
本発明の一実施例（実施例１）にかかるセラミック多層基板の構成を示す正面断面図である。 本発明の一実施例（実施例１）にかかるセラミック多層基板の要部を示す図である。 本発明の実施例１にかかるセラミック多層基板の製造方法を説明する図である。 本発明の実施例１にかかるセラミック多層基板の製造方法を説明する図である。 本発明の他の実施例（実施例２）にかかるセラミック多層基板の要部を示す図である。 本発明の実施例２にかかるセラミック多層基板の製造方法を説明する図である。 本発明の実施例２にかかるセラミック多層基板の製造方法を説明する図である。 本発明の実施例２にかかるセラミック多層基板の変形例を示す図である。 本発明のさらに他の実施例（実施例３）にかかるセラミック多層基板の要部を示す図である。 本発明の実施例３にかかるセラミック多層基板の製造方法を説明する図である。 本発明の実施例３にかかるセラミック多層基板の製造方法を説明する図である。 本発明のさらに他の実施例（実施例４）にかかるセラミック多層基板の要部を示す図である。 本発明の実施例４にかかるセラミック多層基板の製造方法を説明する図である。 本発明の実施例４にかかるセラミック多層基板の製造方法を説明する図である。 (ａ)は本発明の実施例１にかかるセラミック多層基板の上面図、(ｂ)は変形例の上面図を示す図である。 比較用のセラミック多層基板の表面電極の構成を示す図である。 他の比較用のセラミック多層基板の表面電極の構成を示す図である。 従来のセラミック多層基板の表面電極の構成を示す図である。 従来のセラミック多層基板の表面電極の他の構成を示す図である。
以下に本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。
[セラミック多層基板の構成]
図１は、本発明の実施例にかかるセラミック多層基板２０の構成を示す断面図、図２は図１のセラミック多層基板２０の要部を拡大して模式的に示す図である。
このセラミック多層基板２０は、積層された複数のセラミック層１を備えてなるセラミック積層体（基板本体）１０と、セラミック積層体１０の表面に形成された表面電極（この実施例ではＡｇを主成分とするＡｇ電極）２と、表面電極２の周縁部２ａを被覆する被覆セラミック層３と、セラミック積層体１０の内部に配設された、内部配線４ａやビアホール導体４ｂなどの内部導体４とを備えている。
そして、図２に示すように、表面電極２の周縁部２ａには、表面電極２を周回する凹部１２が形成されているとともに、表面電極２の、周端部（先端部）２ｔ、および表面電極２を周回する凹部１２が形成された領域２ｂを含む周縁部２ａが、被覆セラミック層３により被覆されており、被覆セラミック層３にも、上記凹部１２に対応する領域に溝１３が形成されている。
また、表面電極２の中央部（露出部）２ｃの表面には、Ｎｉめっき膜、およびＮｉめっき膜を覆うＡｕめっき膜が形成されている。なお、図１，図２においては、Ｎｉめっき膜およびＡｕめっき膜の図示を省略している。
この実施例１のセラミック多層基板２０においては、表面電極２の周縁部２ａに、表面電極２を周回する凹部１２が設けられ、かつ、表面電極２の、周端部（先端部）２ｔおよび凹部１２が形成された領域２ｂを含む周縁部２ａが被覆セラミック層３により被覆されているので、めっき工程で付着しためっき液は、被覆セラミック層３により遮られて、表面電極２の周縁部２ａ（特に表面電極２の周端部（先端部）２ｔ）にまで達しにくくなる。また、被覆セラミック層３と表面電極２の界面からめっき液が侵入した場合にも、表面電極２の周縁部２ａに、表面電極２を周回する凹部１２が設けられているため、侵入しためっき液が表面電極２の周縁部２ａ（特に表面電極の周端部（先端部）２ｔ）にまで達しにくくなる。その結果、めっき工程を経た後においても、十分な剥離強度を有する表面電極２を備えた信頼性の高いセラミック多層基板２０が得られる。
[セラミック多層基板の製造方法]
次に、上述のセラミック多層基板２０の製造方法について説明する。
(１)まず、図３に示すように、焼成後にセラミック層１（図１，２）となるセラミックグリーンシート１ａに、表面電極形成用の電極ペースト（この実施例ではＡｇペースト）を塗布して電極ペーストパターン２ｄを形成し、この電極ペーストパターン２ｄの周縁部を覆い、中央部を露出させるように、焼成後に被覆セラミック層３（図１，２）となるセラミックペーストを塗布してセラミックペーストパターン３ａを形成する。セラミックペーストパターン３ａは、電極ペーストパターン２ｄの周端部より外側から、電極ペーストパターン２ｄの周端部の１００μｍ内側までの領域を覆うように配設する。
(２)それから、セラミックペーストパターン３ａ上の、電極ペーストパターン２ｄの周端部から５０μｍ後退した領域に、焼成工程で燃焼、分解して消失する樹脂ペーストを、幅（Ｗ）３０μｍで、電極ペーストパターン２ｄを周回するように塗布して樹脂ペーストパターン６を形成する。
(３)そして、このセラミックグリーンシート１ａが最外層となるように他のセラミックグリーンシートとともに所定の順序で積層した後、圧着して、主面が平坦な未焼成積層体を形成する。
この圧着の工程で、図４に示すように、樹脂ペーストパターン６が、その下に位置するセラミックペーストパターン３ａ（焼成後の被覆セラミック層３）および電極ペーストパターン２ｄ（焼成後の表面電極２）を押圧する。その結果、セラミックペーストパターン３ａ（焼成後の被覆セラミック層３）には凹部（溝）１３ａが形成され、電極ペーストパターン２ｄ（焼成後の表面電極２）には凹部（溝）１２ａが形成される。また、電極ペーストパターン２ｄ（焼成後の表面電極２）自体もセラミックグリーンシート１ａに埋設される。このため焼成後のセラミック多層基板２０の低背化を図ることができる。
(４)それから、この未焼成積層体を焼成し、樹脂ペーストパターンを燃焼、分解させる。その結果、樹脂ペーストが燃焼、分解して消失した後に凹部が形成される。
これにより、図１，２に示すように、表面電極２の周縁部２ａに、表面電極２を周回する凹部１２が設けられ、かつ、表面電極２の、周端部（先端部）２ｔおよび凹部１２が形成された領域２ｂを含む周縁部２ａが被覆セラミック層３により被覆されたセラミック多層基板２０を得ることができる。
この方法の場合、被覆セラミック層３にも、表面電極２を周回する凹部１２に対応する凹部１３が形成されることになるが、被覆セラミック層３には凹部１３は形成されていなくてもよい。
なお、凹部１２は、塗布、乾燥後の電極ペーストパターン２ｄを型押しする方法によっても形成することができる。型押しした後、セラミックペーストを塗布することにより、被覆セラミック層には凹部が形成されていない構造のセラミック多層基板を得ることができる。
本発明においては、凹部を形成する方法に特別の制約はなく、上述の方法の他にも、電極ペーストパターンと、セラミックペーストパターンとを形成した後、型押しすることにより凹部を形成することも可能である。
また、上記製造方法の例では、圧着の工程で、電極ペーストパターンが全てセラミックグリーンシートに埋設されるようにしているが、全てが埋設されなくてもよい。その場合には表面電極の露出部などは積層体の主面よりも高くなるが、本発明の基本的な効果を得ることは可能である。
[セラミック多層基板の構成]
図５は、本発明の実施例２にかかるセラミック多層基板２０の要部構成を示す図である。
この実施例２のセラミック多層基板においては、表面電極２の周縁部２ａに、表面電極２を周回する凹部１２が形成されているとともに、表面電極２の周端部（先端部）２ｔおよび凹部１２が形成された領域２ｂが、段部を有する被覆セラミック層３により被覆されている。
そして、この実施例２のセラミック多層基板２０においては、表面電極２の被覆セラミック層３により被覆されていない中央部（露出部）２ｃの標高が、表面電極２が形成されているセラミック積層体（基板本体）１０の主面１０ａの標高よりも低くなるように構成されている。
ここで標高とは、セラミック積層体（基板本体）１０の主面１０ａと対向する他方主面から、それぞれの表面までの距離である。表面とはセラミック積層体（基板本体）１０の主面１０ａ側の面である。つまり、表面電極２の被覆セラミック層３により被覆されていない中央部（露出部）２ｃの標高とは、セラミック積層体（基板本体）１０の他方主面から表面電極２の中央部（露出部）２ｃの表面までの距離である。また、表面電極２が形成されているセラミック積層体（基板本体）１０の主面１０ａの標高とは、セラミック積層体（基板本体）１０の他方主面からセラミック積層体（基板本体）１０の主面１０ａまでの距離である。
なお、特に図示していないが、この実施例２のセラミック多層基板２０の他の部分の構成は、上記実施例１のセラミック多層基板と同様である。
このセラミック多層基板２０の場合も、上記実施例１のセラミック多層基板２０の場合と同じく、めっき工程で付着しためっき液は、被覆セラミック層３により遮られて、表面電極２の周端部（先端部）２ｔにまで達しにくく、また、めっき工程で付着しためっき液は、セラミック積層体（基板本体）１０の主面１０ａよりも標高の低い、表面電極２の中央部２ｃに溜まるため、表面電極２の周端部（先端部）２ｔにまで達しにくい。したがって、めっき工程を経た後においても、十分な剥離強度を有する表面電極２を形成することができる。
また、表面電極２の中央部２ｃが主面１０ａよりも低くなっているため、セラミック多層基板２０を用いた部品をバンプ接続する場合などに、部品の実装後の高さを低くすることができる。
[セラミック多層基板の製造方法]
この実施例２セラミック多層基板は、上述の実施例１のセラミック多層基板を製造する場合に準じて、例えば、以下の方法で製造することができる。
(１)図６に示すように、セラミックグリーンシート１ａに、表面電極形成用の電極ペーストを塗布して電極ペーストパターン２ｄを形成し、この電極ペーストパターン２ｄの周縁部を覆い、中央部を露出させるように、焼成後に被覆セラミック層となるセラミックペーストを塗布してセラミックペーストパターン３ａを形成する。
なお、セラミックペーストパターン３ａは、電極ペーストパターン２ｄの周端部から１００μｍ内側までの領域を覆うように配設する。
(２)それから、セラミックペーストパターン３ａ上の、電極ペーストパターン２ｄの周端部（先端部）から５０μｍ後退した位置より内側の全領域に、焼成工程で燃焼、分解して消失する樹脂ペーストを塗布して樹脂ペーストパターン６を形成する。
(３)そして、このセラミックグリーンシート１ａが最外層となるように他のセラミックグリーンシートとともに所定の順序で積層した後、圧着して、主面が平坦な未焼成積層体を形成する。
この圧着の工程で、図７に示すように、樹脂ペーストパターン６が、その下に位置するセラミックペーストパターン３ａ（焼成後の被覆セラミック層３）および電極ペーストパターン２ｄ（焼成後の表面電極２）を押圧する。その結果、セラミックペーストパターン３ａ（焼成後の被覆セラミック層３）には凹部（溝）１３ａが形成され、電極ペーストパターン２ｄ（焼成後の表面電極２）には凹部（溝）１２ａが形成される。
(４)それから、この未焼成積層体を焼成し、樹脂ペーストパターンを燃焼、分解させる。その結果、樹脂ペーストが燃焼、分解して消失した後に凹部が形成される。
これにより、図５に示すように、表面電極２の周縁部２ａに、表面電極２を周回する凹部１２が設けられ、かつ、表面電極２の周端部（先端部）２ｔおよび凹部１２が形成された領域２ｂが被覆セラミック層により被覆されているとともに、表面電極２の被覆セラミック層３により被覆されていない中央部（露出部）２ｃの標高が、表面電極２が形成されているセラミック積層体（基板本体）１０の主面１０ａの標高よりも低くなるように構成されたセラミック多層基板２０を得ることができる。
なお、凹部１２の形成方法には特別の制約はなく、例えば、塗布、乾燥後の電極ペーストパターン２ｄを型押しする方法によっても形成することができる。
[変形例]
この実施例２のセラミック多層基板２０の変形例として、例えば、図８に示すように、表面電極２に形成された凹部（溝）の幅が狭い構成のものが挙げられる。
この変形例にかかるセラミック多層基板２０は、被覆セラミック層３が表面電極２を覆う領域を少しずらす、すなわち、中央部（露出部）２ｃの面積を少し大きくすることにより形成することができる。
この変形例のような構成のセラミック多層基板においても、上記実施例２の場合と同様の効果を得ることができる。
[セラミック多層基板の構成]
図９は、本発明の他の実施例（実施例３）の発明にかかるセラミック多層基板の要部を示す図である。
この実施例３のセラミック多層基板においては、表面電極２の周端部（先端部）２ｔより内側に後退した領域に、表面電極２を周回する凹部１２が形成されている。
ただし、この実施例３のセラミック多層基板２０では、上記実施例１および２のセラミック多層基板とは異なり、表面電極の周縁部を被覆する被覆セラミック層は設けられていない。
なお、特に図示していないが、この実施例３のセラミック多層基板２０の他の部分の構成は、上記実施例１のセラミック多層基板と同様である。
この実施例３のセラミック多層基板２０においては、表面電極２の周端部（先端部）２ｔより内側に後退した領域に、表面電極２を周回する凹部１２が設けられているので、めっき工程でめっき液が付着した場合にも、めっき液は表面電極２の周端部（先端部）２ｔより内側に後退した領域に設けられた凹部（溝）１２に溜まるため、電極破壊や電極剥離の起点となりやすい表面電極２の周端部（先端部）２ｔがめっき液により腐食されることが抑制され、めっき工程を経た後においても、十分な剥離強度を有する表面電極２を備えた信頼性の高いセラミック多層基板を提供することができる。
すなわち、表面電極２の周端部（先端部）２ｔは厚みが薄く、めっきの付きも不十分になりやすいため、めっき液が残留すると、表面電極２の周端部（先端部）２ｔがめっき液により浸食されてセラミック層１と表面電極２の界面がもろくなり、電極破壊の起点となりやすくなるが、凹部１２が形成される表面電極２の周端部２ａより内側に後退した領域は、表面電極２の膜厚が周縁部２ａよりも厚く、めっき液が凹部１２に溜まったとしても、表面電極２が浸食されることによる剥離強度の低下についての影響は許容範囲となり、表面電極２の剥離強度を確保することができる。
[セラミック多層基板の製造方法]
この実施例３のセラミック多層基板２０は、例えば、以下の方法で製造することができる。
(１)まず、図１０に示すように、このセラミックグリーンシート１ａに、表面電極形成用の電極ペーストを塗布して電極ペーストパターン２ｄを形成する。
(２)それから、セラミックペーストパターン３ａ上の、電極ペーストパターン２ｄの周端部から５０μｍ後退した領域に、焼成工程で燃焼、分解して消失する樹脂ペーストを、幅（Ｗ）５０μｍで、電極ペーストパターン２ｄを周回するように塗布して樹脂ペーストパターン６を形成する。
(３)そして、このセラミックグリーンシート１ａが最外層となるように他のセラミックグリーンシートとともに所定の順序で積層した後、圧着して、主面が平坦な未焼成積層体を形成する。
この圧着の工程で、図１１に示すように、樹脂ペーストパターン６が、その下に位置する電極ペーストパターン２ｄ（焼成後の表面電極２）を押圧する結果、電極ペーストパターン２ｄ（焼成後の表面電極２）に凹部（溝）１２ａが形成される。
また、電極ペーストパターン２ｄ（焼成後の表面電極２）自体もセラミックグリーンシート１ａに埋設される。このため焼成後のセラミック多層基板２０の低背化を図ることができる。
(４)それから、この未焼成積層体を焼成し、樹脂ペーストパターンを燃焼、分解させる。その結果、樹脂ペーストが燃焼、分解して消失した後に凹部が形成される。
これにより、図９に示すように、表面電極２の周端部（先端部）２ｔより内側に後退した領域に、表面電極２を周回する凹部１２が形成されたセラミック多層基板を得ることができる。
なお、上記製造方法の例では、圧着の工程で、電極ペーストパターンが全てセラミックグリーンシートに埋設されるようにしているが、全てが埋設されなくてもよい。その場合には表面電極の一部が積層体の主面よりも高くなることになるが、本発明の基本的な効果を得ることは可能である。
[セラミック多層基板の構成]
図１２は、本発明の他の実施例（実施例４）の発明にかかるセラミック多層基板の要部を示す図である。
この実施例４のセラミック多層基板においては、表面電極２の周縁部２ａの標高が、表面電極２の中央部（露出部）２ｃの標高よりも高くなるように構成されている。
ただし、この実施例４のセラミック多層基板２０では、上記実施例１および２のセラミック多層基板とは異なり、表面電極の周縁部を被覆する被覆セラミック層は設けられていない。
なお、特に図示していないが、この実施例４のセラミック多層基板２０の他の部分の構成は、上記実施例１のセラミック多層基板と同様である。
この実施例４のセラミック多層基板２０においては、表面電極２の周縁部２ａの標高を、表面電極２の中央部２ｃの標高よりも高くして、中央部２ｃのほうが周縁部２ａよりも標高が低くなるように構成しているので、めっき工程後にめっき液が残留したとしても、周縁部２ａよりも内側の中央部２ｃにめっき液が溜まるため、めっき工程を経た後においても、十分な剥離強度を有する表面電極２を備えた信頼性の高いセラミック多層基板２０を提供することが可能になる。
[セラミック多層基板の製造方法]
この実施例４のセラミック多層基板２０は、例えば、以下の方法で製造することができる。
(１)まず、図１３に示すように、このセラミックグリーンシート１ａに、表面電極形成用の電極ペーストを塗布して電極ペーストパターン２ｄを形成する。
(２)それから、セラミックペーストパターン３ａ上の、電極ペーストパターン２ｄの周端部から５０μｍ後退した位置より内側の全領域に、焼成工程で燃焼、分解して消失する樹脂ペーストを塗布して樹脂ペーストパターン６を形成する。
(３)そして、このセラミックグリーンシート１ａが最外層となるように他のセラミックグリーンシートとともに所定の順序で積層した後、圧着して、主面が平坦な未焼成積層体を形成する。
この圧着の工程で、図１４に要部構成を示すように、樹脂ペーストパターン６が、その下に位置する電極ペーストパターン２ｄ（焼成後の表面電極２）を押圧する結果、電極ペーストパターン２ｄ（焼成後の表面電極２）の周縁部を除いた中央部全体が凹んだ形状となる。
また、電極ペーストパターン２ｄ（焼成後の表面電極２）自体もセラミックグリーンシートに埋設される。このため焼成後のセラミック多層基板２０の低背化を図ることができる。
(４)それから、この未焼成積層体を焼成し、樹脂ペーストパターンを燃焼、分解させる。その結果、樹脂ペーストが燃焼、分解して消失した後に凹部が形成される。
これにより、図１２に示すように、表面電極２の周縁部２ａの標高が、表面電極２の中央部（露出部）２ｃの標高よりも高い構造を有する表面電極２を備えたセラミック多層基板２０が得られる。
なお、上記製造方法の例では、圧着の工程で、電極ペーストパターンが全てセラミックグリーンシートに埋設されるようにしているが、全てが埋設されなくてもよい。その場合には表面電極の一部（例えば周縁部）が積層体の主面よりも高くなることになるが、本発明の基本的な効果を得ることは可能である。
[特性の評価]
上述の各実施例で作製したセラミック多層基板について、表面電極の剥離強度を調べた。なお、表面電極の剥離強度を調べるにあたっては、２ｍｍ□の表面電極を形成し、この表面電極について剥離強度を測定した。ここで２ｍｍ□とは一辺が２ｍｍの正方形である。
また、比較のため、図１６に示すような、セラミック積層体（基板本体）１０の表面に、周縁部２ａが被覆セラミック層３により被覆された構造を有する表面電極２を設けたセラミック多層基板２０（比較例１）、図１７に示すような、セラミック積層体（基板本体）１０の表面に、被覆セラミック層を備えていない構造を有する表面電極２を設けたセラミック多層基板２０（比較例２）を作製し、表面電極の剥離強度（Ｎ／２ｍｍ□）を調べた。
剥離強度は、表面電極に所定の銅線をはんだ付けし、銅線を表面電極に対して垂直方向に引っ張ったときの表面電極の剥離強度を測定したものである。
その結果を表１に示す。
Figure 2012132880
なお、表１の各試料は以下の通りである。
(１)比較例（従来例）１
図１６に示した、周縁部を被覆セラミック層により被覆した表面電極を備えたセラミック多層基板
(２)比較例（従来例）２
図１７に示した、被覆セラミック層により被覆されていない表面電極を備えたセラミック多層基板
(３)実施例の試料１
実施例１で作製した、図１，２の表面電極を備えたセラミック多層基板
(４)実施例の試料２−１
実施例２で作製した、図５の表面電極を備えたセラミック多層基板
(５)実施例の試料２−２
実施例２において変形例として作製した、図８の表面電極を備えたセラミック多層基板
(６)実施例の試料３
実施例３で作製した、図９の表面電極を備えたセラミック多層基板
(７)実施例の試料４
実施例４で作製した、図１２の表面電極を備えたセラミック多層基板
表１に示すように、本発明の要件を満たさない、比較例１および２のセラミック多層基板においては、表面電極の剥離強度が、２２Ｎ／２ｍｍ□、および、２０Ｎ／２ｍｍ□と不十分であったが、上記実施例１〜４で作製した、本発明の要件を満たすセラミック多層基板においては、表面電極の剥離強度が２７〜３４Ｎ／２ｍｍ□と、大幅に向上していることが確認された。
なお、本発明は上記の各実施例に限定されるものではなく、表面電極の構成材料、具体的な形状、配設個数や配設態様、被覆セラミック層を設ける場合の配設態様、被覆セラミック層を構成するセラミックの具体的な組成、セラミック基板を構成するセラミック層の積層数や内部導体の配設態様、セラミック基板を構成するセラミックの具体的な組成などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
また、実施例１の図２において、表面電極２の周縁部２ａには、表面電極２を周回する凹部１２が形成されており、これをセラミック多層基板２０の積層方向上面から見ると、図１５（ａ）のようになる。しかし、このように表面電極を周回するように凹部が形成されている場合のみならず、表面電極の周縁部の一部に凹部が形成されている場合にも、十分な剥離強度を有する表面電極を形成することができる。例えば図１５（ｂ）のように、表面電極２の対向する二辺の周縁部に、凹部１２が形成されることで、十分な剥離強度を有する表面電極２を形成することができる。
１ セラミック層
１ａ セラミックグリーンシート
２ 表面電極
２ａ 表面電極の周縁部
２ｂ 表面電極の凹部が形成された領域
２ｃ 表面電極の中央部（露出部）
２ｄ 電極ペーストパターン
２ｔ 表面電極の周端部（先端部）
３ 被覆セラミック層
３ａ セラミックペーストパターン
４ 内部導体
４ａ 内部配線
４ｂ ビアホール導体
６ 樹脂ペーストパターン
１０ セラミック積層体（基板本体）
１０ａ セラミック積層体（基板本体）の主面
１２ 表面電極を周回する凹部
１２ａ 電極ペーストパターンに形成された凹部（溝）
１３ 被覆セラミック層に形成された凹部
１３ａ セラミックペースト層に形成された凹部（溝）
２０ セラミック多層基板
本発明はセラミック多層基板に関し、詳しくは、積層された複数のセラミック層を備えてなるセラミック積層体の表面に表面電極が形成されたセラミック多層基板に関する。
セラミック多層基板は、通常、複数のセラミック層が積層されたセラミック基板（基板本体）の表面および内部に、表面電極や内部導体を備えた構造を有している。
このようなセラミック多層基板においては、実装信頼性を確保するため、表面電極が実用上問題のない剥離強度を備えていることが必要になる。
ところで、セラミック多層基板の表面に配設された表面電極の剥離強度が低下する要因の一つに、表面電極の表面にめっき膜を形成するためのめっき工程で用いられるめっき液の影響が挙げられる。
これは、めっき液がセラミック多層基板の表面に残留して、セラミック多層基板を構成するセラミックと表面電極との界面の脆弱化をもたらすことによる。
また、表面電極は、その周端部（先端部）を起点として剥離が起こり易くなっているため、表面電極の周端部（先端部）にめっき液の残留があった場合には、剥離強度に対する影響は顕著となる。
例えば、図１８に示すように、表面電極５２の周端部（先端部）を含めた主要部がセラミック多層基板を構成する最外層のセラミック層５１の表面に形成されている場合（特許文献１の図１１参照）、表面電極５２の周端部（先端部）５２ａがセラミック層５１との境界に位置しており、この位置は、めっき液が残留しやすい部分であることから、表面電極の剥離強度の低下を招きやすい。
また、図１９に示すように、表面電極５２の周端部（先端部）５２ａが被覆セラミック層５３により被覆された構成の場合（特許文献１の図２参照）も、セラミック層５１と表面電極５２の境界部５３からめっき液が浸入する場合があり、その場合にはめっき液が、被覆セラミック層５３により被覆された表面電極５２の周端部（先端部）にまで浸透して残留し、剥離強度の低下を招くという問題点がある。
また、めっき液が残留した状態で、セラミック多層基板を乾燥の工程に供した場合、常温よりも高い乾燥温度にさらされることになる。そのような場合、例えば、めっき膜としてＮｉめっき膜（下層）とＡｕめっき（上層）が形成されている場合、Ｎｉの、Ａｕめっき膜への拡散が生じる。これはＮｉがＡｕよりもイオン化傾向が高く、Ａｕと置換しやすいためである。そして、このＮｉの拡散は、しみや変色の原因となり、外観不良を引き起こすおそれがある。また、めっき膜がＮｉめっき膜（下層）、Ｓｎめっき膜（上層）である場合には、乾燥温度が高くなると、Ｓｎが酸化したり、溶解したりするという問題点がある。
特開２００４−１０４０９１号公報
本発明は、上記課題を解決するものであり、めっき工程を経た後においても、十分な剥離強度を有する表面電極を備えた信頼性の高いセラミック多層基板を提供することを目的とする。
上記課題を解決するために、本発明のセラミック多層基板は、
積層された複数のセラミック層を備えてなるセラミック積層体と、前記セラミック積層体の表面に形成された表面電極とを備えてなるセラミック多層基板であって、
前記表面電極の周端部より内側に後退した領域に、凹部が形成されているとともに、
前記表面電極の前記周端部を除いて、前記表面電極の前記凹部が形成されている領域と、前記凹部が形成されていない領域の厚みが一様であること
を特徴としている。
この構成を備えることにより、めっき工程でめっき液が付着した場合にも、めっき液は表面電極の周端部より内側に後退した領域に設けられた凹部（溝）に溜まるため、電極破壊や電極剥離の起点となりやすい表面電極の周端部のめっき液による腐食が抑制され、めっき工程を経た後においても、十分な剥離強度を有する表面電極を備えた信頼性の高いセラミック多層基板を提供することが可能になる。すなわち、表面電極の周端部（先端部）は厚みが薄く、めっきの付きも不十分になりやすいため、そこにめっき液が残留すると、表面電極の周端部がめっき液により浸食されてセラミックと表面電極の界面がもろくなり、電極破壊の起点となるが、本発明においては、めっき液が表面電極の周端部より内側に後退した領域に設けられた凹部（溝）に溜まるため、表面電極の周端部がめっき液により浸食されることを抑制、防止して、めっき工程を経た後においても表面電極の剥離強度を高く保持することができる。なお、凹部が形成される表面電極の周端部より内側に後退した領域は、表面電極の膜厚が周端部よりも厚く、めっき液が凹部に溜まったとしても、表面電極が浸食されることによる剥離強度の低下についての影響は許容範囲となり、表面電極の剥離強度を確保することができる。
また、本発明のセラミック多層基板において、前記凹部は、前記表面電極を周回するように形成されていることが好ましい。
この構成を備えることにより、より表面電極の剥離強度を高く保持することができる。
また、本発明のセラミック多層基板においては、
積層された複数のセラミック層を備えてなるセラミック積層体と、前記セラミック積層体の表面に形成された表面電極とを備えてなるセラミック多層基板であって、
前記表面電極の周縁部の標高が、前記表面電極の中央部の標高よりも高くなるように構成されていること
が好ましい。
この構成を備えることにより、めっき工程後にめっき液が残留したとしても、周端部（先端部）を含む周縁部よりも内側の領域にめっき液が溜まるため、上述の場合と同様に、めっき工程を経た後においても、十分な剥離強度を有する表面電極を備えた信頼性の高いセラミック多層基板を提供することが可能になる。
また、本発明のセラミック多層基板は、
積層された複数のセラミック層を備えてなるセラミック積層体と、前記セラミック積層体の表面に形成された表面電極と、前記表面電極の周縁部を被覆する被覆セラミック層を備えてなるセラミック多層基板であって、
前記表面電極の周縁部に、凹部が形成されているとともに、前記表面電極の、周端部および前記凹部が形成された領域を含む前記周縁部が前記被覆セラミック層により被覆されていること
を特徴としている。
この構成を備えることにより、めっき工程で付着しためっき液は、被覆セラミック層により遮られて、表面電極の周縁部にまで達しにくくなる。また、被覆セラミック層と表面電極の界面からめっき液が侵入した場合も、表面電極の周端部から後退した位置に凹部が形成されているため、侵入しためっき液が凹部に溜まり、表面電極の周端部にまで達しにくく、めっき工程を経た後においても、十分な剥離強度を有する表面電極を備えた信頼性の高いセラミック多層基板を提供することが可能になる。
また、本発明のセラミック多層基板において、前記凹部は、前記表面電極を周回するように形成されていることが好ましい。
この構成を備えることにより、表面電極の剥離強度を高く保持することができる。
また、本発明のセラミック多層基板においては、前記表面電極の前記被覆セラミック層により被覆されていない中央部の標高が、前記表面電極が形成された前記セラミック積層体の主面の標高よりも低いことが好ましい。
この構成を備えることにより、めっき工程で付着しためっき液は、被覆セラミック層により遮られて、表面電極の周端部（先端部）を含む周縁部にまで達しにくくなり、また、めっき工程で付着しためっき液は、セラミック積層体の主面よりも標高の低い、表面電極の中央領域に溜まるため、めっき工程を経た後においても十分な剥離強度を有する表面電極を備えた信頼性の高いセラミック多層基板を提供することが可能になる。
また、本発明のセラミック多層基板においては、前記表面電極の表面の少なくとも一部は、前記セラミック積層体の表面に埋設されていることが好ましい。
なお、表面電極の少なくとも一部がセラミック積層体の表面に埋設されているとは、表面電極の少なくとも一部がセラミック積層体の表面に埋没していることを意味するものであり、例えば、
・表面電極が所定の露出部分を残してセラミック積層体に埋没し、前記露出部分がセラミック積層体の表面と同一平面にある（標高が同じである）場合、
・表面電極が所定の露出部分を残してセラミック積層体に埋没し、前記露出部分の標高が、セラミック積層体の標高よりも低い場合、
・表面電極の一部がセラミック積層体に埋没し、表面電極の前記露出部分の標高が、セラミック積層体の標高よりもいくらか高いような場合
などを含む概念である。
この構成を備えることにより、表面電極がセラミック積層体の表面から突出しないようにしたり、表面電極の上面のセラミック積層体表面からの突出量（距離）を減らしたりすることが可能になり、セラミック多層基板の低背化に寄与することができる。
また、前記表面電極の表面の少なくとも一部には、めっき膜が形成されていることが好ましい。
この構成を備えることにより、めっき液による表面強度の剥離強度を高く保持することができる。
本発明のセラミック多層基板は、めっき工程でめっき液が付着した場合にも、電極破壊や電極剥離の起点となりやすい表面電極の周端部のめっき液による腐食が抑制され、めっき工程を経た後においても、十分な剥離強度を有する表面電極を備えた信頼性の高いセラミック多層基板を提供することが可能になる。
本発明の一実施例（実施例１）にかかるセラミック多層基板の構成を示す正面断面図である。 本発明の一実施例（実施例１）にかかるセラミック多層基板の要部を示す図である。 本発明の実施例１にかかるセラミック多層基板の製造方法を説明する図である。 本発明の実施例１にかかるセラミック多層基板の製造方法を説明する図である。 本発明の他の実施例（実施例２）にかかるセラミック多層基板の要部を示す図である。 本発明の実施例２にかかるセラミック多層基板の製造方法を説明する図である。 本発明の実施例２にかかるセラミック多層基板の製造方法を説明する図である。 本発明の実施例２にかかるセラミック多層基板の変形例を示す図である。 本発明のさらに他の実施例（実施例３）にかかるセラミック多層基板の要部を示す図である。 本発明の実施例３にかかるセラミック多層基板の製造方法を説明する図である。 本発明の実施例３にかかるセラミック多層基板の製造方法を説明する図である。 本発明のさらに他の実施例（実施例４）にかかるセラミック多層基板の要部を示す図である。 本発明の実施例４にかかるセラミック多層基板の製造方法を説明する図である。 本発明の実施例４にかかるセラミック多層基板の製造方法を説明する図である。 (ａ)は本発明の実施例１にかかるセラミック多層基板の上面図、(ｂ)は変形例の上面図を示す図である。 比較用のセラミック多層基板の表面電極の構成を示す図である。 他の比較用のセラミック多層基板の表面電極の構成を示す図である。 従来のセラミック多層基板の表面電極の構成を示す図である。 従来のセラミック多層基板の表面電極の他の構成を示す図である。
以下に本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。
[セラミック多層基板の構成]
図１は、本発明の実施例にかかるセラミック多層基板２０の構成を示す断面図、図２は図１のセラミック多層基板２０の要部を拡大して模式的に示す図である。
このセラミック多層基板２０は、積層された複数のセラミック層１を備えてなるセラミック積層体（基板本体）１０と、セラミック積層体１０の表面に形成された表面電極（この実施例ではＡｇを主成分とするＡｇ電極）２と、表面電極２の周縁部２ａを被覆する被覆セラミック層３と、セラミック積層体１０の内部に配設された、内部配線４ａやビアホール導体４ｂなどの内部導体４とを備えている。
そして、図２に示すように、表面電極２の周縁部２ａには、表面電極２を周回する凹部１２が形成されているとともに、表面電極２の、周端部（先端部）２ｔ、および表面電極２を周回する凹部１２が形成された領域２ｂを含む周縁部２ａが、被覆セラミック層３により被覆されており、被覆セラミック層３にも、上記凹部１２に対応する領域に溝１３が形成されている。
また、表面電極２の中央部（露出部）２ｃの表面には、Ｎｉめっき膜、およびＮｉめっき膜を覆うＡｕめっき膜が形成されている。なお、図１，図２においては、Ｎｉめっき膜およびＡｕめっき膜の図示を省略している。
この実施例１のセラミック多層基板２０においては、表面電極２の周縁部２ａに、表面電極２を周回する凹部１２が設けられ、かつ、表面電極２の、周端部（先端部）２ｔおよび凹部１２が形成された領域２ｂを含む周縁部２ａが被覆セラミック層３により被覆されているので、めっき工程で付着しためっき液は、被覆セラミック層３により遮られて、表面電極２の周縁部２ａ（特に表面電極２の周端部（先端部）２ｔ）にまで達しにくくなる。また、被覆セラミック層３と表面電極２の界面からめっき液が侵入した場合にも、表面電極２の周縁部２ａに、表面電極２を周回する凹部１２が設けられているため、侵入しためっき液が表面電極２の周縁部２ａ（特に表面電極の周端部（先端部）２ｔ）にまで達しにくくなる。その結果、めっき工程を経た後においても、十分な剥離強度を有する表面電極２を備えた信頼性の高いセラミック多層基板２０が得られる。
[セラミック多層基板の製造方法]
次に、上述のセラミック多層基板２０の製造方法について説明する。
(１)まず、図３に示すように、焼成後にセラミック層１（図１，２）となるセラミックグリーンシート１ａに、表面電極形成用の電極ペースト（この実施例ではＡｇペースト）を塗布して電極ペーストパターン２ｄを形成し、この電極ペーストパターン２ｄの周縁部を覆い、中央部を露出させるように、焼成後に被覆セラミック層３（図１，２）となるセラミックペーストを塗布してセラミックペーストパターン３ａを形成する。セラミックペーストパターン３ａは、電極ペーストパターン２ｄの周端部より外側から、電極ペーストパターン２ｄの周端部の１００μｍ内側までの領域を覆うように配設する。
(２)それから、セラミックペーストパターン３ａ上の、電極ペーストパターン２ｄの周端部から５０μｍ後退した領域に、焼成工程で燃焼、分解して消失する樹脂ペーストを、幅（Ｗ）３０μｍで、電極ペーストパターン２ｄを周回するように塗布して樹脂ペーストパターン６を形成する。
(３)そして、このセラミックグリーンシート１ａが最外層となるように他のセラミックグリーンシートとともに所定の順序で積層した後、圧着して、主面が平坦な未焼成積層体を形成する。
この圧着の工程で、図４に示すように、樹脂ペーストパターン６が、その下に位置するセラミックペーストパターン３ａ（焼成後の被覆セラミック層３）および電極ペーストパターン２ｄ（焼成後の表面電極２）を押圧する。その結果、セラミックペーストパターン３ａ（焼成後の被覆セラミック層３）には凹部（溝）１３ａが形成され、電極ペーストパターン２ｄ（焼成後の表面電極２）には凹部（溝）１２ａが形成される。また、電極ペーストパターン２ｄ（焼成後の表面電極２）自体もセラミックグリーンシート１ａに埋設される。このため焼成後のセラミック多層基板２０の低背化を図ることができる。
(４)それから、この未焼成積層体を焼成し、樹脂ペーストパターンを燃焼、分解させる。その結果、樹脂ペーストが燃焼、分解して消失した後に凹部が形成される。
これにより、図１，２に示すように、表面電極２の周縁部２ａに、表面電極２を周回する凹部１２が設けられ、かつ、表面電極２の、周端部（先端部）２ｔおよび凹部１２が形成された領域２ｂを含む周縁部２ａが被覆セラミック層３により被覆されたセラミック多層基板２０を得ることができる。
この方法の場合、被覆セラミック層３にも、表面電極２を周回する凹部１２に対応する凹部１３が形成されることになるが、被覆セラミック層３には凹部１３は形成されていなくてもよい。
なお、凹部１２は、塗布、乾燥後の電極ペーストパターン２ｄを型押しする方法によっても形成することができる。型押しした後、セラミックペーストを塗布することにより、被覆セラミック層には凹部が形成されていない構造のセラミック多層基板を得ることができる。
本発明においては、凹部を形成する方法に特別の制約はなく、上述の方法の他にも、電極ペーストパターンと、セラミックペーストパターンとを形成した後、型押しすることにより凹部を形成することも可能である。
また、上記製造方法の例では、圧着の工程で、電極ペーストパターンが全てセラミックグリーンシートに埋設されるようにしているが、全てが埋設されなくてもよい。その場合には表面電極の露出部などは積層体の主面よりも高くなるが、本発明の基本的な効果を得ることは可能である。
[セラミック多層基板の構成]
図５は、本発明の実施例２にかかるセラミック多層基板２０の要部構成を示す図である。
この実施例２のセラミック多層基板においては、表面電極２の周縁部２ａに、表面電極２を周回する凹部１２が形成されているとともに、表面電極２の周端部（先端部）２ｔおよび凹部１２が形成された領域２ｂが、段部を有する被覆セラミック層３により被覆されている。
そして、この実施例２のセラミック多層基板２０においては、表面電極２の被覆セラミック層３により被覆されていない中央部（露出部）２ｃの標高が、表面電極２が形成されているセラミック積層体（基板本体）１０の主面１０ａの標高よりも低くなるように構成されている。
ここで標高とは、セラミック積層体（基板本体）１０の主面１０ａと対向する他方主面から、それぞれの表面までの距離である。表面とはセラミック積層体（基板本体）１０の主面１０ａ側の面である。つまり、表面電極２の被覆セラミック層３により被覆されていない中央部（露出部）２ｃの標高とは、セラミック積層体（基板本体）１０の他方主面から表面電極２の中央部（露出部）２ｃの表面までの距離である。また、表面電極２が形成されているセラミック積層体（基板本体）１０の主面１０ａの標高とは、セラミック積層体（基板本体）１０の他方主面からセラミック積層体（基板本体）１０の主面１０ａまでの距離である。
なお、特に図示していないが、この実施例２のセラミック多層基板２０の他の部分の構成は、上記実施例１のセラミック多層基板と同様である。
このセラミック多層基板２０の場合も、上記実施例１のセラミック多層基板２０の場合と同じく、めっき工程で付着しためっき液は、被覆セラミック層３により遮られて、表面電極２の周端部（先端部）２ｔにまで達しにくく、また、めっき工程で付着しためっき液は、セラミック積層体（基板本体）１０の主面１０ａよりも標高の低い、表面電極２の中央部２ｃに溜まるため、表面電極２の周端部（先端部）２ｔにまで達しにくい。したがって、めっき工程を経た後においても、十分な剥離強度を有する表面電極２を形成することができる。
また、表面電極２の中央部２ｃが主面１０ａよりも低くなっているため、セラミック多層基板２０を用いた部品をバンプ接続する場合などに、部品の実装後の高さを低くすることができる。
[セラミック多層基板の製造方法]
この実施例２セラミック多層基板は、上述の実施例１のセラミック多層基板を製造する場合に準じて、例えば、以下の方法で製造することができる。
(１)図６に示すように、セラミックグリーンシート１ａに、表面電極形成用の電極ペーストを塗布して電極ペーストパターン２ｄを形成し、この電極ペーストパターン２ｄの周縁部を覆い、中央部を露出させるように、焼成後に被覆セラミック層となるセラミックペーストを塗布してセラミックペーストパターン３ａを形成する。
なお、セラミックペーストパターン３ａは、電極ペーストパターン２ｄの周端部から１００μｍ内側までの領域を覆うように配設する。
(２)それから、セラミックペーストパターン３ａ上の、電極ペーストパターン２ｄの周端部（先端部）から５０μｍ後退した位置より内側の全領域に、焼成工程で燃焼、分解して消失する樹脂ペーストを塗布して樹脂ペーストパターン６を形成する。
(３)そして、このセラミックグリーンシート１ａが最外層となるように他のセラミックグリーンシートとともに所定の順序で積層した後、圧着して、主面が平坦な未焼成積層体を形成する。
この圧着の工程で、図７に示すように、樹脂ペーストパターン６が、その下に位置するセラミックペーストパターン３ａ（焼成後の被覆セラミック層３）および電極ペーストパターン２ｄ（焼成後の表面電極２）を押圧する。その結果、セラミックペーストパターン３ａ（焼成後の被覆セラミック層３）には凹部（溝）１３ａが形成され、電極ペーストパターン２ｄ（焼成後の表面電極２）には凹部（溝）１２ａが形成される。
(４)それから、この未焼成積層体を焼成し、樹脂ペーストパターンを燃焼、分解させる。その結果、樹脂ペーストが燃焼、分解して消失した後に凹部が形成される。
これにより、図５に示すように、表面電極２の周縁部２ａに、表面電極２を周回する凹部１２が設けられ、かつ、表面電極２の周端部（先端部）２ｔおよび凹部１２が形成された領域２ｂが被覆セラミック層により被覆されているとともに、表面電極２の被覆セラミック層３により被覆されていない中央部（露出部）２ｃの標高が、表面電極２が形成されているセラミック積層体（基板本体）１０の主面１０ａの標高よりも低くなるように構成されたセラミック多層基板２０を得ることができる。
なお、凹部１２の形成方法には特別の制約はなく、例えば、塗布、乾燥後の電極ペーストパターン２ｄを型押しする方法によっても形成することができる。
[変形例]
この実施例２のセラミック多層基板２０の変形例として、例えば、図８に示すように、表面電極２に形成された凹部（溝）の幅が狭い構成のものが挙げられる。
この変形例にかかるセラミック多層基板２０は、被覆セラミック層３が表面電極２を覆う領域を少しずらす、すなわち、中央部（露出部）２ｃの面積を少し大きくすることにより形成することができる。
この変形例のような構成のセラミック多層基板においても、上記実施例２の場合と同様の効果を得ることができる。
[セラミック多層基板の構成]
図９は、本発明の他の実施例（実施例３）の発明にかかるセラミック多層基板の要部を示す図である。
この実施例３のセラミック多層基板においては、表面電極２の周端部（先端部）２ｔより内側に後退した領域に、表面電極２を周回する凹部１２が形成されている。
ただし、この実施例３のセラミック多層基板２０では、上記実施例１および２のセラミック多層基板とは異なり、表面電極の周縁部を被覆する被覆セラミック層は設けられていない。
なお、特に図示していないが、この実施例３のセラミック多層基板２０の他の部分の構成は、上記実施例１のセラミック多層基板と同様である。
この実施例３のセラミック多層基板２０においては、表面電極２の周端部（先端部）２ｔより内側に後退した領域に、表面電極２を周回する凹部１２が設けられているので、めっき工程でめっき液が付着した場合にも、めっき液は表面電極２の周端部（先端部）２ｔより内側に後退した領域に設けられた凹部（溝）１２に溜まるため、電極破壊や電極剥離の起点となりやすい表面電極２の周端部（先端部）２ｔがめっき液により腐食されることが抑制され、めっき工程を経た後においても、十分な剥離強度を有する表面電極２を備えた信頼性の高いセラミック多層基板を提供することができる。
すなわち、表面電極２の周端部（先端部）２ｔは厚みが薄く、めっきの付きも不十分になりやすいため、めっき液が残留すると、表面電極２の周端部（先端部）２ｔがめっき液により浸食されてセラミック層１と表面電極２の界面がもろくなり、電極破壊の起点となりやすくなるが、凹部１２が形成される表面電極２の周端部２ａより内側に後退した領域は、表面電極２の膜厚が周縁部２ａよりも厚く、めっき液が凹部１２に溜まったとしても、表面電極２が浸食されることによる剥離強度の低下についての影響は許容範囲となり、表面電極２の剥離強度を確保することができる。
[セラミック多層基板の製造方法]
この実施例３のセラミック多層基板２０は、例えば、以下の方法で製造することができる。
(１)まず、図１０に示すように、このセラミックグリーンシート１ａに、表面電極形成用の電極ペーストを塗布して電極ペーストパターン２ｄを形成する。
(２)それから、セラミックペーストパターン３ａ上の、電極ペーストパターン２ｄの周端部から５０μｍ後退した領域に、焼成工程で燃焼、分解して消失する樹脂ペーストを、幅（Ｗ）５０μｍで、電極ペーストパターン２ｄを周回するように塗布して樹脂ペーストパターン６を形成する。
(３)そして、このセラミックグリーンシート１ａが最外層となるように他のセラミックグリーンシートとともに所定の順序で積層した後、圧着して、主面が平坦な未焼成積層体を形成する。
この圧着の工程で、図１１に示すように、樹脂ペーストパターン６が、その下に位置する電極ペーストパターン２ｄ（焼成後の表面電極２）を押圧する結果、電極ペーストパターン２ｄ（焼成後の表面電極２）に凹部（溝）１２ａが形成される。
また、電極ペーストパターン２ｄ（焼成後の表面電極２）自体もセラミックグリーンシート１ａに埋設される。このため焼成後のセラミック多層基板２０の低背化を図ることができる。
(４)それから、この未焼成積層体を焼成し、樹脂ペーストパターンを燃焼、分解させる。その結果、樹脂ペーストが燃焼、分解して消失した後に凹部が形成される。
これにより、図９に示すように、表面電極２の周端部（先端部）２ｔより内側に後退した領域に、表面電極２を周回する凹部１２が形成されたセラミック多層基板を得ることができる。
なお、上記製造方法の例では、圧着の工程で、電極ペーストパターンが全てセラミックグリーンシートに埋設されるようにしているが、全てが埋設されなくてもよい。その場合には表面電極の一部が積層体の主面よりも高くなることになるが、本発明の基本的な効果を得ることは可能である。
[セラミック多層基板の構成]
図１２は、本発明の他の実施例（実施例４）の発明にかかるセラミック多層基板の要部を示す図である。
この実施例４のセラミック多層基板においては、表面電極２の周縁部２ａの標高が、表面電極２の中央部（露出部）２ｃの標高よりも高くなるように構成されている。
ただし、この実施例４のセラミック多層基板２０では、上記実施例１および２のセラミック多層基板とは異なり、表面電極の周縁部を被覆する被覆セラミック層は設けられていない。
なお、特に図示していないが、この実施例４のセラミック多層基板２０の他の部分の構成は、上記実施例１のセラミック多層基板と同様である。
この実施例４のセラミック多層基板２０においては、表面電極２の周縁部２ａの標高を、表面電極２の中央部２ｃの標高よりも高くして、中央部２ｃのほうが周縁部２ａよりも標高が低くなるように構成しているので、めっき工程後にめっき液が残留したとしても、周縁部２ａよりも内側の中央部２ｃにめっき液が溜まるため、めっき工程を経た後においても、十分な剥離強度を有する表面電極２を備えた信頼性の高いセラミック多層基板２０を提供することが可能になる。
[セラミック多層基板の製造方法]
この実施例４のセラミック多層基板２０は、例えば、以下の方法で製造することができる。
(１)まず、図１３に示すように、このセラミックグリーンシート１ａに、表面電極形成用の電極ペーストを塗布して電極ペーストパターン２ｄを形成する。
(２)それから、セラミックペーストパターン３ａ上の、電極ペーストパターン２ｄの周端部から５０μｍ後退した位置より内側の全領域に、焼成工程で燃焼、分解して消失する樹脂ペーストを塗布して樹脂ペーストパターン６を形成する。
(３)そして、このセラミックグリーンシート１ａが最外層となるように他のセラミックグリーンシートとともに所定の順序で積層した後、圧着して、主面が平坦な未焼成積層体を形成する。
この圧着の工程で、図１４に要部構成を示すように、樹脂ペーストパターン６が、その下に位置する電極ペーストパターン２ｄ（焼成後の表面電極２）を押圧する結果、電極ペーストパターン２ｄ（焼成後の表面電極２）の周縁部を除いた中央部全体が凹んだ形状となる。
また、電極ペーストパターン２ｄ（焼成後の表面電極２）自体もセラミックグリーンシートに埋設される。このため焼成後のセラミック多層基板２０の低背化を図ることができる。
(４)それから、この未焼成積層体を焼成し、樹脂ペーストパターンを燃焼、分解させる。その結果、樹脂ペーストが燃焼、分解して消失した後に凹部が形成される。
これにより、図１２に示すように、表面電極２の周縁部２ａの標高が、表面電極２の中央部（露出部）２ｃの標高よりも高い構造を有する表面電極２を備えたセラミック多層基板２０が得られる。
なお、上記製造方法の例では、圧着の工程で、電極ペーストパターンが全てセラミックグリーンシートに埋設されるようにしているが、全てが埋設されなくてもよい。その場合には表面電極の一部（例えば周縁部）が積層体の主面よりも高くなることになるが、本発明の基本的な効果を得ることは可能である。
[特性の評価]
上述の各実施例で作製したセラミック多層基板について、表面電極の剥離強度を調べた。なお、表面電極の剥離強度を調べるにあたっては、２ｍｍ□の表面電極を形成し、この表面電極について剥離強度を測定した。ここで２ｍｍ□とは一辺が２ｍｍの正方形である。
また、比較のため、図１６に示すような、セラミック積層体（基板本体）１０の表面に、周縁部２ａが被覆セラミック層３により被覆された構造を有する表面電極２を設けたセラミック多層基板２０（比較例１）、図１７に示すような、セラミック積層体（基板本体）１０の表面に、被覆セラミック層を備えていない構造を有する表面電極２を設けたセラミック多層基板２０（比較例２）を作製し、表面電極の剥離強度（Ｎ／２ｍｍ□）を調べた。
剥離強度は、表面電極に所定の銅線をはんだ付けし、銅線を表面電極に対して垂直方向に引っ張ったときの表面電極の剥離強度を測定したものである。
その結果を表１に示す。
Figure 2012132880
なお、表１の各試料は以下の通りである。
(１)比較例（従来例）１
図１６に示した、周縁部を被覆セラミック層により被覆した表面電極を備えたセラミック多層基板
(２)比較例（従来例）２
図１７に示した、被覆セラミック層により被覆されていない表面電極を備えたセラミック多層基板
(３)実施例の試料１
実施例１で作製した、図１，２の表面電極を備えたセラミック多層基板
(４)実施例の試料２−１
実施例２で作製した、図５の表面電極を備えたセラミック多層基板
(５)実施例の試料２−２
実施例２において変形例として作製した、図８の表面電極を備えたセラミック多層基板
(６)実施例の試料３
実施例３で作製した、図９の表面電極を備えたセラミック多層基板
(７)実施例の試料４
実施例４で作製した、図１２の表面電極を備えたセラミック多層基板
表１に示すように、本発明の要件を満たさない、比較例１および２のセラミック多層基板においては、表面電極の剥離強度が、２２Ｎ／２ｍｍ□、および、２０Ｎ／２ｍｍ□と不十分であったが、上記実施例１〜４で作製した、本発明の要件を満たすセラミック多層基板においては、表面電極の剥離強度が２７〜３４Ｎ／２ｍｍ□と、大幅に向上していることが確認された。
なお、本発明は上記の各実施例に限定されるものではなく、表面電極の構成材料、具体的な形状、配設個数や配設態様、被覆セラミック層を設ける場合の配設態様、被覆セラミック層を構成するセラミックの具体的な組成、セラミック基板を構成するセラミック層の積層数や内部導体の配設態様、セラミック基板を構成するセラミックの具体的な組成などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
また、実施例１の図２において、表面電極２の周縁部２ａには、表面電極２を周回する凹部１２が形成されており、これをセラミック多層基板２０の積層方向上面から見ると、図１５（ａ）のようになる。しかし、このように表面電極を周回するように凹部が形成されている場合のみならず、表面電極の周縁部の一部に凹部が形成されている場合にも、十分な剥離強度を有する表面電極を形成することができる。例えば図１５（ｂ）のように、表面電極２の対向する二辺の周縁部に、凹部１２が形成されることで、十分な剥離強度を有する表面電極２を形成することができる。
１ セラミック層
１ａ セラミックグリーンシート
２ 表面電極
２ａ 表面電極の周縁部
２ｂ 表面電極の凹部が形成された領域
２ｃ 表面電極の中央部（露出部）
２ｄ 電極ペーストパターン
２ｔ 表面電極の周端部（先端部）
３ 被覆セラミック層
３ａ セラミックペーストパターン
４ 内部導体
４ａ 内部配線
４ｂ ビアホール導体
６ 樹脂ペーストパターン
１０ セラミック積層体（基板本体）
１０ａ セラミック積層体（基板本体）の主面
１２ 表面電極を周回する凹部
１２ａ 電極ペーストパターンに形成された凹部（溝）
１３ 被覆セラミック層に形成された凹部
１３ａ セラミックペースト層に形成された凹部（溝）
２０ セラミック多層基板

Claims (8)

  1. 積層された複数のセラミック層を備えてなるセラミック積層体と、前記セラミック積層体の表面に形成された表面電極とを備えてなるセラミック多層基板であって、
    前記表面電極の周端部より内側に後退した領域に、凹部が形成されていること
    を特徴とするセラミック多層基板。
  2. 前記凹部は、前記表面電極を周回するように形成されていることを特徴とする請求項１記載のセラミック多層基板。
  3. 積層された複数のセラミック層を備えてなるセラミック積層体と、前記セラミック積層体の表面に形成された表面電極とを備えてなるセラミック多層基板であって、
    前記表面電極の周縁部の標高が、前記表面電極の中央部の標高よりも高くなるように構成されていること
    を特徴とするセラミック多層基板。
  4. 積層された複数のセラミック層を備えてなるセラミック積層体と、前記セラミック積層体の表面に形成された表面電極と、前記表面電極の周縁部を被覆する被覆セラミック層を備えてなるセラミック多層基板であって、
    前記表面電極の周縁部に、凹部が形成されているとともに、前記表面電極の、周端部および前記凹部が形成された領域を含む前記周縁部が前記被覆セラミック層により被覆されていること
    を特徴とするセラミック多層基板。
  5. 前記凹部は、前記表面電極を周回するように形成されていることを特徴とする請求項４記載のセラミック多層基板。
  6. 前記表面電極の前記被覆セラミック層により被覆されていない中央部の標高が、前記表面電極が形成された前記セラミック積層体の主面の標高よりも低いことを特徴とする請求項４または５記載のセラミック多層基板。
  7. 前記表面電極の少なくとも一部は、前記セラミック積層体の表面に埋設されていることを特徴とする請求項１〜６のいずれかに記載のセラミック多層基板。
  8. 前記表面電極の表面の少なくとも一部には、めっき膜が形成されていることを特徴とする請求項１〜７のいずれかに記載のセラミック多層基板。
JP2013507358A 2011-03-25 2012-03-13 セラミック多層基板 Active JP5590223B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013507358A JP5590223B2 (ja) 2011-03-25 2012-03-13 セラミック多層基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011067873 2011-03-25
JP2011067873 2011-03-25
PCT/JP2012/056425 WO2012132880A1 (ja) 2011-03-25 2012-03-13 セラミック多層基板
JP2013507358A JP5590223B2 (ja) 2011-03-25 2012-03-13 セラミック多層基板

Publications (2)

Publication Number Publication Date
JPWO2012132880A1 true JPWO2012132880A1 (ja) 2014-07-28
JP5590223B2 JP5590223B2 (ja) 2014-09-17

Family

ID=46930618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013507358A Active JP5590223B2 (ja) 2011-03-25 2012-03-13 セラミック多層基板

Country Status (4)

Country Link
US (1) US9681534B2 (ja)
JP (1) JP5590223B2 (ja)
CN (1) CN103460818B (ja)
WO (1) WO2012132880A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5350830B2 (ja) * 2009-02-16 2013-11-27 日本特殊陶業株式会社 多層配線基板及びその製造方法
WO2012121141A1 (ja) * 2011-03-07 2012-09-13 株式会社村田製作所 セラミック多層基板およびその製造方法
KR102493465B1 (ko) * 2016-03-22 2023-01-30 삼성전자 주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
JP6863458B2 (ja) * 2017-05-15 2021-04-21 株式会社村田製作所 積層型電子部品
JP6930586B2 (ja) * 2017-05-23 2021-09-01 株式会社村田製作所 電子部品の製造方法
JPWO2020004345A1 (ja) * 2018-06-28 2021-02-15 株式会社フジクラ 高周波受動部品
DE102020201869A1 (de) 2020-02-14 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltungsträger mit einer keramischen Lotstopp-Barriere
WO2023048212A1 (ja) * 2021-09-24 2023-03-30 株式会社村田製作所 電子部品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209612A (ja) * 1997-01-24 1998-08-07 Shinko Electric Ind Co Ltd 回路基板およびその製造方法
JP2004200608A (ja) * 2002-12-20 2004-07-15 Fujikura Ltd プリント配線基板およびその製造方法
JP2007036059A (ja) * 2005-07-28 2007-02-08 Sharp Corp 半田付け実装構造およびその製造方法、並びにその利用
JP2008091874A (ja) * 2006-09-08 2008-04-17 Alps Electric Co Ltd セラミック回路基板とその製造方法
JP2011049342A (ja) * 2009-08-27 2011-03-10 Kyocera Corp 電子部品搭載用基板およびその製造方法
WO2012121141A1 (ja) * 2011-03-07 2012-09-13 株式会社村田製作所 セラミック多層基板およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259540A (ja) 1988-04-08 1989-10-17 Sharp Corp 半導体装置
JPH0225045A (ja) 1988-07-13 1990-01-26 Oki Electric Ind Co Ltd 半導体装置
JPH08213756A (ja) 1995-02-03 1996-08-20 Matsushita Electric Ind Co Ltd セラミック多層基板
JPH11204941A (ja) 1998-01-14 1999-07-30 Hitachi Ltd 回路基板の製造方法
US6800815B1 (en) * 2001-01-16 2004-10-05 National Semiconductor Corporation Materials and structure for a high reliability bga connection between LTCC and PB boards
JP3651413B2 (ja) * 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
WO2003071843A1 (fr) 2002-02-22 2003-08-28 Fujikura Ltd. Tableau de connexions multicouche, base pour tableau de connexions multicouche, tableau de connexions imprime et son procede de production
JP3994936B2 (ja) * 2002-07-16 2007-10-24 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
JP3990962B2 (ja) * 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法
US7088008B2 (en) * 2003-03-20 2006-08-08 International Business Machines Corporation Electronic package with optimized circuitization pattern
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US20100044416A1 (en) 2008-08-21 2010-02-25 Nec Corporation Method of manufacturing electronic components having bump

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209612A (ja) * 1997-01-24 1998-08-07 Shinko Electric Ind Co Ltd 回路基板およびその製造方法
JP2004200608A (ja) * 2002-12-20 2004-07-15 Fujikura Ltd プリント配線基板およびその製造方法
JP2007036059A (ja) * 2005-07-28 2007-02-08 Sharp Corp 半田付け実装構造およびその製造方法、並びにその利用
JP2008091874A (ja) * 2006-09-08 2008-04-17 Alps Electric Co Ltd セラミック回路基板とその製造方法
JP2011049342A (ja) * 2009-08-27 2011-03-10 Kyocera Corp 電子部品搭載用基板およびその製造方法
WO2012121141A1 (ja) * 2011-03-07 2012-09-13 株式会社村田製作所 セラミック多層基板およびその製造方法

Also Published As

Publication number Publication date
CN103460818B (zh) 2017-08-04
CN103460818A (zh) 2013-12-18
JP5590223B2 (ja) 2014-09-17
US20130341080A1 (en) 2013-12-26
WO2012132880A1 (ja) 2012-10-04
US9681534B2 (en) 2017-06-13

Similar Documents

Publication Publication Date Title
JP5590223B2 (ja) セラミック多層基板
JP5532027B2 (ja) 積層セラミック電子部品およびその製造方法
JP5217677B2 (ja) 積層セラミック電子部品およびその製造方法
US10262800B2 (en) Multilayer ceramic capacitor
JP2008300769A5 (ja)
JP4636180B2 (ja) 積層型セラミック電子部品
JP5273122B2 (ja) 電子部品及び電子部品の製造方法
JP6020503B2 (ja) 積層セラミック電子部品
JP2012094820A (ja) 積層セラミック電子部品
JP2007036003A (ja) 積層コンデンサ
CN104952618A (zh) 层叠陶瓷电子部件
JP2012009679A (ja) セラミック電子部品及びその製造方法
KR20190124128A (ko) 플렉시블 프린트 배선판, 접속체의 제조 방법 및 접속체
JP2009099827A (ja) コンデンサアレイおよびその製造方法
JP5737388B2 (ja) ガラスセラミック基板およびその製造方法
JP6338011B2 (ja) 基板埋め込み用ｎｔｃサーミスタおよびその製造方法
US20230197345A1 (en) Multilayer ceramic capacitor
US20230197350A1 (en) Multilayer ceramic capacitor
JP2012009556A (ja) セラミック電子部品及びその製造方法
US20230197346A1 (en) Multilayer ceramic capacitor
US20230197339A1 (en) Multilayer ceramic capacitor
JP2015043424A (ja) 積層セラミックコンデンサ
JP2019106443A (ja) 積層セラミックコンデンサおよびその製造方法
US9111691B2 (en) Ceramic electronic component
JP2006147901A (ja) 積層電子部品、その製造方法およびその特性測定方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140714

R150 Certificate of patent or registration of utility model

Ref document number: 5590223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150