JPH0225045A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0225045A
JPH0225045A JP63172676A JP17267688A JPH0225045A JP H0225045 A JPH0225045 A JP H0225045A JP 63172676 A JP63172676 A JP 63172676A JP 17267688 A JP17267688 A JP 17267688A JP H0225045 A JPH0225045 A JP H0225045A
Authority
JP
Japan
Prior art keywords
bonding
insulating film
bonding pad
pad
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63172676A
Other languages
English (en)
Inventor
Yoshitaka Noguchi
野口 芳孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP63172676A priority Critical patent/JPH0225045A/ja
Publication of JPH0225045A publication Critical patent/JPH0225045A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05557Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05558Shape in side view conformal layer on a patterned surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4845Details of ball bonds
    • H01L2224/48451Shape
    • H01L2224/48453Shape of the interface with the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は半導体装置、特にワイヤーボンディングによ
って外部リードと接続されるボンディングパッドの構造
に関するものである。
(従来の技術) 従来、半導体装置では、外部リードとの電気的な接続の
ために、18〜50−φ程度のAu線、 AI線または
Culなどによるワイヤーボンディングが行われる。ワ
イヤーボンディングは、Au線などのワイヤーボンド材
の一端球部を半導体装置のボンディングパッドにボンデ
ィングする一方、ワイヤーボンド材の他端を外部リード
の内側端にボンディングするものであり、ボンディング
方法としては熱圧着方式(TC) 、熱圧着と超音波を
併用した方法(TS)、セラミックのAI線の配線など
で利用されている超音波のみの方法(US)などがある
、この熱圧着方式などでワイヤーボンド材の一端球部が
接続される半導体装置のボンディングバンドの大きさは
現在100μ0前後が一般的であるが、集積度が増すこ
とにより、より小さなボンディングパッドが要求される
第2図は従来の半導体装置のボンディングパッド部の構
造を示す図である。この図において、1はシリコン基板
、2はその表面部のフィールド酸化膜、3はその上のP
SGまたはBPSGからなる中間絶縁膜、4はその上の
ボンディングパッドである。このボンディングバンド4
はAIからなるが、下層からのS+の拡散を防止する目
的で固溶限鼻板上(1wt%〜211t%程度)にSi
を含んだAI膜であり、平坦面が一般的である。このた
め、ボンディングパッド4のAI膜下層部分には無数の
Stノジュール(Siのかたまり)5が生じているのが
普通であり、このようなボンディングバンド4の表面に
図のようにワイヤーボンド材6の一端球部6aをボンデ
ィングすると、以下のような問題点があった。
(発明が解決しようとする課題) ■ Siノジュール5は通常アルミに比較して弾性係数
も大きく硬いため、ボンディング時の垂直荷重または水
平せん断荷重がボンディングバンド4表面に作用すると
、それらはSiノジュール5に集中し、その部分で下地
の中間絶縁膜3およびフィールド酸化膜2を破壊してし
まい(第2図において、7は破壊部を示す)、半導体装
置の信頷性を大幅に低下させてしまう、この問題点は、
中間絶縁膜3としてポリシリコンや5iJa膜を用いる
と改善はされるが、完全に無くすことはできない、また
、ポリシリコンや5iJ4膜を用いるとコスト面でも高
いものとなる。また、中間絶縁膜(PSGまたはBPS
G膜)3とフィールド酸化膜2を極端に厚くすることに
より破壊を防止できるが、近年の高密度化に伴う薄膜化
とは逆であり、実用的ではない。
■ ワイヤーボンド材6の^1&II、Cu線はAu線
に比較して1.2〜1.5倍程度硬いため、これらAI
線。
Cu線をワイヤーボンド材6として用いた場合は、ボン
ディングを行った時に、一端球部6a下のAI (ボン
ディングパッド4のAZ)は球部6a外側に押し出され
ることになり、その結果、球部6aと中間絶縁膜3間に
残るボンディングパッド4の^lは元の厚みの10〜3
0%程度まで薄くなり、特にCu線でのボンディングに
おいては短時間でCuリッチの金属間化合物となり、中
間絶縁膜3との間で容易に剥離する場合がある。
この発明は、以上述べたボンディングパッド下の絶縁膜
の破壊と、ボンディングパッドの剥離の問題点を除去し
、信転性の高い半導体装置を提供することを目的とする
(課題を解決するための手段) この発明は、半導体基板上に絶縁膜が形成され、その表
面にボンディングバンド電極を有する半導体装置におい
て、ボンディングパッド下の絶縁膜表面は、1〜5μO
の大きさ、1000〜3000人の段差で凹凸部を有す
る凹凸面に形成され、その凹凸面上に、対応する凹凸部
面でボンディングパッドが形成されるようにしたもので
ある。
(作 用) ボンディングパッドに対するワイヤーボンド材のボンデ
ィングは、熱圧着方式(TC)、超音波併用方法(TS
)、超音波のみの方法(US)などいずれのボンディン
グ法においても、そのメカニズムは、ワイヤーボンド材
とボンディングバンドの新生金属面をいかなる方法で得
、金属間の結合を行うかである。上記この発明のように
ボンディングパッドが凹凸面を有すると、ワイヤーボン
ド材の一端球部がボンディングの荷重または超音波のエ
ネルギにより塑性変形する際に生れる新生金属面は従来
のエネルギの50%程度で同等の新生金属面を得ること
ができる。すなわち、この発明によれば、従来の50%
のエネルギでボンディングが可能となる。
また、超音波ボンディングによるワイヤーボンド材の初
期振幅は〜2μであり、したがって、上記この発明のよ
うにボンディングパッド下絶縁膜の凹凸面に関して1〜
5μ口の大きさの凸部としておけば、超音波振動による
Stノジュールに対する集中水平せん断心力は、該St
ノジュール(1〜2n程度の大きさで、形状は不定形)
が絶縁膜の凸部上の部分から絶縁膜の凹部内の部分に移
動することにより吸収されてしまう。
(実施例) 以下この発明の一実施例を図面を参照して説明する。第
1図はこの発明の一実施例の断面図である。この図にお
いて、11は半導体(シリコン)基板であり、その表面
部にフィールド酸化膜12が形成され、その上にPSG
からなる中間絶縁膜13が堆積され、その上にボンディ
ングバンド14が形成され、このボンディングパッド1
4に対してワイヤーボンド材15の一端球部15aがボ
ンディングされている。16は表面保護膜である。
このような構造において、ボンディングパッド14下の
フィールド酸化膜12表面部分は、1〜5−〇の大きさ
、1000〜3000人の段差で凹凸部を有する凹凸面
12aとなっており、中間絶縁膜13もボンディングパ
ッド14下においては表面が同一の凹凸面13aとなっ
ている。さらに、その中間絶縁膜工3の凹凸面13a上
に同様の凹凸面14aを存してボンディングパッド14
が形成されており、ワイヤーボンド材15の一端球部1
5aはボンディングバンド14の凹凸面14aにボンデ
ィングされる。
このような構造は、フィールド酸化膜12の表面にフォ
トリソエツチングで凹凸面12aを形成した後、その上
に中間絶縁膜13.ボンディングパッド14を順次重ね
て形成するだけで得られる。
すなわち、フィールド酸化膜12の表面にフォトリソエ
ツチングで凹凸面12aを形成した後、その上に中間絶
縁11!13.ボンディングバンド14を順次重ねて形
成すれば、下地の凹凸面により、順次同一の凹凸面13
a、14aを有して中間絶縁膜13およびボンディング
パッド14は形成されることになる。なお、通常ボンデ
ィングパッド14は100−0前後が一般的な大きさで
あるから、1〜5μ0の大きさで凹凸部を形成すれば、
ボンディングパッド14には2500〜400個程度の
凹凸部が存在することになる。
そして、ボンディングパッド14が凹凸面14aを有す
ることにより、上記構造によれば、従来の50%のエネ
ルギでワイヤーボンド材15のボンディングが可能とな
る。すなわち、ボンディングパッド14に対するワイヤ
ーボンド材15のボンディングは、熱圧着方式(TC)
、超音波併用方法(TS)などいずれのボンディング法
においても、そのメカニズムは、ワイヤーボンド材15
とボンディングパッド14の新生金属面をいかなる方法
で得、金属間の結合を行うかであるが、ボンディングパ
ッド14が凹凸面14aを有すると、ワイヤーボンド材
15の一端球部15aがボンディングの荷重または超音
波のエネルギにより塑性変形する際に生れる新生金属面
は従来のエネルギの50%程度で同等の新生金属面を得
ることが可能となる。
また、上記構造によれば、ボンディングパッド14下の
中間絶縁膜13の表面も凹凸面13aで、かつその凹凸
面13aの凸部の大きさが1〜5/IIOであるから、
超音波振動によるSiノジュール(第1図に符号17を
付して示す)に対する集中水平せん断部力を吸収できる
。すなわち、超音波ボンディングによるワイヤーボンド
材15の初期振幅は〜2μであり、したがって、ボンデ
ィングバッド14上申間絶縁膜13の凹凸面13aに関
して1〜5−〇の大きさの凸部としておけば、超音波振
動によるSiノジュール17に対する集中水平せん断部
力は、該Siノジュール17 (1〜’lp程度の大き
さで、形状は不定形)が中間絶縁膜13の凸部上の部分
から中間絶縁膜13の凹部内の部分に移動することによ
り吸収されることになる。
そして、この水平せん断部力の吸収と、上記ボンディン
グエネルギの半減により、上記構造によれば、絶縁膜1
3.12の破壊を防止できる。また、エネルギが従来の
半分となることにより、ワイヤーボンド材15下のボン
ディングパッド14の薄膜化、金属間化合物化を防止し
、中間絶縁膜13からの剥離を防止できる。
(発明の効果) 以上詳述したように、この発明の装置によれば、ボンデ
ィングに要するエネルギを従来の50OAとし得、かつ
Siノジュールに対する水平せん断部力を吸収できるこ
とから、ボンディングパッド下の絶縁膜の破壊と、ボン
ディングパッドの剥離の問題点を除去し、信鎖性の高い
半導体装置を得ることができる。
【図面の簡単な説明】
第1図はこの発明の半導体装置の一実施例を示す断面図
、第2図は従来の半導体装置を示す断面図である。 11・・・半導体基板、12・・・フィールド酸化膜、
13・・・中間絶縁膜、14・・・ボンディングバンド
、a・・・凹凸面。 条種9羽1zイ釆う半導イ本隻! 第 ! 図

Claims (1)

  1. 【特許請求の範囲】 半導体基板上に絶縁膜が形成され、その表面にボンディ
    ングパッドを有する半導体装置において、(a)ボンデ
    ィングパッド下の絶縁膜表面は、1〜5μm^□の大き
    さ、1000〜3000Åの段差で凹凸部を有する凹凸
    面に形成され、 (b)その凹凸面上に、対応する凹凸面でボンディング
    パッドが形成されてなる半導体装置。
JP63172676A 1988-07-13 1988-07-13 半導体装置 Pending JPH0225045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63172676A JPH0225045A (ja) 1988-07-13 1988-07-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63172676A JPH0225045A (ja) 1988-07-13 1988-07-13 半導体装置

Publications (1)

Publication Number Publication Date
JPH0225045A true JPH0225045A (ja) 1990-01-26

Family

ID=15946304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63172676A Pending JPH0225045A (ja) 1988-07-13 1988-07-13 半導体装置

Country Status (1)

Country Link
JP (1) JPH0225045A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0477239U (ja) * 1990-11-16 1992-07-06
JP2006213027A (ja) * 2005-02-07 2006-08-17 Alps Electric Co Ltd サーマルヘッドおよびその製造方法
EP1132961B1 (en) * 1991-07-24 2011-01-05 Denki Kagaku Kogyo Kabushiki Kaisha Method for producing a circuit substrate having a mounted semiconductor element
US9681534B2 (en) 2011-03-25 2017-06-13 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
US10361666B2 (en) 2017-04-25 2019-07-23 Murata Manufacturing Co., Ltd. Semiconductor device and power amplifier module
DE112020007244T5 (de) 2020-05-28 2023-03-09 Mitsubishi Electric Corporation Halbleitereinrichtung, verfahren zum herstellen derselben, sowie elektrischer stromrichter

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0477239U (ja) * 1990-11-16 1992-07-06
EP1132961B1 (en) * 1991-07-24 2011-01-05 Denki Kagaku Kogyo Kabushiki Kaisha Method for producing a circuit substrate having a mounted semiconductor element
JP2006213027A (ja) * 2005-02-07 2006-08-17 Alps Electric Co Ltd サーマルヘッドおよびその製造方法
JP4668637B2 (ja) * 2005-02-07 2011-04-13 アルプス電気株式会社 サーマルヘッドおよびその製造方法
US9681534B2 (en) 2011-03-25 2017-06-13 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
US10361666B2 (en) 2017-04-25 2019-07-23 Murata Manufacturing Co., Ltd. Semiconductor device and power amplifier module
US10594271B2 (en) 2017-04-25 2020-03-17 Murata Manufacturing Co., Ltd. Semiconductor device and power amplifier module
US10903803B2 (en) 2017-04-25 2021-01-26 Murata Manufacturing Co., Ltd. Semiconductor device and power amplifier module
US11621678B2 (en) 2017-04-25 2023-04-04 Murata Manufacturing Co., Ltd. Semiconductor device and power amplifier module
DE112020007244T5 (de) 2020-05-28 2023-03-09 Mitsubishi Electric Corporation Halbleitereinrichtung, verfahren zum herstellen derselben, sowie elektrischer stromrichter

Similar Documents

Publication Publication Date Title
US6229221B1 (en) Integrated circuit device
EP0316912A3 (en) A bump electrode structure of a semiconductor device and a method for forming the same
US6605522B1 (en) Method of manufacturing a semiconductor device having a protruding bump electrode
US20030074789A1 (en) Modified pad for copper/low-k
KR970018287A (ko) 반도체 칩 본딩장치
US20060043605A1 (en) Semiconductor device
JP2000228423A (ja) 半導体装置及びその製造方法
JPH01260845A (ja) 半導体装置
JPH0225045A (ja) 半導体装置
JPH06105726B2 (ja) 半導体集積回路装置
JP3211749B2 (ja) 半導体装置のボンディングパッド及びその製造方法
KR850002668A (ko) 반도체 장치 및 그 제조방법
JPH03153048A (ja) 半導体装置
JPS63293930A (ja) 半導体装置における電極
JP2973988B2 (ja) 半導体装置及びその製造方法
JP2000164621A (ja) チップサイズパッケージおよびその製造方法
JPS63308924A (ja) 半導体装置
JPS615561A (ja) 半導体装置
JP3122523B2 (ja) 半導体装置の製造方法
JPS59172757A (ja) 半導体装置
JPH05275501A (ja) 半導体装置
JPH0383352A (ja) 半導体装置
JPS62136838A (ja) 半導体装置
JPS62232147A (ja) 半導体装置
JPS6265448A (ja) 半導体装置