CN101341808A - 陶瓷多层基板的制造方法 - Google Patents
陶瓷多层基板的制造方法 Download PDFInfo
- Publication number
- CN101341808A CN101341808A CNA2007800008637A CN200780000863A CN101341808A CN 101341808 A CN101341808 A CN 101341808A CN A2007800008637 A CNA2007800008637 A CN A2007800008637A CN 200780000863 A CN200780000863 A CN 200780000863A CN 101341808 A CN101341808 A CN 101341808A
- Authority
- CN
- China
- Prior art keywords
- ceramic
- layer
- border
- duplexer
- sintering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 237
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 238000010304 firing Methods 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 136
- 238000005245 sintering Methods 0.000 claims description 49
- 239000000463 material Substances 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000012797 qualification Methods 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 8
- 230000001629 suppression Effects 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims 1
- 230000006399 behavior Effects 0.000 abstract 1
- 239000002562 thickening agent Substances 0.000 description 23
- 239000000843 powder Substances 0.000 description 22
- 230000008602 contraction Effects 0.000 description 18
- 239000002241 glass-ceramic Substances 0.000 description 14
- 239000002245 particle Substances 0.000 description 14
- 238000005520 cutting process Methods 0.000 description 13
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 238000005452 bending Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000005764 inhibitory process Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- UODXCYZDMHPIJE-UHFFFAOYSA-N menthanol Chemical compound CC1CCC(C(C)(C)O)CC1 UODXCYZDMHPIJE-UHFFFAOYSA-N 0.000 description 3
- 239000004014 plasticizer Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- OAYXUHPQHDHDDZ-UHFFFAOYSA-N 2-(2-butoxyethoxy)ethanol Chemical compound CCCCOCCOCCO OAYXUHPQHDHDDZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000004840 adhesive resin Substances 0.000 description 2
- 229920006223 adhesive resin Polymers 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000010023 transfer printing Methods 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000001856 Ethyl cellulose Substances 0.000 description 1
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- -1 dihydro-terpineol acetic acid esters Chemical class 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920001249 ethyl cellulose Polymers 0.000 description 1
- 235000019325 ethyl cellulose Nutrition 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000113 methacrylic resin Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 238000007652 sheet-forming process Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 229940116411 terpineol Drugs 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/4807—Ceramic parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/0909—Preformed cutting or breaking line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09163—Slotted edge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/16—Two dimensionally sectional layer
- Y10T428/163—Next to unitary web or sheet of equal or greater extent
- Y10T428/164—Continuous two dimensionally sectional layer
- Y10T428/166—Glass, ceramic, or metal sections [e.g., floor or wall tile, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
- Structure Of Printed Boards (AREA)
- Laminated Bodies (AREA)
Abstract
本发明提供可以准确且容易地制作陶瓷多层基板的陶瓷多层基板的制造方法及陶瓷多层基板的集合基板。形成在多块未烧成的陶瓷生片13的层间具有未烧成的导体图案14,包含多个形成陶瓷多层基板10a、10b、10c的部分的未烧成陶瓷层叠体12a。在陶瓷生片上沿陶瓷多层基板10a、10b、10c的边界限定未烧成的边界限定导体图案16。边界限定导体图案16与陶瓷生片13的烧成收缩特性不同,若将未烧成陶瓷层叠体12a烧成,则在与边界限定导体图案16邻接的部分形成空隙18a、18b。已烧结的陶瓷层叠体12b以通过空隙18a、18b的切断面被分割。
Description
技术领域
本发明涉及陶瓷多层基板的制造方法,具体涉及层叠多层陶瓷层而得的陶瓷多层基板的制造方法。
背景技术
层叠多层陶瓷层而得的陶瓷多层基板可以通过以包含多个份的形成陶瓷多层基板的部分的集合基板的状态同时烧成,烧成后分割为1个个的陶瓷多层基板,从而高效地进行制造。
例如,专利文献1中揭示了将划了分割线的陶瓷生片转印层叠而形成层叠体,将层叠体进行热处理后,对分割线进行CO2激光照射等而形成分割沟,进行分割,从而获得多块基板的技术方案。
此外,专利文献2中揭示了预先在陶瓷生片的压接体的正反面中的至少一方形成分割沟,热处理后使基板弯折,从而使龟裂自分割沟推进,进行分割,获得多块基板的技术方案。
专利文献1:日本专利实开平4-38071号公报
专利文献2:日本专利特开平5-75262号公报
发明内容
但是,专利文献1的方法的规模大,而且需要高价的CO2激光照射装置。此外,激光照射需要的时间长,切断加工中基板可能会因热变形而破损,或者切断面附近可能会因激光产生的热量而变形·变质。
此外,专利文献2的方法可能会发生形成分割沟后的压接体在搬运时自分割沟变形或破损等问题。此外,热处理后使基板弯折时,可能会在偏离分割沟的预想之外的位置裂开,产生次品。即使是可以沿分割沟分割的情况下,也可能会切断面形成不规则的形状而不符合标准。
本发明鉴于上述实际情况而试图提供可以准确且容易地制造陶瓷多层基板的陶瓷多层基板的制造方法及陶瓷多层基板的集合基板。
为了解决上述课题,本发明提供如下构成的陶瓷多层基板的制造方法。
陶瓷多层基板的制造方法具备:(1)形成层叠多层未烧成的陶瓷层而成的未烧成陶瓷层叠体的第1工序;(2)将前述未烧成陶瓷层叠体烧成,使未烧成的前述陶瓷层烧结的第2工序;以及(3)将通过前述未烧成陶瓷层叠体的烧成而形成的已烧结的陶瓷层叠体分割成多个部分片的第3工序。前述第1工序中所形成的前述未烧成陶瓷层叠体包含在至少一层未烧成的前述陶瓷层的一个主面沿相当于前述第3工序中被分割的前述已烧结的陶瓷层叠体的前述部分片间的边界的部分配置的,烧成收缩特性与邻接的未烧成陶瓷层不同的未烧成的边界限定厚膜图案。前述第2工序中,由于前述边界限定厚膜图案与前述边界限定厚膜图案相接的前述陶瓷层的烧成收缩特性的差异,从前述陶瓷层的层叠方向观察时,邻接前述边界限定厚膜图案的外缘的至少一部分形成空隙。前述第3工序中,沿前述空隙将前述已烧结的陶瓷层叠体分割成多个前述部分片。
如果采用上述方法,则已烧结的陶瓷层叠体中,由于陶瓷层与边界限定厚膜图案的烧成收缩特性的差异,例如烧成收缩起始温度、烧成收缩结束温度、烧成收缩率等的差异,在已烧结的边界限定厚膜图案的侧部形成空隙。已烧结的陶瓷层叠体可以使切断面通过空隙,分割成部分片。分割已烧结的陶瓷层叠体而形成的部分片可以是对应于最终制品而分割的1个个的单片,也可以是在其后的工序中分割的包含多个单片的中间制品。未烧成的陶瓷层可以是将陶瓷粉末成形为片状而得的陶瓷生片,也可以是将含陶瓷粉末的糊料印刷成层状而得的厚膜印刷层。
作为优选的一种方式,未烧成的前述边界限定厚膜图案的烧成收缩起始温度比前述边界限定厚膜图案相接的未烧成的前述陶瓷层的烧成收缩起始温度低。
该情况下,第2工序中,随着烧成温度的上升,边界限定厚膜图案比其周围的陶瓷层先开始收缩,因此在边界限定厚膜图案的侧部形成空隙。
作为优选的另一种方式,未烧成的前述边界限定厚膜图案的烧成收缩率比前述边界限定厚膜图案相接的前述陶瓷层烧成收缩率大。
该情况下,通过第2工序烧成时,边界限定厚膜图案的收缩量比其周围的陶瓷层的收缩量大,因此在边界限定厚膜图案的侧部形成空隙。
理想的是,前述未烧成陶瓷层叠体具有多个前述边界限定厚膜图案,所述边界限定厚膜图案配置于未烧成的前述陶瓷层的不同的层间,且各自的外缘的至少一部分沿在未烧成的前述陶瓷层的层叠方向延伸的共通的假想平面配置。
该情况下,可以将在层叠方向延伸的多个空隙共通的假想平面作为边界来分割已烧结的陶瓷层叠体。多个边界限定厚膜图案相对于共通的假想平面可以仅配置于一侧,也可以配置于两侧。
理想的是,前述第1工序中,包含在前述未烧成陶瓷层叠体的至少一个主面密合在前述未烧成的前述陶瓷层的烧成温度下实质上不会烧结的未烧成的收缩抑制用层的工序。在前述第2工序中,将密合了前述收缩抑制用层的前述未烧成陶瓷层叠体在前述陶瓷层的烧结温度以上且前述收缩抑制用层实质上不会烧结的温度下烧成。在前述第2工序和第3工序之间,还具备将密合于前述已烧结的陶瓷层叠体的未烧成的前述收缩抑制用层除去的工序。
该情况下,未烧成陶瓷层叠体的与层叠方向垂直的方向(即未烧成陶瓷层叠体的主面方向)的烧成收缩被收缩抑制用层抑制,未烧成陶瓷层叠体在其厚度方向上大幅烧成收缩,因此容易在边界限定厚膜图案的侧部产生空隙。
理想的是,前述未烧成的边界限定厚膜图案为包含导体材料的未烧成的边界限定导体图案。
理想的是,在前述已烧结陶瓷层叠体的前述陶瓷层的层间具有构成内藏元件的内部电路导体图案。前述内部电路导体图案与前述边界限定导体图案较好是在电气上相互隔开。
该情况下,内部电路导体图案在烧成后构成电容器、电感器、配线线路、地线等内藏元件。内部电路导体图案与边界限定导体图案相互在电气上独立,所以可以分别使用不同的材料。即,可以边界限定导体图案使用邻接边界限定导体图案的外缘形成空隙的材料,内部电路导体图案使用不会邻接内部电路导体图案(内藏元件)的外缘形成空隙的材料,材料选择的自由度高。
理想的是,通过前述边界限定导体图案的至少一部分在前述已烧结的陶瓷层叠体的前述陶瓷层的层间形成内藏元件。
该情况下,边界限定导体图案可以兼有构成内藏元件的内部电路导体图案的至少一部分。边界限定导体图案和内部电路导体图案可以使用同一材料,所以能够简化工序。此外,因为不需要在边界限定导体图案和内部电路导体图案之间设置间隔,所以能够实现陶瓷多层基板的小型化。另外,可以利用露出于已烧结的陶瓷层叠体的切断面的边界限定导体图案将内部元件与外部电连接。
理想的是,在将前述已烧结的陶瓷层叠体分割成多个部分片之前或之后,具备在前述层叠体上搭载表面安装型电子部件的工序。
此外,为了解决上述课题,本发明提供如下构成的陶瓷多层基板的集合基板。
陶瓷多层基板的集合基板是具备相互接合的多层陶瓷层和配置于前述陶瓷层间的至少一处的导体图案,包含多个形成陶瓷多层基板的部分的类型的集合基板。从前述陶瓷层的层叠方向观察前述集合基板时,在前述陶瓷多层基板间的边界邻接前述导体图案外缘的至少一部分形成有空隙。
如果采用上述结构,则集合基板可以使切断面通过空隙,分割成包含1块或2块以上的陶瓷多层基板的部分片。
如果采用本发明,则利用由未烧成陶瓷层与未烧成边界限定厚膜图案的烧成收缩特性的差异而形成的空隙,分割已烧结的层叠体,所以可以准确且容易地制造陶瓷多层基板。
即,已烧结的陶瓷层叠体的切断面通过空隙,因此几乎不会产生位置偏离或形状的偏差。因此,不会发生在预想之外的位置被分割、切断时破损、切断面不整齐的情况。
此外,只要在未烧成陶瓷层叠体的所需位置与导体图案同样地形成厚膜图案即可。通过进行烧成才形成空隙,所以未烧成陶瓷多层基板的搬运中不会因空隙发生变形或破损。已烧结的陶瓷层叠体通过对空隙附近施加应力可以简单地切断,不特别需要例如CO激光照射装置等规模大且高价的装置。切断时可以不加热,所以可以抑制切断面附近的因热量而产生的变形·变质。
附图说明
图1为表示陶瓷多层基板的制造工序的截面图。(实施例1)
图2为表示边界限定导体图案的平面图。(实施例1)
图3为表示陶瓷多层基板的切断面的立体图。(实施例1)
图4为收缩率的图。(实施例1)
图5为陶瓷多层基板的截面图。(变形例1)
图6为表示边界限定导体图案的平面图。(变形例2)
图7为表示陶瓷多层基板的制造工序的截面图。(实施例2)
符号的说明
10:陶瓷多层基板,11:切断面,11a:陶瓷层断裂部,11b:空隙分割部,12a:未烧成陶瓷层叠体,12b:已烧结的陶瓷层叠体,14:面内导体图案(导体图案),15:贯通导体图案(导体图案),16、16a、16b:边界限定导体图案(导体图案),18a、18b:空隙,20、22:收缩抑制用生片,50:未烧成陶瓷层叠体,52:已烧结的陶瓷层叠体,52a、52b:部分,54:面内导体图案(边界限定导体图案),56:空隙,58a、58b:切断面。
具体实施方式
以下,参照图1~图8对本发明的实施方式进行说明。
<实施例1>参照图1~图4对实施例1的陶瓷多层基板的制造方法进行说明。
首先,参照图1的截面图对陶瓷多层基板的制造方法的概要进行说明。
如图1(a)所示,在使收缩抑制用生片20、22密合于包含多个份的形成陶瓷多层基板的部分的未烧成陶瓷层叠体12a的两面的状态下,进行烧成。
未烧成陶瓷层叠体12a在层叠的多块未烧成的陶瓷生片13的层间形成有形成陶瓷多层基板的内部电极、内部配线、内藏元件等的面内导体图案14和沿陶瓷多层基板的边界限定的边界限定导体图案16。边界限定导体图案16中,如从陶瓷生片13的层叠方向观察的图2的平面图所示,沿配置成格子状的形成陶瓷多层基板的部分的边界限定有在纵向延伸的部分16a和向横向延伸的部分16b。
此外,陶瓷生片13上形成有贯通陶瓷生片的与面内导体图案14连接的贯通导体图案15。
使陶瓷生片13和面内导体图案14的收缩特性一致,以使陶瓷层间不因烧成而产生空隙,但对于边界限定导体图案16,使用将未烧成陶瓷层叠体12a烧成时的烧结特性与陶瓷生片13差异较大的材料。另外,边界限定厚膜图案较好是以如Ag或Cu等导体材料为主要成分的导体图案,但也可以是以如陶瓷或玻璃等绝缘材料为主要成分的绝缘图案。
由此,如模式化的图1(b)所示,烧成后的陶瓷层叠体12b中,在边界限定导体图案16的侧部形成空隙18a、18b。即,夹住边界限定导体图案16的上下的陶瓷层由于与边界限定导体图案16的接合而在边界限定导体图案16的外缘附近部分产生收缩,在与另一陶瓷层之间形成空隙18a、18b。另外,图1(b)为表示除去收缩抑制层后的状态的图。
例如,边界限定导体图案16使用加热烧结时的收缩率比陶瓷生片13大的Ag糊料。由此,边界限定导体图案16的收缩量比其周围的陶瓷生片大,因此在边界限定导体图案16的侧部形成空隙18a、18b。
或者,边界限定导体图案16使用烧结起始温度比陶瓷生片13低的Ag糊料。该情况下,边界限定导体图案16比其周围的陶瓷生片先开始收缩,因此在边界限定导体图案16的侧部形成空隙18a、18b。
烧成后的陶瓷层叠体12b弯折后能够以通过空隙18a、18b的切断面分割,如模式化的图1(c)所示,可以分割为形成陶瓷多层基板的部分片10a、10b、10c。
这时,如图3所示,在部分片10a、10b、10c的切断面11露出空隙18a、18b被分割而得的凹状的空隙分割部11b和陶瓷层断裂而得基本上平坦的陶瓷层断裂部11a。另外,形成陶瓷层的陶瓷粒子在空隙分割部11b仅产生晶界断裂,而在陶瓷层断裂部11a产生晶界断裂和粒内断裂。
另外,为了促进分割的开始,可以在未烧成陶瓷层叠体12a的至少一个主面沿形成陶瓷多层基板的部分的边界形成沟。
以下,对陶瓷多层基板的制作例进行说明。
首先,制备含陶瓷材料的陶瓷生片。
对于陶瓷生片,具体来说,使50~65wt%由CaO(10~55%)、SiO2(45~70%)、Al2O3(0~30wt%)、杂质(0~10wt%)、B2O3(0~20wt%)构成的组成的玻璃粉末与35~50wt%的杂质为0~10wt%的Al2O3粉末形成的混合物分散于由有机溶剂、增塑剂等形成的有机介质中,调制浆料。接着,将所得的浆料通过刮刀涂布法或浇铸法成形为片状,制作未烧结玻璃陶瓷层(陶瓷生片)。
未烧结玻璃陶瓷层(陶瓷生片)较好是通过上述的片成形法形成的陶瓷生片,但也可以是通过厚膜印刷法形成的未烧结的厚膜印刷层。此外,陶瓷粉末除了上述的绝缘体材料之外,还可以使用铁氧体等磁性体材料、钛酸钡等电介体材料,但由于陶瓷生片较好是在1050℃以下的温度下烧结的低温烧结陶瓷生片,因此上述的玻璃粉末具有750℃以下的软化点。
接着,通过冲孔加工等对前述未烧结玻璃陶瓷层进行通路孔加工。形成面内导体图案14时,可以例举将导体材料粉末制成的糊料通过丝网印刷法或照相凹版印刷法等进行印刷或转印规定图案形状的金属箔等方法。
作为前述导体材料,较好是以作为低电阻且不易氧化的材料的Ag为主要成分的材料。此外,除了主要成分Ag以外,特别是需要与陶瓷的接合强度的情况下,可以添加至少1种以上的Al2O3等添加物。
导体糊料可以通过对于上述的主要成分粉末以规定的比例加入规定量的有机介质,搅拌,混匀来制成。但是,主要成分粉末、添加成分粉末、有机介质等的配合顺序没有特别限定。
此外,有机介质是混合粘合剂树脂和溶剂而得,作为粘合剂树脂,例如可以使用乙基纤维素、丙烯酸树脂、聚乙烯醇缩丁醛、甲基丙烯酸树脂等。
此外,作为溶剂,例如可以使用萜品醇、二氢萜品醇、二氢萜品醇乙酸酯、丁基卡必醇、丁基卡必醇乙酸酯、醇类等。
此外,可以根据需要添加各种分散剂、增塑剂、活性剂等。
此外,考虑到印刷性,导体糊料的粘度较好是50~700Pa·s。
另外,表面的导体图案也包括用于将上下层间的导体图案相互连接的通路孔导体和通孔导体等贯通导体图案15露出表面的部分。贯通导体图案15通过在以冲孔加工等形成于玻璃陶瓷生片的贯通孔中以印刷埋入上述糊料等方法形成。
边界限定导体图案16使用的糊料与面内导体图案14的糊料同样地制作·印刷,但作为使用的糊料的主要成分粉末的Ag粉末较好是没有粗大粉末或极端的凝集粉末,制成导体糊料后的最大粗粒的粒径在5μm以下。
另一方面,使在上述的未烧结玻璃陶瓷层(陶瓷生片)的烧成温度下实质上不会烧结的氧化铝等陶瓷粉末分散于由有机粘合剂、有机溶剂、增塑剂等形成的有机介质中而制成浆料,将所得浆料通过刮刀涂布法或浇铸法成形为片状,制作收缩抑制用生片。收缩抑制用生片的烧结温度为例如1400~1600℃,在未烧结玻璃陶瓷层(陶瓷生片)的烧成温度下实质上不会烧结。
另外,该收缩抑制用生片可以由一块构成,也可以通过层叠多块构成。在这里,收缩抑制用生片使用的陶瓷粉末的平均粒径较好是0.1~5.0μm。如果陶瓷粉末的平均粒径不足0.1μm,则与未烧结玻璃陶瓷层的表层附近所含的玻璃在烧成中剧烈反应,烧成后玻璃陶瓷层和收缩抑制用生片密合而无法去除收缩抑制用生片,或者由于粒径小,片中的粘合剂等有机成分在烧成中不易分解飞散,可能会在基板中产生分层剥离;另一方面,如果超过5.0μm,则烧成收缩的抑制力变小,存在基板过度地在x、y方向上收缩或弯曲的倾向。
此外,构成收缩抑制用生片的陶瓷粉末只要是在未烧结玻璃陶瓷层的烧成温度下实质上不会烧结的陶瓷粉末即可,除了氧化铝之外,还可以使用氧化锆或氧化镁等陶瓷粉末。但是,为了使未烧结玻璃陶瓷层的表面区域存在大量的玻璃,在表层与收缩抑制用生片接触的边界需要表层的玻璃对收缩抑制用生片良好地浸润,所以较好是与构成未烧结玻璃陶瓷层的陶瓷粉末同种的陶瓷粉末。
接着,通过将形成了面内导体图案、贯通导体图案和边界限定导体图案的陶瓷生片层叠而形成未烧成的陶瓷层叠体,在未烧成的陶瓷层叠体的两个主面分别重合收缩抑制用生片,在例如5~200MPa的压力下通过静液压挤压等压接,从而制成在陶瓷层叠体的两主面具有收缩抑制用生片的复合层叠体。
另外,收缩抑制用生片的厚度较好是25~500μm。如果收缩抑制用生片的厚度不足25μm,则烧成收缩的抑制力变小,存在基板过度地在x、y方向上收缩或弯曲的倾向。另一方面,如果超过500μm,则片中的粘合剂等有机成分在烧成中不易分解飞散,存在在基板中产生分层剥离的倾向。
接着,将该复合层叠体在公知的传送带式炉或分批炉中在陶瓷层叠体的陶瓷生片的烧成温度、例如850~950℃进行烧成,使陶瓷层叠体烧结。这时,未烧成的陶瓷层叠体由于收缩抑制用生片的约束作用,在平面方向上实质上不收缩而在厚度方向上大幅收缩。
接着,通过从烧成后的复合层叠体上除去收缩抑制用生片,取出包含多个形成陶瓷多层基板的部分的已烧结的陶瓷层叠体。
另外,烧成后的复合层叠体中,收缩抑制用生片实质上未烧结,且烧成前所含的有机成分飞散而形成多孔质状态,可以通过喷砂法、湿式喷砂法、超声波振动法等容易地除去。
通过将除去收缩抑制用生片而得的陶瓷层叠体沿陶瓷多层基板的边界分割,从而获得陶瓷多层基板的部分片。
分割陶瓷层叠体时,应力集中于沿陶瓷多层基板的边界形成的空隙附近,发生龟裂,能够以所需尺寸获得具有平滑的切断面的陶瓷多层基板。切断面可以通过滚磨等平滑化处理而变得更平滑。
图4为表示陶瓷生片所用的玻璃陶瓷母材和边界限定导体图案所用的Ag糊料的TMA测定结果的图。可以清楚地看到,根据Ag的粒径,收缩的时间和收缩率存在较大的差异。
以实线表示的玻璃陶瓷母材的收缩曲线相对于Ag粒径为3μm和6μm的Ag糊料在中间的位置。以点划线表示的粒径3μm的Ag糊料不仅收缩起始温度比以实线表示的玻璃陶瓷母材低,而且收缩率比以虚线表示的粒径6μm的Ag糊料大。
将粒径3μm的Ag糊料用于边界限定导体图案的情况下,烧成后在边界限定导体图案和陶瓷层的界面附近产生空隙。另一方面,将粒径6μm的Ag糊料用于边界限定导体图案的情况下,烧成后在边界限定导体图案和陶瓷层的界面附近不产生空隙。由此可知,边界限定导体图案所用的Ag糊料较好是使用粒径在4~5μm以下的材料。
另一方面,Ag糊料的收缩特性不仅根据所含的Ag的粒径变化。例如,也根据Ag在糊料中的含有率、Ag以外的杂质的含有率而变化。具体来说,与之对应的是Ag含有率85wt%以下的糊料或者例如作为杂质含有0.5wt%Al2O3的糊料。
通过边界限定厚膜图案和陶瓷生片的收缩起始温度的差异、收缩结束温度的差异、收缩率的差异,可以控制边界限定导体图案侧部的空隙的有无和尺寸。例如,通过适当选择边界限定导体图案所用的Ag糊料中的Ag的粒径、粒度分布、形状(球形、扁平等)、比表面积和添加物的粒径、粒度分布、形状、比表面积、材料种类以及包被的有无(Ag的表面状态)、粘合剂、溶剂等,可以控制边界限定导体图案侧部的空隙的有无和尺寸。
<变形例1>陶瓷层叠体以通过某个形成于边界限定导体图案两侧的侧部的空隙的切断面分割。希望使切断面更准确地形成的情况下,如图5的截面图所示,使边界限定导体图案16p、16q、16r、16s的位置和宽度不同,从而使得仅边界限定导体图案16p、16q、16r、16s的任一方的侧部17p、17q、17r、17s沿陶瓷多层基板间的边界位于同一直线上即可。由此,烧成后的陶瓷层叠体可以以通过形成于边界限定导体图案16p、16q、16r、16s的侧部中从层叠方向观察时位于同一直线上的一方的侧部17p、17q、17r、17s的空隙18的切断面11s进行切断。
另外,边界限定导体图案可以相对于切断面配置在两侧。此外,边界限定导体图案可以与面内导体图案重叠。
<变形例2>如图6所示,可以将边界限定导体图案16s、16t间断地形成。
<变形例3>可以仅在边界的一部分形成边界限定导体图案,而不如图2或6所示呈格子状地形成边界限定导体图案16a、16b;16s、16t。例如,可以仅在纵向或横向的任一方向形成边界限定导体图案。该情况下,集合基板可以分割成长条状。
<实施例2>如图7的截面图所示,边界限定导体图案可以以兼作形成内部电极、配线、内藏元件等的面内导体图案的方式形成。
该情况下,如图7(a)所示,未烧成陶瓷层叠体50以配置于陶瓷生片51的层间的面内导体图案54(例如电容器的内部电极)的各侧部55沿陶瓷多层基板的边界对齐的状态形成。这时,面内导体图案54与实施例1同样地使用烧成收缩特性与陶瓷生片51不同的材料。未烧成陶瓷层叠体50的两面与实施例1同样地密合收缩抑制用生片20、22。
接着,通过在陶瓷生片51烧结而收缩抑制用生片20、22实质上不会烧结的温度下进行烧成,如图7(b)所示,在已烧结的陶瓷层叠体52的内部邻接对齐配置的面内导体图案54的侧部55形成空隙56。
接着,如图7(c)所示,除去收缩抑制用生片20、22,取出已烧结的陶瓷层叠体52(集合基板)。
接着,通过弯折已烧结的陶瓷层叠体52(集合基板),如图7(d)所示,分割为具有通过空隙56的切断面58a、58b的部分52a、52b。另外,可以以连接在侧面露出的面内导体图案的端面的状态设置外部电极。此外,不需要外部电极的情况下,可以形成绝缘保护膜。
<总结>如上所述,如果使印刷于陶瓷生片的边界限定导体图案的烧成时的烧结收缩特性与陶瓷生片不同,则邻接烧成后的陶瓷层叠体的边界限定导体图案的边缘形成空隙。可以在不预先在烧成前的陶瓷生片层叠体上形成沟或空洞,也不在烧成后的陶瓷层叠体上追加加工分割沟的情况下,在陶瓷多层基板的内部形成空隙。在陶瓷多层基板的正面或背面形成边界限定导体图案的情况下,邻接边界限定导体图案的边缘在陶瓷多层基板的正面或背面形成沟。
如果弯折集合基板,则通过断面减少了的空隙或沟的龟裂不断推进,形成切断面通过空隙或沟的状态。因此,可以准确且容易地分割各个基板,可以从一块基板获得多块布线基板。
边界限定导体图案可以作为在陶瓷生片上形成内部电极或配线图案等导体图案的工序的一部分形成在陶瓷生片上,不需要在烧成前的陶瓷生片或烧成前的陶瓷层叠体上预先形成沟或空隙。烧成后,可以通过弯折陶瓷层叠体来切断,所以不需要为了切断硬的陶瓷层叠体而使用特别的切断装置(激光加工机、切割机等)进行加工,可以简化工序。
此外,层叠的陶瓷层的数量增加的情况下,也只要在层叠方向上排列空隙,就可以精度良好地形成切断面,能够准确且容易地制作精度高的陶瓷多层基板。
另外,本发明并不局限于上述的实施方式,可以加以各种变更后实施。
Claims (10)
1.一种陶瓷多层基板的制造方法,该方法包括:
形成包含层叠的多层未烧成的陶瓷层的未烧成的陶瓷层叠体的第1工序;
烧制所述未烧成的陶瓷层叠体以烧结所述未烧成的陶瓷层的第2工序;以及
将通过烧制所述未烧成的陶瓷层叠体形成的已烧结的陶瓷层叠体分割成多个片的第3工序;
其中,所述第1工序中形成的未烧成的陶瓷层叠体包含在至少一层未烧成的陶瓷层的一个主表面上沿对应于所述第3工序中被分割的已烧结的陶瓷层叠体的片之间的边界的部分配置的,烧制收缩特性和与其邻接的未烧成的陶瓷层的不同的至少一个未烧成的边界限定厚膜图案;
在所述第2工序中,由于至少一个边界限定厚膜图案和与其相接的陶瓷层的烧制收缩特性的差异而形成空隙,从所述陶瓷层的层叠方向观察时,所述空隙与至少一个所述边界限定厚膜图案的外缘的至少一部分邻接;
在所述第3工序中,沿所述空隙将已烧结的陶瓷层叠体分割成多个片。
2.如权利要求1所述的陶瓷多层基板的制造方法,其特征在于,所述至少一个未烧成的边界限定厚膜图案的烧制收缩起始温度比与所述边界限定厚膜图案相接的未烧成的陶瓷层的低。
3.如权利要求1或2所述的陶瓷多层基板的制造方法,其特征在于,所述至少一个未烧成的边界限定厚膜图案的烧制收缩率比与所述至少一个边界限定厚膜图案相接的陶瓷层的大。
4.如权利要求1-3中任一项所述的陶瓷多层基板的制造方法,其特征在于,所述未烧成的陶瓷层叠体具有多个边界限定厚膜图案,所述边界限定厚膜图案配置在未烧成的陶瓷层的不同的层间,且各自的外缘的至少一部分配置在沿在未烧成的陶瓷层的层叠方向上延伸的共同的假想平面上。
5.如权利要求1-4中任一项所述的陶瓷多层基板的制造方法,其特征在于,所述第1工序包括将在所述未烧成的陶瓷层的烧制温度下基本上不烧结的未烧成的收缩抑制层与所述未烧成的陶瓷层叠体的至少一个主表面密合的子工序;
在所述第2工序中,将所述密合了收缩抑制层的未烧成的陶瓷层叠体在所述陶瓷层的烧结温度至所述收缩抑制层基本上不烧结的温度下烧制;
在所述第2工序和第3工序之间,还包括将密合了所述已烧结的陶瓷层叠体的未烧成的收缩抑制层除去的工序。
6.如权利要求1-5中任一项所述的陶瓷多层基板的制造方法,其特征在于,所述至少一个未烧成的边界限定厚膜图案为包含导体材料的未烧成的边界限定导体图案。
7.如权利要求6所述的陶瓷多层基板的制造方法,其特征在于,所述已烧结的陶瓷层叠体包含配置在所述陶瓷层的层间的构成内藏元件的内部电路导体图案;并且
所述内部电路导体图案与边界限定导体图案相互电隔开。
8.如权利要求6所述的陶瓷多层基板的制造方法,其特征在于,所述边界限定导体图案的至少一部分形成配置在已烧结的陶瓷层叠体的陶瓷层的层间的内藏元件。
9.如权利要求1-8中任一项所述的陶瓷多层基板的制造方法,其特征在于,它还包括在将所述已烧结的陶瓷层叠体分割成多个片之前或之后,在所述已烧结的陶瓷层叠体上搭载表面安装型电子部件的工序。
10.一种陶瓷多层基板的集合基板,该集合基板包含相互接合的多层陶瓷层、配置在所述陶瓷层间的至少一处的导体图案、以及要形成为陶瓷多层基板的部分,其中,在从所述陶瓷层的层叠方向观察集合基板时,在所述陶瓷多层基板间的边界处形成空隙,该空隙邻接所述导体图案的外缘的至少一部分。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP148246/2006 | 2006-05-29 | ||
JP2006148246 | 2006-05-29 | ||
PCT/JP2007/059612 WO2007138826A1 (ja) | 2006-05-29 | 2007-05-09 | セラミック多層基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101341808A true CN101341808A (zh) | 2009-01-07 |
CN101341808B CN101341808B (zh) | 2010-06-23 |
Family
ID=38778346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800008637A Expired - Fee Related CN101341808B (zh) | 2006-05-29 | 2007-05-09 | 陶瓷多层基板的制造方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8105453B2 (zh) |
EP (1) | EP2023701B1 (zh) |
JP (1) | JP4803185B2 (zh) |
KR (1) | KR100989342B1 (zh) |
CN (1) | CN101341808B (zh) |
AT (1) | ATE491327T1 (zh) |
DE (1) | DE602007011058D1 (zh) |
WO (1) | WO2007138826A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104124146A (zh) * | 2013-04-24 | 2014-10-29 | 蔚华科技股份有限公司 | 微型被动组件的制造方法 |
CN105098300A (zh) * | 2015-09-11 | 2015-11-25 | 禾邦电子(中国)有限公司 | 共模滤波器及其制造方法 |
CN109477812A (zh) * | 2016-07-21 | 2019-03-15 | 日本碍子株式会社 | 传感器元件的制造方法 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008018227A1 (fr) | 2006-08-07 | 2008-02-14 | Murata Manufacturing Co., Ltd. | Procédé de production d'un substrat céramique multicouche |
KR100887127B1 (ko) * | 2007-11-23 | 2009-03-04 | 삼성전기주식회사 | 적층 세라믹 기판의 제조방법 |
EP2120522A4 (en) * | 2008-02-19 | 2011-01-26 | Murata Manufacturing Co | PROCESS FOR PRODUCING LAMINATED CERAMIC ELECTRONIC PARTS |
KR101018102B1 (ko) * | 2008-08-25 | 2011-02-25 | 삼성전기주식회사 | 다층 ltcc 기판 및 그 제조방법 |
DE102008046336A1 (de) * | 2008-09-09 | 2010-03-11 | Osram Gesellschaft mit beschränkter Haftung | LTCC-Schichtstapel |
JP2010245088A (ja) * | 2009-04-01 | 2010-10-28 | Murata Mfg Co Ltd | 積層型セラミック電子部品の製造方法 |
JP5673064B2 (ja) * | 2010-12-15 | 2015-02-18 | 株式会社村田製作所 | コイル内蔵基板の製造方法 |
CA2823578C (en) | 2010-12-30 | 2016-09-20 | Saint-Gobain Abrasives, Inc. | Coated abrasive aggregates and products containing same |
JP5921074B2 (ja) * | 2011-03-17 | 2016-05-24 | 株式会社村田製作所 | 積層基板の製造方法 |
JP5945099B2 (ja) * | 2011-04-20 | 2016-07-05 | 日本特殊陶業株式会社 | 配線基板、多数個取り配線基板、およびその製造方法 |
WO2013049526A2 (en) | 2011-09-29 | 2013-04-04 | Saint-Gobain Abrasives, Inc. | Abrasive products and methods for finishing hard surfaces |
CN103620762B (zh) * | 2011-10-21 | 2016-08-17 | 松下电器产业株式会社 | 半导体装置 |
JP4999029B1 (ja) * | 2011-11-11 | 2012-08-15 | 株式会社Maruwa | 裁断焼結セラミックシート及びその製造方法 |
JP5682548B2 (ja) * | 2011-12-14 | 2015-03-11 | 株式会社村田製作所 | 積層型インダクタ素子およびその製造方法 |
US9321947B2 (en) | 2012-01-10 | 2016-04-26 | Saint-Gobain Abrasives, Inc. | Abrasive products and methods for finishing coated surfaces |
CA2867350C (en) | 2012-03-16 | 2017-05-23 | Saint-Gobain Abrasives, Inc. | Abrasive products and methods for finishing surfaces |
WO2013149197A1 (en) | 2012-03-30 | 2013-10-03 | Saint-Gobain Abrasives, Inc. | Abrasive products and methods for fine polishing of ophthalmic lenses |
KR101490760B1 (ko) * | 2013-07-04 | 2015-02-11 | 에스케이씨 주식회사 | 재단 적층 시트 및 그 제조방법 |
KR20150121567A (ko) | 2014-04-21 | 2015-10-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그의 제조 방법 |
US9724897B2 (en) * | 2015-01-07 | 2017-08-08 | Emisense Technologies, Llc | Processing method for constraining lower melting point metals within ceramic laminates during sintering |
JP7180619B2 (ja) | 2020-01-10 | 2022-11-30 | Tdk株式会社 | 電子部品及びその製造方法 |
TWI775280B (zh) * | 2021-01-20 | 2022-08-21 | 力晶積成電子製造股份有限公司 | 電容集成結構、電容單元及其製造方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4353957A (en) * | 1973-09-24 | 1982-10-12 | Tam Ceramics Inc. | Ceramic matrices for electronic devices and process for forming same |
JPS6252917A (ja) * | 1985-08-30 | 1987-03-07 | 株式会社村田製作所 | 単板コンデンサの製造方法 |
JPH0438071U (zh) | 1990-07-27 | 1992-03-31 | ||
JPH0575262A (ja) | 1991-09-11 | 1993-03-26 | Matsushita Electric Ind Co Ltd | セラミツク多層配線基板の製造方法 |
DE69315907T2 (de) * | 1992-07-27 | 1998-04-16 | Murata Manufacturing Co | Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken |
JPH0685460A (ja) * | 1992-09-07 | 1994-03-25 | Fujitsu Ltd | 多層セラミック基板の製造方法 |
JP3330104B2 (ja) * | 1999-07-29 | 2002-09-30 | 京セラ株式会社 | 多数個取りセラミック配線基板の製造方法 |
JP2001332857A (ja) * | 2000-05-22 | 2001-11-30 | Kyocera Corp | 配線基板の製造方法 |
JP2002016359A (ja) * | 2000-06-27 | 2002-01-18 | Kyocera Corp | 配線基板の製造方法 |
JP3785903B2 (ja) | 2000-07-21 | 2006-06-14 | 株式会社村田製作所 | 多層基板及びその製造方法 |
JP2002226259A (ja) * | 2000-11-29 | 2002-08-14 | Murata Mfg Co Ltd | セラミック電子部品の基体用組成物、セラミック電子部品および積層型セラミック電子部品の製造方法 |
JP2002270459A (ja) | 2001-03-06 | 2002-09-20 | Taiyo Yuden Co Ltd | 積層セラミック電子部品の製造方法 |
JP2003017851A (ja) * | 2001-06-29 | 2003-01-17 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
JP2003246680A (ja) * | 2002-02-26 | 2003-09-02 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
TWI345938B (en) | 2003-10-17 | 2011-07-21 | Hitachi Metals Ltd | Multi-layered ceramic substrate and its production method, and electronic device comprising same |
JP3908715B2 (ja) * | 2003-10-24 | 2007-04-25 | Tdk株式会社 | 積層セラミックコンデンサ |
JP4470158B2 (ja) * | 2003-10-24 | 2010-06-02 | 日立金属株式会社 | 多層セラミック基板の製造方法および多層セラミック基板 |
JP4291187B2 (ja) * | 2004-03-24 | 2009-07-08 | Tdk株式会社 | 外部電極内蔵層の形成方法およびそれを使用する積層型電子部品の製造方法 |
JP2005229135A (ja) * | 2005-04-22 | 2005-08-25 | Ngk Spark Plug Co Ltd | セラミック製配線基板及びその製造方法 |
JP2006245592A (ja) * | 2006-03-20 | 2006-09-14 | Kyocera Corp | 配線基板 |
WO2008018227A1 (fr) * | 2006-08-07 | 2008-02-14 | Murata Manufacturing Co., Ltd. | Procédé de production d'un substrat céramique multicouche |
-
2007
- 2007-05-09 KR KR1020087004099A patent/KR100989342B1/ko active IP Right Grant
- 2007-05-09 EP EP07743047A patent/EP2023701B1/en not_active Not-in-force
- 2007-05-09 JP JP2007556188A patent/JP4803185B2/ja not_active Expired - Fee Related
- 2007-05-09 WO PCT/JP2007/059612 patent/WO2007138826A1/ja active Application Filing
- 2007-05-09 DE DE602007011058T patent/DE602007011058D1/de active Active
- 2007-05-09 AT AT07743047T patent/ATE491327T1/de not_active IP Right Cessation
- 2007-05-09 CN CN2007800008637A patent/CN101341808B/zh not_active Expired - Fee Related
-
2008
- 2008-02-12 US US12/029,545 patent/US8105453B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104124146A (zh) * | 2013-04-24 | 2014-10-29 | 蔚华科技股份有限公司 | 微型被动组件的制造方法 |
CN105098300A (zh) * | 2015-09-11 | 2015-11-25 | 禾邦电子(中国)有限公司 | 共模滤波器及其制造方法 |
CN109477812A (zh) * | 2016-07-21 | 2019-03-15 | 日本碍子株式会社 | 传感器元件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2023701A1 (en) | 2009-02-11 |
CN101341808B (zh) | 2010-06-23 |
JPWO2007138826A1 (ja) | 2009-10-01 |
KR20080033996A (ko) | 2008-04-17 |
EP2023701A4 (en) | 2009-05-20 |
US20080135155A1 (en) | 2008-06-12 |
DE602007011058D1 (de) | 2011-01-20 |
KR100989342B1 (ko) | 2010-10-25 |
ATE491327T1 (de) | 2010-12-15 |
WO2007138826A1 (ja) | 2007-12-06 |
EP2023701B1 (en) | 2010-12-08 |
US8105453B2 (en) | 2012-01-31 |
JP4803185B2 (ja) | 2011-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101341808B (zh) | 陶瓷多层基板的制造方法 | |
CN101347058B (zh) | 陶瓷多层基板的制造方法 | |
CN100511510C (zh) | 陶瓷电子部件及其制造方法 | |
JPH0992983A (ja) | セラミック多層基板の製造方法 | |
JPWO2018212119A1 (ja) | 積層型電子部品および積層型電子部品の製造方法 | |
JP5013144B2 (ja) | セラミック電子部品の製造方法 | |
JP4962496B2 (ja) | セラミック基板の製造方法 | |
JP4110536B2 (ja) | 多層セラミック集合基板および多層セラミック集合基板の製造方法 | |
JP2007294731A (ja) | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法 | |
JP4888564B2 (ja) | キャビティ付きセラミック多層基板の製造方法 | |
JP2007221115A (ja) | 導体ペースト及び多層セラミック基板の製造方法 | |
JP2003204168A (ja) | 多層セラミック基板およびその製造方法 | |
JP4420137B2 (ja) | セラミック成形体の製造方法 | |
JP4645962B2 (ja) | 多層セラミック基板 | |
JP5201903B2 (ja) | 多層配線基板およびその製造方法、並びにビアホール導体用組成物 | |
WO2003090987A1 (fr) | Procede de fabrication de corps stratifie ceramique | |
JP2004296721A (ja) | 複数個取り用大型基板 | |
JP2010258187A (ja) | 多層配線基板の製造方法 | |
JP2004265898A (ja) | 多層セラミック基板およびその製造方法 | |
KR20090090718A (ko) | 무수축 세라믹 기판 및 그 제조 방법 | |
JP2010034270A (ja) | 多層配線基板の製造方法 | |
JP2005203631A (ja) | 多層セラミック基板およびその製造方法 | |
JP2005179097A (ja) | 多層セラミック基板の製造方法およびこれにより得られた多層セラミック基板 | |
JP2005136343A (ja) | 積層セラミックコンデンサの製造方法 | |
JP2004022670A (ja) | 多層セラミック基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100623 Termination date: 20210509 |
|
CF01 | Termination of patent right due to non-payment of annual fee |