JP2010245088A - 積層型セラミック電子部品の製造方法 - Google Patents

Abstract

【課題】少なくとも表面がフェライトからなるフェライト層をもって構成されるセラミック積層体と、セラミック積層体の表面に形成される外部電極とを備える、積層型セラミック電子部品において、外部電極の接合強度を高める。
【解決手段】焼成することによって、外部電極を有する積層型セラミック電子部品となる生の積層構造物において、外部電極に金属酸化物、たとえばフェライトを形成する材料と同じ材料を含ませておく。生の積層構造物を焼成するとき、大気中の酸素分圧に比べて酸素分圧の低い条件で焼成を実施する低酸素焼成ステージを設けておき、金属酸化物の還元反応により外部電極とそれに接するフェライト層との間での化学反応性を向上させ、強固な接合状態にある外部電極を得るようにする。
【選択図】図３

Description

この発明は、積層型セラミック電子部品の製造方法に関するもので、特に、少なくとも表面がフェライトからなるフェライト層をもって構成されるセラミック積層体と、このセラミック積層体の表面に形成される外部電極とを備える、積層型セラミック電子部品の製造方法に関するものである。

この発明にとって興味ある積層型セラミック電子部品として、たとえば特開２００７‐１７３６５０号公報（特許文献１）に記載されたものがある。この特許文献１に記載された積層型セラミック電子部品について、図５および図６を参照して説明する。図５は、積層型セラミック電子部品１を示す断面図であり、図６は、図５に示した外部電極２を単独で示す平面図である。

積層型セラミック電子部品１は、図５に示すような積層構造を有するセラミック積層体３を備える。セラミック積層体３は、図５では図示を省略するが、強磁性フェライト層が非磁性フェライト層によって挟まれた積層構造を有している。セラミック積層体３の内部には、たとえばコイルや配線経路を与えるための面内配線導体４や層間接続導体５が設けられている。

また、セラミック積層体３の表面には、外部電極（実装パッド）２が形成されている。特許文献１に記載の発明では、外部電極２のセラミック積層体３に対する接合強度を高めるため、外部電極２において、次のような構成が採用される。外部電極２は、第１導体部６とその周囲を取り囲む第２導体部７とから構成される。第１導体部６は、たとえばＡｇのような導電性金属粉末を含む導体ペーストによって形成され、第２導体部７は、上記導体ペーストに２価の金属酸化物を添加してなる導体ペーストによって形成される。そして、これら第１導体部６および第２導体部７からなる外部電極２の焼成を、セラミック積層体３を得るための焼成と同時に焼成（コファイア）するようにしている。

このようにして形成された外部電極２は、第１導体部６において良好な導電性を確保しながら、２価の金属酸化物を含む第２導体部７によってセラミック積層体３との間で強固な接合状態を実現している。

しかしながら、第２導体部７に添加される金属酸化物とセラミック積層体３の表面を構成するフェライトとの化学反応性は比較的低く、そのため、焼成工程において、第２導体部７中の金属酸化物が、フェライトと十分に反応することなく、第２導体部７中に酸化物の状態で滞留することがある。このような滞留が生じると、外部電極２のセラミック積層体３に対する接合強度を向上させる効果をあまり期待できない。

特開２００７−１７３６５０号公報

そこで、この発明の目的は、上述したような問題を解決し、外部電極の接合強度を高めることができる、積層型セラミック電子部品の製造方法を提供しようとすることである。

この発明は、少なくとも表面がフェライトからなるフェライト層をもって構成されるセラミック積層体と、セラミック積層体の表面に形成されかつ金属酸化物を含む外部電極とを備える、積層型セラミック電子部品を製造する方法に向けられるものであって、焼成することによって上述の外部電極を有する積層型セラミック電子部品となる生の積層構造物を用意する工程と、この生の積層構造物を焼成する焼成工程とを備え、上述した技術的課題を解決するため、焼成工程は、大気中の酸素分圧に比べて酸素分圧の低い条件で焼成を実施する低酸素焼成ステージを含むことを特徴としている。

この発明において、上記低酸素焼成ステージでは、１０体積％以下の酸素濃度とされることが好ましい。

また、金属酸化物は、上記フェライトを形成する材料と同じ材料であることが好ましい。

また、生の積層構造物における外部電極に含まれる金属酸化物の含有量は０．１〜１０重量％の範囲内にあることが好ましい。

また、生の積層構造物がその内部に内部配線導体を有する場合、当該内部配線導体には金属酸化物が含まれないようにされることが好ましい。

この発明によれば、焼成工程に含まれる低酸素焼成ステージにおいて、外部電極中の金属酸化物が還元され、それによって、セラミック積層体の表面のフェライトと外部電極との間での化学反応性が向上する。その結果、焼成後の積層型セラミック電子部品において、外部電極のセラミック積層体に対する接合強度が高められる。

低酸素焼成ステージにおいて、１０体積％以下の酸素濃度とされると、外部電極中の金属酸化物の還元反応がより確実に生じるようにすることができる。

金属酸化物が、セラミック積層体の表面を構成するフェライトを形成する材料と同じ材料である場合、セラミック積層体の表面を構成するフェライトと外部電極との間での化学反応性をより高めることができる。

生の積層構造物における外部電極に含まれる金属酸化物の含有量が０．１〜１０重量％の範囲内に選ばれると、化学反応性の向上効果が確実に得られるとともに、外部電極における導電性の著しい低下を防ぐことができる。

生の積層構造物が内部配線導体を有する場合、この内部配線導体には金属酸化物が含まれないようにされると、まず、内部配線導体の導電性を高めることができる。また、内部配線導体とそれに接するフェライト部分あるいはセラミック部分との間での化学反応性が低くなり、そのため、内部導体膜とフェライト部分あるいはセラミック部分との間での接合力が低くなり、この接合に起因する応力が緩和される。したがって、内部配線導体がたとえばコイルを構成する場合、内部配線導体の高導電性と上述の応力緩和とにより、磁気特性を向上させることができる。また、上述の応力緩和のため、焼成工程におけるトップ温度からの冷却過程で発生する内部配線導体とフェライト部分あるいはセラミック部分との間での熱膨張係数差による応力が緩和される。その結果、内部配線導体のまわりにおいてクラックが発生しにくくなる。この効果は、内部配線導体の配置密度が高い場合において、より顕著なものとなる。

この発明に係る製造方法を実施して得られる積層型セラミック電子部品の一例を示す断面図である。 図１に示した積層型セラミック電子部品１１を製造するために用意される生の積層構造物２１を示す断面図である。 この発明に係る製造方法に含まれる焼成工程における焼成条件を示す図である。 この発明に係る製造方法を実施して得られる積層型セラミック電子部品の他の例を示す断面図である。 この発明にとって興味ある従来の積層型セラミック電子部品１を示す断面図である。 図５に示した外部電極２を単独で示す平面図である。

図１は、この発明に係る製造方法を実施して得られる積層型セラミック電子部品の一例を示す断面図である。

図１に示す積層型セラミック電子部品１１は、セラミック積層体１２を備えている。セラミック積層体１２は、少なくとも表面がフェライトからなるフェライト層をもって構成されるもので、表面のみがフェライト層をもって構成されても、全体がフェライト層をもって構成されてもよい。

セラミック積層体１２の内部には、内部配線導体が設けられている。内部配線導体には、大別して、面内配線導体１３と層間接続導体１４とがある。面内配線導体１３は、セラミック積層体１２を構成するフェライト層あるいはセラミック層の界面に沿って形成されるものであり、層間接続導体１４は、フェライト層あるいはセラミック層を厚み方向に貫通するように設けられるものである。特定の面内配線導体１３および特定の層間接続導体１４によって、コイル１５が構成される。

セラミック積層体１２の表面、すなわち上方主面１６および下方主面１７上には、それぞれ、外部電極１８および１９が形成される。上方主面１６上に形成される外部電極１８は、図１において２点鎖線で示すようなチップ部品２０を実装する際に用いられる。下方主面１７上に形成される外部電極１９は、この積層型セラミック電子部品１１を、図示しないマザーボード上に実装する際に用いられる。

このような積層型セラミック電子部品１１を製造するため、次のような工程が実施される。

まず、焼成することによって上述したような外部電極１８および１９を有する積層型セラミック電子部品１１となる生の積層構造物が用意される。図２に生の積層構造物２１が断面図で示されている。図２において、図１に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

生の積層構造物２１は、複数のグリーンシートを積層する積層技術を適用して製造される。グリーンシートとしては、フェライトを含有するグリーンシートが少なくとも用意される。ここで、フェライトとしては、たとえばＮｉＺｎ系またはＮｉＭｎＺｎ系フェライトのようなスピネル型の結晶構造をとるものが用いられても、ガーネット型など他の結晶構造をとるものが用いられてもよい。グリーンシートとして、必要に応じて、フェライト以外のセラミックを含有するものが用意されてもよい。

他方、面内配線導体１３、層間接続導体１４ならびに外部電極１８および１９を形成するための導体ペーストが用意される。導体ペーストは、たとえばＡｇ、Ａｇ‐Ｐｄ、Ａｇ‐Ｐｔ、Ｃｕ、Ａｕ、Ｐｔ、Ａｌなどの金属粉末を導電材料の主成分とし、このような金属粉末を有機ビヒクル中に分散させてペースト状としたものであり、この実施形態では、さらに金属酸化物の粉末が添加されている。

金属酸化物としては、たとえば、Ｆｅ_２Ｏ_３、ＣｕＯ、ＮｉＯ、ＺｎＯ、ＭｎＯなどが用いられるが、前述したグリーンシートに含まれるフェライトを形成する材料と同じ材料とされることが好ましい。

また、導体ペースト中における金属酸化物の含有量は０．１〜１０重量％であることが好ましい。金属酸化物の含有量が０．１重量％未満では、化学反応性が低く、後述する外部電極１８および１９の接合強度向上の効果が非常に低く、他方、１０重量％を超えると、この導体ペーストをもって構成された導体の導電性が著しく低く、磁気特性の低下やめっき膜の不着の問題が発生しやすくなるためである。

前述したグリーンシートが複数枚用意され、上述の導体ペーストを用いて、特定のグリーンシート上に印刷を施すことにより、面内配線導体１３ならびに外部電極１８および１９が形成される。また、特定のグリーンシートに貫通孔を形成し、そこに導体ペーストを充填することにより、層間接続導体１４が形成される。

次に、複数のグリーンシートが所定の順序で積層され、圧着されることによって、図２に示した生の積層構造物２１が得られる。生の積層構造物２１において、その少なくとも表面には、フェライトを含むグリーンシートが配置される。

次に、生の積層構造物２１に対して焼成工程が実施される。この焼成工程において適用される焼成条件が図３に示されている。

図３を参照して、焼成工程では、室温から昇温して６００℃までの間、脱バインダを実施する脱バインダ過程となる。この脱バインダ過程の後、６００℃から約９００℃付近のトップ温度まで昇温され、このトップ温度が所定時間維持される期間は、本焼過程である。本焼過程の後、トップ温度から室温にまで降温される期間は、冷却過程である。このような焼成工程が実施されることによって、生の積層構造物２１を構成するグリーンシート、面内配線導体１３、層間接続導体１４ならびに外部電極１８および１９が同時に焼成（コファイア）され、図１に示すような積層型セラミック電子部品１１が得られる。

上述した焼成工程における本焼過程での６００℃からトップ温度にまで昇温する期間は、大気中の酸素分圧に比べて酸素分圧の低い条件で焼成を実施する低酸素焼成ステージとされる。より具体的には、低酸素焼成ステージでは、Ｎ_２、Ｈ_２、Ａｒ、ＣＯガスなどにより還元性雰囲気または低酸素雰囲気に制御される。これによって、外部電極１８および１９において、強固な接合状態が得られる。その理由は、以下のとおりである。

低酸素焼成ステージにおいて、外部電極１８および１９中の金属酸化物が還元反応を起こし、この還元反応で、グリーンシート中のフェライトと外部電極１８および１９間の化学反応性が向上し、この向上された化学反応性の結果、外部電極１８および１９の、セラミック積層体１２に対する接合強度が向上する。特に、外部電極１８および１９中の金属酸化物が、セラミック積層体１２の表面にあるフェライト層を構成するフェライトと同成分であると、上述の化学反応性の向上による接合強度の向上の効果がより高められる。このような効果をより十分に発揮させるためには、前述した低酸素焼成ステージにおける酸素濃度は１０体積％以下とされることが好ましい。

また、上述した還元反応による化学反応に加えて、セラミック積層体１２と外部電極１８および１９との間では、グリーンシートに含まれる生のフェライト材料と外部電極１８および１９を構成する生の導体ペーストとの各々の焼結がコファイアによって同時進行する。焼結中に、脱バインダ後のポーラスな状態となったセラミック積層体１２の表面の凹部への導体ペーストの食い込みが生じ、その状態で上述した焼結が進行するため、外部電極１８および１９とセラミック積層体１２との接触面積が大きくなる。その結果、アンカー効果が発揮されるとともに、化学反応面積が増大し、これらのことによっても、外部電極１８および１９において強固な接合状態が得られる。

なお、焼成工程において、低酸素焼成ステージ以外については、大気、低酸素雰囲気および還元性雰囲気のいずれが適用されてもよい。

また、この実施形態では、焼成されるべき生の積層構造物２１は、外部電極１８および１９を有しており、セラミック積層体１２を得るための焼成と同時に外部電極１８および１９をも焼き付けるコファイアを適用している。したがって、焼結したセラミック積層体１２に外部電極１８および１９の形成のための導体ペーストを印刷し、焼き付けるといったポストファイアによる場合と比較して、外部電極１８および１９を、面内配線導体１３と同様にグリーンシートへの印刷工程において形成することができるので、工程が簡素化されるとともに、面内配線導体１３の印刷精度とほぼ同等の印刷精度をもって外部電極１８および１９を形成することができる。また、ポストファイアによる場合には、焼結したセラミック積層体１２の焼成による歪みや収縮の影響を考慮して外部電極１８および１９を形成しなければならず、そのため、位置ずれが発生しやすいが、コファイアを適用する場合には、このようなことを考慮する必要がなく、良好な精度をもって外部電極１８および１９を形成することができる。

また、この実施形態の場合には、面内配線導体１３を形成するための導体ペーストにも金属酸化物が含まれているので、面内配線導体１３とこれに接するフェライト層あるいはセラミック層との間での接合強度も向上させることができる。その結果、セラミック積層体１２においてデラミネーションなどの構造欠陥の発生を抑制することができるとともに、セラミック積層体１２の表面のコプラナリティが向上し、よって、チップ部品２０の実装精度を向上させることができる。

また、コファイアが適用されるため、焼成回数が減り、製造コストが削減される。

以上説明した実施形態では、金属酸化物を含む導体ペーストを、外部電極１８および１９の形成のためだけでなく、面内配線導体１３および層間接続導体１４の形成のためにも用いたが、他の実施形態として、面内配線導体１３および層間接続導体１４を形成するための導体ペーストとしては、金属酸化物を含まないものを用いてもよい。

上述の他の実施形態によれば、面内配線導体１３および層間接続導体１４において高い導電性を得ることができる。その結果、コイル１５における磁気特性が向上する。なお、このような効果を望む場合、コイル１５を構成する面内配線導体１３および層間接続導体１４についてのみ、金属酸化物を含まない導体ペーストを用いるようにしてもよい。

また、上記他の実施形態によれば、面内配線導体１３とそれに接するフェライト層あるいはセラミック層との間での化学反応性が比較的低くなり、接合強度の向上の効果は奏されない。そのため、面内配線導体１３の近傍での応力が緩和される。このことも、コイル１５における磁気特性の向上に寄与する。

また、上述の応力の緩和の結果、焼成工程におけるトップ温度から冷却過程に至る間で発生する面内配線導体１３とそれに接するフェライト層あるいはセラミック層との間での熱膨張係数差による応力が緩和される。その結果、面内配線導体１３近傍でのクラックの発生が抑制される。このような効果は、特に、コイル１５のように、面内配線導体１３の配置密度が高い部分において、より顕著に発揮される。

図４は、この発明に係る製造方法を実施して得られる積層型セラミック電子部品の他の例を示す断面図である。

図４に示した積層セラミック電子部品３１は、少なくとも表面がフェライトからなるフェライト層をもって構成されるセラミック積層体３２を備えている。セラミック積層体３２の内部には、面内配線導体３３および層間接続導体３４が形成され、面内配線導体３３および層間接続導体３４の特定のものによってコイル３５が構成されている。セラミック積層体３２の下方主面３７上には外部電極３８が形成される。上方主面３６上には外部電極が形成されない。

このような積層型セラミック電子部品３１において、少なくとも外部電極３８を形成するために用いられる導体ペーストには金属酸化物が添加される。その他の構成および製造方法については、前述した積層型セラミック電子部品１１の場合と実質的に同様である。

なお、図４に示した積層型セラミック電子部品３１では、セラミック積層体３２の上方主面３６上には外部電極が形成されないため、セラミック積層体３２においてフェライト層をもって構成されるのは下方主面３７のみであってもよい。

１１，３１ 積層型セラミック電子部品
１２，３２ セラミック積層体
１３，３３ 面内配線導体
１４，３４ 層間接続導体
１６，１７，３６，３７ 主面
１８，１９，３８ 外部電極
２１ 生の積層構造物

Claims (5)

1. 少なくとも表面がフェライトからなるフェライト層をもって構成されるセラミック積層体と、前記セラミック積層体の表面に形成されかつ金属酸化物を含む外部電極とを備える、積層型セラミック電子部品を製造する方法であって、
   焼成することによって前記外部電極を有する前記積層型セラミック電子部品となる生の積層構造物を用意する工程と、
   前記生の積層構造物を焼成する焼成工程と
   を備え、
   前記焼成工程は、大気中の酸素分圧に比べて酸素分圧の低い条件で焼成を実施する低酸素焼成ステージを含む、
   積層型セラミック電子部品の製造方法。
2. 前記低酸素焼成ステージでは、１０体積％以下の酸素濃度とされる、請求項１に記載の積層型セラミック電子部品の製造方法。
3. 前記金属酸化物は、前記フェライトを形成する材料と同じ材料である、請求項１または２に記載の積層型セラミック電子部品の製造方法。
4. 前記生の積層構造物における前記外部電極に含まれる前記金属酸化物の含有量は０．１〜１０重量％の範囲内にある、請求項１ないし３のいずれかに記載の積層型セラミック電子部品の製造方法。
5. 前記生の積層構造物は、その内部に内部配線導体を有し、当該内部配線導体には金属酸化物が含まれないようにされる、請求項１ないし４のいずれかに記載の積層型セラミック電子部品の製造方法。

Images