JPS6252917A - 単板コンデンサの製造方法 - Google Patents
単板コンデンサの製造方法Info
- Publication number
- JPS6252917A JPS6252917A JP19231385A JP19231385A JPS6252917A JP S6252917 A JPS6252917 A JP S6252917A JP 19231385 A JP19231385 A JP 19231385A JP 19231385 A JP19231385 A JP 19231385A JP S6252917 A JPS6252917 A JP S6252917A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- motherboard
- electrode
- electrodes
- main surfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
り粟二色に里立夏
本発明は２つの主表面に対向する状態で容量用電極が形
成された単板コンデンサの製造方法に関する。
成された単板コンデンサの製造方法に関する。
盗」迂Ｕ支逝
上記単板コンデンサは、第３図に示す工程により製造さ
れる。即ち、図（イ）に示すようにシート成形により名
刺大のマザーボード１を作り、その対向する２つの主表
面２ａ、２ｂに図（ロ）に示すようにチップブレイクす
るためブレイク用溝３ａ・・・、３ｂ・・・を格子状に
形成する。次いで、これを１２００〜１４００℃の温度
で焼成した後、前記２つの主表面２ａ、２ｂに銀−パラ
ジウム合金等の容量用電極４・・・を図（ハ）に示すよ
うに溝３ｂ・・・を横切って塗布する。続いて、マザー
ボード１をｆ１３ａ・・・に沿ってブレイクしく以下、
このブレイクを横ブレイクという。）、図（ニ）に示す
ように容量用電極４，４の端部側と接触する状態で接続
用電極５・・・を塗布する。接続用電極５も容量用電極
４．４と同じ銀−パラジウム合金等が用いられる。この
ように電極４，５を塗布した状態で約８００℃の温度で
電極の焼付けを行い、以後、接続用電極の表面に外装塗
料をはじくパラフィン等をコーティングし、チップブレ
イクし、接続用電極を除き全周面を外装塗料（図示せず
）をコーティングするという工程を経て図（ホ）に示す
単板コンデンサを得る。
れる。即ち、図（イ）に示すようにシート成形により名
刺大のマザーボード１を作り、その対向する２つの主表
面２ａ、２ｂに図（ロ）に示すようにチップブレイクす
るためブレイク用溝３ａ・・・、３ｂ・・・を格子状に
形成する。次いで、これを１２００〜１４００℃の温度
で焼成した後、前記２つの主表面２ａ、２ｂに銀−パラ
ジウム合金等の容量用電極４・・・を図（ハ）に示すよ
うに溝３ｂ・・・を横切って塗布する。続いて、マザー
ボード１をｆ１３ａ・・・に沿ってブレイクしく以下、
このブレイクを横ブレイクという。）、図（ニ）に示す
ように容量用電極４，４の端部側と接触する状態で接続
用電極５・・・を塗布する。接続用電極５も容量用電極
４．４と同じ銀−パラジウム合金等が用いられる。この
ように電極４，５を塗布した状態で約８００℃の温度で
電極の焼付けを行い、以後、接続用電極の表面に外装塗
料をはじくパラフィン等をコーティングし、チップブレ
イクし、接続用電極を除き全周面を外装塗料（図示せず
）をコーティングするという工程を経て図（ホ）に示す
単板コンデンサを得る。
ロ く”ン しよ゛と る日 占
ところで、上記の製造方法によれば、マザーボードをチ
ップブレイクする前に容量用電極を塗るので、ブレイク
用溝３ｂ・・・にも容量用電極４．４が入り込み、その
まま溝壁面に焼付けられることとなる（第４図（イ）参
照）。そのため、チップブレイクして得た単板コンデン
サにおいて第４図（ロ）に示すように前記溝壁面に焼付
いた容量用電極の部分が上下で対向することとなり、こ
の間の距Ｍ／によってコンデンサの耐圧が著しく低下す
るといった１問題がある。この場合、ブレイク用溝内に
電極が入り込まないような塗布方法があれば上記問題点
を解消できるが、そのような塗布方法はなく、そのため
コンデンサの耐圧を低下させないためには、誘電体の厚
みを厚くしなければならず、小型、高容量化には通さな
いという欠点があった。
ップブレイクする前に容量用電極を塗るので、ブレイク
用溝３ｂ・・・にも容量用電極４．４が入り込み、その
まま溝壁面に焼付けられることとなる（第４図（イ）参
照）。そのため、チップブレイクして得た単板コンデン
サにおいて第４図（ロ）に示すように前記溝壁面に焼付
いた容量用電極の部分が上下で対向することとなり、こ
の間の距Ｍ／によってコンデンサの耐圧が著しく低下す
るといった１問題がある。この場合、ブレイク用溝内に
電極が入り込まないような塗布方法があれば上記問題点
を解消できるが、そのような塗布方法はなく、そのため
コンデンサの耐圧を低下させないためには、誘電体の厚
みを厚くしなければならず、小型、高容量化には通さな
いという欠点があった。
本発明はこのような点にあって、巧みな方法によりブレ
イク用溝内に電極が入り込まないようにして課題解決を
図らんとするものである。
イク用溝内に電極が入り込まないようにして課題解決を
図らんとするものである。
口 占 ”° るための
本発明は、対向する２つの主表面にチップブレイクする
ためのブレイク用溝を格子状に形成したマザーボードを
焼成した後、前記両主表面に容量用電極を塗布焼付けし
、その後チップブレイクする単板コンデンサの製造方法
において、前記マザーボードの２つの主表面上に刻設さ
れたブレイク用の溝に、容量用電極を塗布する前に該容
量用電極の焼付後には除去され得る充填材を充填するこ
とを特徴としている。
ためのブレイク用溝を格子状に形成したマザーボードを
焼成した後、前記両主表面に容量用電極を塗布焼付けし
、その後チップブレイクする単板コンデンサの製造方法
において、前記マザーボードの２つの主表面上に刻設さ
れたブレイク用の溝に、容量用電極を塗布する前に該容
量用電極の焼付後には除去され得る充填材を充填するこ
とを特徴としている。
作風
電極の焼付後には除去され得る充填材を容量用電極を塗
布する前にブレイク用溝に充填しておけば、容量用電極
の焼付後にはこの充填材の存在によってブレイク用溝の
壁面に容量用電極が焼付くのを効果的に防止できる。こ
のため、容量用電極の対向間隔チップユニットの２つの
主表面の間隔に等しくなり、小型、高耐圧、高容量のコ
ンデンサを得ることができる。
布する前にブレイク用溝に充填しておけば、容量用電極
の焼付後にはこの充填材の存在によってブレイク用溝の
壁面に容量用電極が焼付くのを効果的に防止できる。こ
のため、容量用電極の対向間隔チップユニットの２つの
主表面の間隔に等しくなり、小型、高耐圧、高容量のコ
ンデンサを得ることができる。
１施±
第１図は本発明の単板コンデンサの製造方法を説明する
工程図であり、この図に基づいて製造手ｉＢを説明する
。先ず、シート成形（工程（イ））によりマザーボード
を得、それの２つの主表面にブレイク用溝を形成する（
工程（ロ））。このときのマザーボードを第２図（イ）
に示すが、その構造は第３図（ロ）に示したものと全く
同じである。溝３ａ、３ｂの深さはマザーボード１の厚
みが１ｆｌの場合０．３報程度である。但し、横溝３ａ
より縦溝３ｂの方が多少浅くしである。これは横ブレイ
クの際に、縦溝３ｂに沿って割れるのを防ぐためである
。尚、マザーボードｌの原料としてはチタン酸バリウム
等の誘電体セラミクスが用いられる。
工程図であり、この図に基づいて製造手ｉＢを説明する
。先ず、シート成形（工程（イ））によりマザーボード
を得、それの２つの主表面にブレイク用溝を形成する（
工程（ロ））。このときのマザーボードを第２図（イ）
に示すが、その構造は第３図（ロ）に示したものと全く
同じである。溝３ａ、３ｂの深さはマザーボード１の厚
みが１ｆｌの場合０．３報程度である。但し、横溝３ａ
より縦溝３ｂの方が多少浅くしである。これは横ブレイ
クの際に、縦溝３ｂに沿って割れるのを防ぐためである
。尚、マザーボードｌの原料としてはチタン酸バリウム
等の誘電体セラミクスが用いられる。
次いで、このマザーボードからなる誘電体を焼成する。
続いて、前記マザーボードｌの２つの主表面２ａ、２ｂ
に形成されたブレイク用溝３ａ、３ｂに充填材を充填す
る（工程（ハ））、充填材は電極焼付温度（約８００℃
）で焼とぶ材料を選ぶ。このような材料として例えばカ
ーボンがあげられる。充填材をブレイク用溝３ａ、３ｂ
・・・に充填するには例えばハケ等でマザーボード主表
面にカーボンを塗布する。この塗布によってマザーボー
ド主表面２ａ、２ｂ上にもカーボンが付着することがあ
るが、その厚みが非常に薄く、しかも電極焼付は時に焼
とぶので電極の焼付けには支障を来さない。カーボンが
ブレイク用溝３ｂ・・・に充填された状態を第２図（ロ
）に示す。６がカーボンである。 カーボン６の充填を
完了すればマザーボード主表面に容量用電極を塗る（工
程（ニ））。容量用電極を塗った状態を第２図（ハ）に
示す。容量用電極４としては従来と同様、銀−パラジウ
ム合金等が使用される。容量用電極４の塗布を終えれば
、横溝３ａに沿ってブレイクしく工程（ホ））、接続用
電極を塗布しく工程（へ））、電極の焼付けを行う （
工程（ト））。この焼付工程において、溝３ｂ・・・に
はカーボン６が充填しであるので、容量用電極４が溝３
ｂ・・・内に入り込むことはない。一方、カーボン６は
溝３ｂ・・・内にいつまでも残っていることはな（焼付
完了時までには焼とび、溝３ｂ・・・から消失する。従
って、焼付完了した時点では第２図（ニ）に示す如く、
容量用、電極４が主表面２ａ、２ｂ上にのみ焼付いた状
態となる。
に形成されたブレイク用溝３ａ、３ｂに充填材を充填す
る（工程（ハ））、充填材は電極焼付温度（約８００℃
）で焼とぶ材料を選ぶ。このような材料として例えばカ
ーボンがあげられる。充填材をブレイク用溝３ａ、３ｂ
・・・に充填するには例えばハケ等でマザーボード主表
面にカーボンを塗布する。この塗布によってマザーボー
ド主表面２ａ、２ｂ上にもカーボンが付着することがあ
るが、その厚みが非常に薄く、しかも電極焼付は時に焼
とぶので電極の焼付けには支障を来さない。カーボンが
ブレイク用溝３ｂ・・・に充填された状態を第２図（ロ
）に示す。６がカーボンである。 カーボン６の充填を
完了すればマザーボード主表面に容量用電極を塗る（工
程（ニ））。容量用電極を塗った状態を第２図（ハ）に
示す。容量用電極４としては従来と同様、銀−パラジウ
ム合金等が使用される。容量用電極４の塗布を終えれば
、横溝３ａに沿ってブレイクしく工程（ホ））、接続用
電極を塗布しく工程（へ））、電極の焼付けを行う （
工程（ト））。この焼付工程において、溝３ｂ・・・に
はカーボン６が充填しであるので、容量用電極４が溝３
ｂ・・・内に入り込むことはない。一方、カーボン６は
溝３ｂ・・・内にいつまでも残っていることはな（焼付
完了時までには焼とび、溝３ｂ・・・から消失する。従
って、焼付完了した時点では第２図（ニ）に示す如く、
容量用、電極４が主表面２ａ、２ｂ上にのみ焼付いた状
態となる。
以後は、従来と同様に接続用電極表面に外装塗料をはじ
くパラフィンをコーティングしく工程（チ））、チップ
ブレイクしく工程（す））、外装塗料付与させて単板コ
ンデンサを得る（工程（ヌ））。かくして製造した単板
コンデンサは第２図（ホ）に示すように容量用電極４が
主表面２ ａ ＋２ｂ上にのみ付与され、溝３ｂの壁面
には付与されないので、容量用電極４，４の対向間隔が
ｌ′（〉りと長くなり、耐圧の低下が起こらない。
くパラフィンをコーティングしく工程（チ））、チップ
ブレイクしく工程（す））、外装塗料付与させて単板コ
ンデンサを得る（工程（ヌ））。かくして製造した単板
コンデンサは第２図（ホ）に示すように容量用電極４が
主表面２ ａ ＋２ｂ上にのみ付与され、溝３ｂの壁面
には付与されないので、容量用電極４，４の対向間隔が
ｌ′（〉りと長くなり、耐圧の低下が起こらない。
なお、上記実施例では、充填剤としてカーボンを用い、
これを容量用電極の焼付時に焼きとばすものを示したが
、これに限らず、例えば容量用電極の焼付温度で焼結し
、かつマザーボードとは焼成反応しない無機物質を充填
剤として用い、容量用電極の焼付後に焼結されていない
無機物質を溝内から取り除くようにしてもよい。これに
より無機物質上に付与されている容量用電極が除去され
、各容量用電極が分離形成される。この例においては、
無機物質がマザーボードの表面に付与されると、容量用
電極が後に除去されてしまうので、溝内にのみ充填させ
るよう留意されなければならない。
これを容量用電極の焼付時に焼きとばすものを示したが
、これに限らず、例えば容量用電極の焼付温度で焼結し
、かつマザーボードとは焼成反応しない無機物質を充填
剤として用い、容量用電極の焼付後に焼結されていない
無機物質を溝内から取り除くようにしてもよい。これに
より無機物質上に付与されている容量用電極が除去され
、各容量用電極が分離形成される。この例においては、
無機物質がマザーボードの表面に付与されると、容量用
電極が後に除去されてしまうので、溝内にのみ充填させ
るよう留意されなければならない。
３３Ｆと九果
以上説明したように本発明に係る単板コンデンサの製造
方法によれば、電極の焼付後には除去され得る充填材を
ブレイク用溝に充填した状態でマザーボード主表面に容
量用電極を塗り、その後、電極の焼付けを行うので、ブ
レイク用溝の壁面に容量用電極が付与されるのを効果的
に防止でき、従って容量用電極の対向間隔が２つの主表
面の間隔に等しく保たれた単板コンデンサを得ることが
でき、小型で高容量なものとなる。
方法によれば、電極の焼付後には除去され得る充填材を
ブレイク用溝に充填した状態でマザーボード主表面に容
量用電極を塗り、その後、電極の焼付けを行うので、ブ
レイク用溝の壁面に容量用電極が付与されるのを効果的
に防止でき、従って容量用電極の対向間隔が２つの主表
面の間隔に等しく保たれた単板コンデンサを得ることが
でき、小型で高容量なものとなる。
第１図は本発明の製造方法を説明する工程図、第２図は
第１図の主要工程におけるマザーボードの加工状態を示
す図、第３図は従来の単板コンデンサの製造方法を示す
図、第４図は従来の欠点を説明する図である。 １・・・マザーボード、’ｌａ、’ｌｂ・・・主表面３
ｂ、３ｂ・・・ブレイク用溝、４・・・容量用電極５・
・・充填材 特許出願人 株式会社村田製作所 第２図
第１図の主要工程におけるマザーボードの加工状態を示
す図、第３図は従来の単板コンデンサの製造方法を示す
図、第４図は従来の欠点を説明する図である。 １・・・マザーボード、’ｌａ、’ｌｂ・・・主表面３
ｂ、３ｂ・・・ブレイク用溝、４・・・容量用電極５・
・・充填材 特許出願人 株式会社村田製作所 第２図
Claims (1)
- 【特許請求の範囲】 対向する２つの主表面にチップブレイクするためのブ
レイク用溝を格子状に形成したマザーボードを焼成した
後、前記両主表面に容量用電極を塗布焼付けし、その後
チップブレイクする単板コンデンサの製造方法において
、 前記マザーボードの２つの主表面上に刻設されたブレイ
ク用の溝に、容量用電極を塗布する前に該容量用電極の
焼付後には除去され得る充填材を充填することを特徴と
する単板コンデンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19231385A JPS6252917A (ja) | 1985-08-30 | 1985-08-30 | 単板コンデンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19231385A JPS6252917A (ja) | 1985-08-30 | 1985-08-30 | 単板コンデンサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6252917A true JPS6252917A (ja) | 1987-03-07 |
| JPH0362293B2 JPH0362293B2 (ja) | 1991-09-25 |
Family
ID=16289199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19231385A Granted JPS6252917A (ja) | 1985-08-30 | 1985-08-30 | 単板コンデンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6252917A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02207501A (ja) * | 1989-02-07 | 1990-08-17 | Rohm Co Ltd | 電子部品における電極膜の形成方法 |
| WO2008018227A1 (fr) * | 2006-08-07 | 2008-02-14 | Murata Manufacturing Co., Ltd. | Procédé de production d'un substrat céramique multicouche |
| JP2009267320A (ja) * | 2008-03-31 | 2009-11-12 | Tdk Corp | 積層セラミック電子部品の製造方法 |
| JP2010238989A (ja) * | 2009-03-31 | 2010-10-21 | Tdk Corp | 積層セラミック電子部品の製造方法 |
| JP4803185B2 (ja) * | 2006-05-29 | 2011-10-26 | 株式会社村田製作所 | セラミック多層基板の製造方法及びセラミック多層基板の集合基板 |
-
1985
- 1985-08-30 JP JP19231385A patent/JPS6252917A/ja active Granted
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02207501A (ja) * | 1989-02-07 | 1990-08-17 | Rohm Co Ltd | 電子部品における電極膜の形成方法 |
| JP4803185B2 (ja) * | 2006-05-29 | 2011-10-26 | 株式会社村田製作所 | セラミック多層基板の製造方法及びセラミック多層基板の集合基板 |
| WO2008018227A1 (fr) * | 2006-08-07 | 2008-02-14 | Murata Manufacturing Co., Ltd. | Procédé de production d'un substrat céramique multicouche |
| JPWO2008018227A1 (ja) * | 2006-08-07 | 2009-12-24 | 株式会社村田製作所 | セラミック多層基板の製造方法 |
| US7833370B2 (en) | 2006-08-07 | 2010-11-16 | Murata Manufacturing Co., Ltd. | Method for manufacturing a ceramic multi-layered substrate |
| JP5090185B2 (ja) * | 2006-08-07 | 2012-12-05 | 株式会社村田製作所 | セラミック多層基板の製造方法 |
| JP2009267320A (ja) * | 2008-03-31 | 2009-11-12 | Tdk Corp | 積層セラミック電子部品の製造方法 |
| JP2010238989A (ja) * | 2009-03-31 | 2010-10-21 | Tdk Corp | 積層セラミック電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0362293B2 (ja) | 1991-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920009176B1 (ko) | 다층 캐패시터 제조방법 | |
| US2939059A (en) | Capacitor of high permittivity ceramic | |
| JPS6252917A (ja) | 単板コンデンサの製造方法 | |
| JPH10130051A (ja) | 誘電性ペースト、セラミック多層回路の高誘電率領域の製造のための該ペーストの使用及び該ペーストの製造方法 | |
| US4353153A (en) | Method of making capacitor with CO-fired end terminations | |
| GB2115223A (en) | Multilayer ceramic dielectric capacitors | |
| US3456313A (en) | Process for manufacturing a multilayer ceramic capacitor | |
| JPH0336786B2 (ja) | ||
| US3581167A (en) | Reinforced ceramic capacitor and method of making the same | |
| JP3762798B2 (ja) | セラミック多重層の製造法 | |
| JPS6129133B2 (ja) | ||
| JPH0266916A (ja) | 積層型セラミックコンデンサの製造方法 | |
| CN104835644A (zh) | 脱模薄膜以及使用了其的层叠陶瓷电子部件的制造方法 | |
| JPH03147843A (ja) | 静電チャックの製造方法 | |
| JPS6237525B2 (ja) | ||
| JPH0750220A (ja) | セラミック電子部品 | |
| JPH0992567A (ja) | 積層セラミックスコンデンサの製造方法 | |
| JPS6231108A (ja) | セラミツクコンデンサ | |
| JPS58217471A (ja) | セラミツク電子部品の焼結方法 | |
| JP3241121B2 (ja) | 積層電子部品用内部電極インキおよび積層電子部品の製造方法 | |
| JPS60243483A (ja) | 焼成用台板 | |
| JPH0669067A (ja) | セラミックコンデンサの製造方法 | |
| JPS609336B2 (ja) | 厚膜磁器コンデンサの製造法 | |
| JPS61245512A (ja) | 高電圧用コンデンサ | |
| JPS60106116A (ja) | 積層型電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |