KR920009176B1 - 다층 캐패시터 제조방법 - Google Patents

다층 캐패시터 제조방법 Download PDF

Info

Publication number
KR920009176B1
KR920009176B1 KR1019840006154A KR840006154A KR920009176B1 KR 920009176 B1 KR920009176 B1 KR 920009176B1 KR 1019840006154 A KR1019840006154 A KR 1019840006154A KR 840006154 A KR840006154 A KR 840006154A KR 920009176 B1 KR920009176 B1 KR 920009176B1
Authority
KR
South Korea
Prior art keywords
sintering
temperature
pressure
compression
capacitor
Prior art date
Application number
KR1019840006154A
Other languages
English (en)
Other versions
KR850003049A (ko
Inventor
레인데르트 데 비르드 빌렘
데 비트 기즈스베르투스
코르넬루스 스물데르스 헨리쿠스
Original Assignee
엔.브이.필립스 글로아이람펜파브 리켄
아이. 엠. 레르너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.브이.필립스 글로아이람펜파브 리켄, 아이. 엠. 레르너 filed Critical 엔.브이.필립스 글로아이람펜파브 리켄
Publication of KR850003049A publication Critical patent/KR850003049A/ko
Application granted granted Critical
Publication of KR920009176B1 publication Critical patent/KR920009176B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

내용 없음.

Description

다층 캐패시터 제조방법
제1도는 압축소결시스템의 개략도.
제2도는 압력 소결공정이 거쳐질 패킷 도시도.
제3도는 다층 세라믹 캐패시터의 부분 절단된 정면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 수압기 2 : 실린더
3 : 압력계 4, 6 : 다이
5 : 패킷 7 : 관로
8 : 가열코일 9, 10 : 전극
본 발명은 산화 세라믹 유전체 물질과 전극물질로 된 교번층으로 구성되어, 높아진 온도에서 압력인가의 결과로서 통합체로 형성되는 다층 캐패시터를 제조하는 방법에 관한 것이다.
전극물질과 세라믹 유전체 물질로 된 교번층의 구조를 갖는 상술한 형의 다층 캐패시터(소위, 모놀리식 세라믹 캐패시터)는 지금까지 다음과 같은 산업적 규모로 일반적으로 제조되어져 왔다.
접착제와 혼합된 잘게 연마한 산화 세라믹 유전체 분말의 주형 덩어리는 박편을 형성하도록 건조되어 실크 스크리닝으로 박편상에 제공된 금속 페이스트에 의해 전극을 갖추고 있는 박층내에 용착된다. 상기 박편은 적층 압착되어, 개별 캐패시터 본체로 절단된다. 세라믹 유전체 물질의 구성 성분 여하에 따라 상기 캐패시터 본체는 1200 내지 1400℃사이의 온도에서 소결된다. 소결하는 동안 세라믹 유전체 분말은 세라믹층의 초기밀도보다도 높은 밀도를 갖는 조밀한 다결정질 구조를 형성하도록 수축한다. 동시에 금속분말 입자는 유전체 층과 밀착되어 있는 어셈블리를 형성하는 금속 전극층을 형성하도록 소결된다. 그러나, 최대 치수는 상기 방식으로 제조된 모놀리식 세라믹 캐패시터의 캐패시턴스에 따라 부과된다. 캐패시터가 단위 체적당 고 캐패시턴스 값을 갖게 제조되어질때, 유전체층은 충분히 얇게 만들어 질 수 없고(특히, 약 25㎛보다 얇게 만들어지지 않음) 종래의 소결기법으로는 충분히 조밀하게 할 수 없다는 것을 알 수 있다.
전극물질과 유전체 물질간의 소결반응에서의 차이점 때문에 문제점을 일으킨다. 이는 서로 국부적으로 떨어지고(박리), 다공성이고 균열형태의 층으로 된다.
대안 방법으로서, 고른 고온 압축공정에 의해서 캐패시터 본체(소위, 미가공 제품)의 밀도를 증가시키는 것이 제안되어져 왔다. 고른 고온 압축 공정에서, 압력을 전달하는 매체는 가스나, 또는 고온압축될 제품이 꽂아 넣게 되는 세라믹 분말중 어느 하나로 할 수 있다. 전자의 방법(카.하, 헤드르틀씨에 의한 1975년 2월불. 아메르. 세르암. 소크(Bull. Amer. Ceram. Soc) 54의 201내지 207쪽에서 "주형함이 없이 고른 고온 압축하는 가스"을 참조바람)은 고온 압축될 제품이 기밀 엔벨로프(gas tight envelope)(캐닝(canning))내에서 넣어져야만 되거나, 또는 압축없이 먼저 소결 처리가 가해질 필요성이 있는 결과로서, 이미 밀폐된 기공을 가지고 있어야만 되는 단점을 지니고 있다. 이는 비경제적이라는 사실말고도, 통상의 소결처리에 연관된 몇가지 단점을 초래케한다. 제2방법(게. 하, 로드리퀘즈씨에 의한 1971년 워싱턴시에서 개최된 제21차 전기 성분 회의 회보의 324-327쪽의 "고온 압축된 모놀리식 캐패시터"를 참조)은 캐패시터 본체가 끼워지고 압력을 전달하는 세라믹 분말이 그 자체의 밀도가 증가하는 점에서 충분히 균일하게 되지 않는다는 단점을 가지고 있다. 그 결과 캐패시터의 불량품율을 높은(약 50%)것이다. 더욱이, 소결처리 종료후에 분리 캐패시터 본체는 분말의 분리되어지는 비경제적인 면이 있다.
본 발명의 목적은 상기에서 언급한 단점을 극복하여 증가된 캐패시턴스 값과 고품질을 갖는 다층 캐패시터로 된 다층 캐패시터를 제조하는 경제적인 방법을 제공하는데 있다. 본 발명에 따라서, 다음의 단계, 즉, -유기접착제와 산화 세라믹 분말의 혼합물로 이루어진 유전체 박편을 형성하는 단계와, - 전극을 형성하도록 전기적 전도성 물질의 패턴을 포함하는 층과 교번적으로 상기 박편을 적층하는 단계와, - 산화 세라믹분말의 기압소결온도 이하(대기한 중에서 측정된 바와같은 소결온도 이하 즉, 1기압에서의 소결온도이하)의 이미 결정된 온도로 스택(stack)을 가열하고, 동시에 유니트를 형성하기 위하여 적층하는 방향으로 단축 압력을 인가함으로써 스택을 압축 소결하는 단계와, -압력을 풀어주고 냉가하는 단계와, 상기 유니트를 분리 캐패시터 본체로 절단하는 단계로 특징된 다층 캐패시터를 제조하는 방법이 제공된다.
본 발명에 따른 방법의 주요 양태는 특히 0.2 내지 5Kbar의 고압력 스택에 인가될 수 있다는 것이다. 이에 의해, 한편으로는 가스 압축 방법의 단점(기밀 엔빌로프 필요성)이 회피하는 반면, 다른 한편으로는 개별 캐패시터 본체가 완전히 분말내에 꽃아넣어지는 경우에서 보다도 상술한 방법으로 보다 고르게 압축된 캐패시터 본체가 적충된 박편으로부터 얻어질 수 있다는 것이 의외를 발견되었다.
본 발명에 따른 방법에서, 스택은 되도록 0.5 내지 5Kbar의 압력하 50내지 100℃사이의 온도로 소결하기전에 압축(박층으로)된다. 상기 장점은 박편스택이 결함 패커(상호 결합 패커) 또는 웨이퍼로서 압축장치의 다이(die) 사이에 놓여질 수 있다는 것이다.
상기 박층 공정후, 유기 접착제는 분리 단계동안 불에 쬐어질 수 있다. 그러나, 본 발명에 따른 방법의 양호한 실시예에서는 유기접착제가 이미 결정된(압축소결) 온도로 가열하는 동안, 박편으로부터 불에 쬐어지는 것을 특징으로 하고 있다.
단축 압축 소결 공정후에, 그 결과로된 콤팩트(compact) 유니트는 개개의 캐패시터 칩으로 절단된다. 상술한(가상) 고른 고온 압축 공정에서, 웨이퍼의 이용은 불가능한데 이것은 분말내에 웨이퍼를 꽂아넣은 것이 고른 압축 분배를 보장할 수 없기 때문이다. 고르지 않은 압축분배의 결과로서, 분말속에 꽂아넣어진 웨이퍼의 고른 고온 압축동안 웨이퍼에는 균열 구조가 생겨난다.
상술되지 않는 본 발명에 따른 방법의 주요 양태는 비교적 큰 힘이 가해진 단축 압축 때문에 소결 공정동안 층 사이에서 공동이 형성될 수가 없다는 것이다. 이 결과로서, 박리(어떤 지역에서 세라믹 층이 전극층을 통하여 그 다음 세라믹층과 접착되지 않는 현상)가 방지된다. 박리는 품질의 손상을 가져오며, 신뢰할 수 없다는 다층 캐패시터를 만들게 된다.
이와 연관되어 압력과 온도를 동시에 인가하여 만든 다층 캐패시터의 제조는 본질적으로 영국 특허 제1,272,490호에서 공지되어 있다. 그러나, 이 특허에서의 방법은 유리 프리트(glass frit)로 만들어지고 유기체 접착제의 20%를 함유하고 있는 유전체 박편이 스택부터 시작한다. 금속막은 상기 박편상에 제공된다. 가열처리(약 725℃까지) 동안, 접착제는 열이 가해지고 유리 프리트는 연하게 된다. 서로에 관하여 위치된 박편을 유지시키기 위하여 다이에 의해 스택상에 저압(수십 bar)이 가해진다. 연해진 점성의 유연 유리 프리트는 상기 저압력으로 금속막과 융합되어, 온도를 상승시킨 후 유리덩어리는 결정화된다. 유리 세라믹 유전체층은 약 1250의 (비교적 낮은)비유전율을 가져 형성된다. 이 경우에, 하나의 (모놀리식)유니트를 형성하기 위해 세라믹층과 금속층의 스택에 대하여 비교적 고압으로 압축-소결하는 것에는 관련시키지 않는다.
이하 본 발명은 첨부된 도면을 참조하여 더욱 상세히 설명될 것이다.
제1도에서 도시된 바와같은 압축 소결 시스템은 본 발명에 따른 방법을 실행하는데 사용될 수 있다. 원칙적으로 이것으로 수냉식 헤드를 갖춘 실린더(2)를 갖는 수압기(1)로 구성한 압력 시스템이다.
본 발명에 적용되는 압력의 범위는 200bar 내지 5Kbar이다. 압력은 압력계(3)로 판독될 수 있다. 압력은 내화성(즉, 고온에서 견딜 수 있는 능력) 물질 예를들어, Al2O3또는 SiC로 이루어진(n)(상부) 다이(4)를 통하여 전달된다.
압축된 패킷(5)(제2도를 참조)은 내화성 물질로 이루어진 하부 다이(6)상에 놓여진다. 패킷에 압력을 가하는 다이 표면은 가능한 한 정확하게 평행으로 위치되는 것이 안전하게 된다. 다이(4, 6)는 가열코일(8)을 갖는 관로(Kube furnace)(7)내에 수용된다. 관로의 내부관은 세라믹 물질로 만들어진다. 수압 시스템(1,2)은 압력 조성 제어력을 제공하고, 반면에 밀폐된 엔빌로프는 서로 다른 가스 상태하에서 가동력을 제공한다. 유전체 세라믹 박편의 제조시에, 압축 소결후에 입자의 크기가 1㎛보다 작은 덩어리 크기를 갖도록 약간 도핑된 바륨 티탄산염이 사용된다.
Nb2O5의 중량 1.2%와 C03O4의 중량 0.3%로 이루어진(약간 도핑된) 바륨 티탄산염 분말에 의해서, 3000의 비유전율 Er은 성취될 수 있고 캐패시터는 -55℃ 내지 125℃의 온도 범위에서 15%보다 작으너 캐패시턴스
Figure kpo00001
의 온도계수를 갖는 캐패시터가 얻어질 수 있다. 여기서, Cr는 특정온도 T에서의 캐패시턴스의 온도계수를 뜻하고, C25는 25℃에서의 캐패시턴스의 온도계수를 뜻한다. 이것에 의해 소위 X7R규정(필립스 데이타 핸드북 제68 및 69페이지 참조)을 만족시킨다. 분말은 유기접착제 (예를들어, 폴리비닐알콜)와 혼합한다. 수십 미크론 두께 특히, 20 내지 50㎛인 시트는 그와같이 얻게된 주형 덩어리에서 뽑아낸다. 건조후에, 박현은 적당한 크기로 절단된다. 접착제에 금속분말을 포함하는 전극물질이 패턴은 실크스크리닝법에 의해 박편상에 제공된다. 제2도에 도시된 바와같이, 각각의 시트는 적층되어 패커(5)를 형성하는데 각각의 최종 패캐시터 본체에서 전극패턴(9,10)은 2개의 인접한 전극패턴이 서로 부분적으로 겹쳐질때마다 한 측면과 대향 측면에 대해 교번적으로 계속한다. 층의 양호한 접착을 얻기 위해서, 패커(5)는 비교적 저온(예를들어, 70 내지 80℃)에서 비교적 고압력(예를들어 3Kbar)을 패커에 가함으로써 먼저 박충된다. 접착제는 열에 쬠으로서 박편에서 제거된다. 세라믹 다층 캐패시터를 제조하는 종래의 소결 과정에서 접착제를 열에 쬐는 것은 패킷이 개개의 캐패시터 본체로 절단되어진 후 따로 실행된다.
본 발명에 따른 방법으로, 접착제를 열에 쬐는 것은 피크(peak) 온도로까지 완성 패킷의 가열동안, 압축 소결장치내에 유리하게 일어날 수 있다. 압축 소결 공정을 받게 되는 패킷(5)은 다이와 패킷의 상부 및 하부 측면 사이에 제각기 반(anti) 부착층을 갖는 압축 시스템의 다이(4, 6) 사이에서 놓여지고, 반 부착층으로 인하여 패킷이 소결 공정동안 다이표면에 부착되는 것이 방지된다. 예를들어, ZrO2분말과 보보니트라이드(bovonitride)는 이러한 목적에 특히 유용하다.
압축 소결 온도내에 놓여진 패킷(5)을 가진 로(7)의 가열은 예를들어 90분 동안 일어난다. 산화 세라믹 유전체물질의 성분여하에 따라서, 압축 소결 온도는 약 900 내지 1200℃ 사이이다. 이것은 압축 소결온도가 통상의 소결 온도보다도 약 200℃ 정도 낮은 것을 의미한다. 압축 소결온도가 도달되었을 때, 단축 압축이 가해진다. 본 실험에서, 압축 소결온도는 압축이 약 500bar 이었을 때, 약 1080℃였다. 조절 온도와 압축여하에 따라, 약 120분간의 소결시간이 필요하다. 어셈블리는 이때 실온으로 냉각된다.
압력소결 및 실온으로서의 냉각후에 얻어진 통합체는 개개의 세라믹 캐패시터 칩을 얻기 위하여 조각조각 잘라낸다. 각각 칩 5A(제3도를 참조)중에서, 각각의 전극(10.9)이 종단되는 측면(11,12)은 헤드 접점을 형성하기 위하여 경화된다. 그 결과로된 캐패시터는 다음과 같은 특성을 갖고 있다.
Figure kpo00002
규격 1210 및 1812은 다층 캐패시터의 표준화 규격에 속하며, 이들은 국제 전기공학 위원회(IEC)에 의해 추천되었다.
여기서 N : 유전체층의 수
n : 샘플수
d : 유전체 두께
c : 캐패시턴스
Tanδ : 손실율(탄젠트 손실각)
Riso : 절연저항
Vo : 파괴전압
단축 압축 소결된 샘플은 고르게 고온 압축된 샘플보다 고 캐패시턴스 값을 갖는 다는 것을 주지해야 한다. 이러한 차이는 주로 기하학적 요인에 기인하는 것으로 생각된다. 고른 고온 압축은 모든 측면적으로 일어난다. 이는 전극 표면과 전극간의 상호 간격 모두다 보다 작게 되어진다는 것을 의미한다. 단축 압축 소결 공정에서, 표면축소는 세라믹 물질이 인가된 압축 방향으로만 소결하기 때문에 전혀 일어나지 않는다.
상기의 결과로, 소결 축소는 단지 전극공간의 감소상태로 나타낸다. 따라서, 동일한 2개의 미가공 제품중 하나가 단축으로 압축 소결되고 다른 하나가 고르게 고온 압축된다면, 전자의 것은 후자의 것보다 약 두배정도인 캐패시턴스를 가질 수 있다.
만일, 17㎛의 두께를 갖는 유전체층이 상기 실시예에서와 같이 사용되지 않고 보다 작은 두께를 갖는다면 1㎌ 영역까지의 캐패시턴스 값을 갖는 다층 세라믹 캐패시터는 본 발명에 따른 방법에 의해 1812 규격내로 실현될 수 있다. 사실상, 본 발명에 따른 방법에 의해 다수의 이들층의 스택 구조가 콤팩트 유니트를 형성할 수가 있다.
만일, 바륨 티탄산염이 세라믹 유전체 물질로서 사용되고, 이 물질이 산화 대기중에서 소결되어져야 한다면, 본 발명에 따른 방법에 의해 Ag-Pd가 Pd가 전극물질로서 사용될 수 있다. 이것은 가격에서 경제적인 잇점이 있다는 것을 의미한다.
요약하면, 본 발명에 따른 방법은 거의 기공이 없는 최대 20㎛의 두께의 유전체층(밀도는 이론적인 밀도의 99% 이상임)을 갖는 다층 세라믹 캐패시터로 된다고 말할 수 있다. 지금까지 상기는 다른 방법으로는 실현될 수 없었던 것이다.

Claims (4)

  1. 산화 세라믹 유전체 물질과 전극물질로된 고번층으로 구성되어, 높아진 온도에서 압력인가의 결과로서 통합체로 형성되는 다층 캐패시터(5A)를 제조하는 방법에 있어서, 유기 접착제와 산화 세라믹 분말의 혼합물로 이루어진 유전체 박편을 형성하는 단계와 전극(9,10)을 형성하도록 전기적 전도성 물질의 패턴을 포함하는 층과 교번적으로 상기 박편을 적층하는 단계와, 산화 세라믹 분말의 기압 소결 온도 이하의 이미 결정된 온도로 스택(5)를 가열함과 동시에 통합체를 형성하기 위하여 적층하는 방향으로 단축 압력을 가함으로써 스택을 압축-소결하는 단계와, 압력을 풀어주고 냉각하는 단계와 유니트를 개개의 캐패시터 본체(5A)로 절단하는 단계를 특징으로 하는 다층 캐패시터 제조방법.
  2. 제1항에 있어서, 소결하기전에 상기 스택은 0.5 내지 5Kbar의 압력하에 50 내지 100℃의 온도로 박층으로 되는 것을 특징으로 하는 다층 캐패시터 제조방법.
  3. 제1항 또는 또 제2항에 있어서, 상기 소결온도는 900℃ 내지 1200℃인 것을 특징으로 하는 다층 캐패시터 제조방법.
  4. 제3항에 있어서, 상기 소결온도 여하에 따라서, 단축압력은 200bar 내지 5Kbar인 것을 특징으로 하는 다층 캐패시터 제조방법.
KR1019840006154A 1983-10-07 1984-10-05 다층 캐패시터 제조방법 KR920009176B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8303447A NL8303447A (nl) 1983-10-07 1983-10-07 Werkwijze voor het maken van meerlaags condensatoren.
NL8303447 1983-10-07

Publications (2)

Publication Number Publication Date
KR850003049A KR850003049A (ko) 1985-05-28
KR920009176B1 true KR920009176B1 (ko) 1992-10-14

Family

ID=19842518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840006154A KR920009176B1 (ko) 1983-10-07 1984-10-05 다층 캐패시터 제조방법

Country Status (6)

Country Link
US (1) US4612689A (ko)
EP (1) EP0137566B1 (ko)
JP (1) JPH0658860B2 (ko)
KR (1) KR920009176B1 (ko)
DE (1) DE3469097D1 (ko)
NL (1) NL8303447A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8401320A (nl) * 1984-04-25 1985-11-18 Philips Nv Werkwijze en inrichting voor het vervaardigen van meerlagige keramische condensatoren.
US4778950A (en) * 1985-07-22 1988-10-18 Digital Equipment Corporation Anisotropic elastomeric interconnecting system
US4754546A (en) * 1985-07-22 1988-07-05 Digital Equipment Corporation Electrical connector for surface mounting and method of making thereof
NL8600462A (nl) * 1986-02-25 1987-09-16 Philips Nv Inrichting voor het samenpersen van een stapel boven elkaar liggende foelies.
US4753694A (en) * 1986-05-02 1988-06-28 International Business Machines Corporation Process for forming multilayered ceramic substrate having solid metal conductors
DE3630064A1 (de) * 1986-09-04 1988-03-10 Philips Patentverwaltung Verfahren zur herstellung eines dielektrikums mit perowskitstruktur
US4870538A (en) * 1988-09-26 1989-09-26 Enercap Corporation High energy density capacitor and method of fabrication
US5194196A (en) * 1989-10-06 1993-03-16 International Business Machines Corporation Hermetic package for an electronic device and method of manufacturing same
US5973588A (en) 1990-06-26 1999-10-26 Ecco Limited Multilayer varistor with pin receiving apertures
GB2242068C (en) * 1990-03-16 1996-01-24 Ecco Ltd Varistor manufacturing method and apparatus
US6183685B1 (en) 1990-06-26 2001-02-06 Littlefuse Inc. Varistor manufacturing method
DE4020467A1 (de) * 1990-06-27 1992-01-09 Siemens Ag Elektrischer vielschichtkondensator mit von einer angelegten spannung abhaengigen steuerbaren kapazitaet mit zwei kondensatorenelektroden und einer steuerelektrode
CN1099717C (zh) * 1994-12-19 2003-01-22 皇家菲利浦电子有限公司 带状线滤波器,具有带状线滤波器的接收机及调谐带状线滤波器的方法
EP0843903A1 (en) * 1996-06-07 1998-05-27 Koninklijke Philips Electronics N.V. Receiver with stripline filter and stripline filter
WO1997048146A1 (en) * 1996-06-12 1997-12-18 Philips Electronics N.V. Ceramic stripline filter
US6048432A (en) * 1998-02-09 2000-04-11 Applied Metallurgy Corporation Method for producing complex-shaped objects from laminae
US6363606B1 (en) * 1998-10-16 2002-04-02 Agere Systems Guardian Corp. Process for forming integrated structures using three dimensional printing techniques
US6570753B2 (en) 2001-05-25 2003-05-27 University Of Houston Capacitor and method of storing energy
CN100361894C (zh) * 2002-04-22 2008-01-16 可乐丽化学株式会社 活性炭的制造方法、极化电极和电双层电容器
KR100446180B1 (ko) * 2002-06-08 2004-09-01 학교법인 한양학원 티탄산바륨계 적층 세라믹 콘덴서의 내부응력 제어방법
JP7477080B2 (ja) * 2019-06-07 2024-05-01 太陽誘電株式会社 セラミック電子部品の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB940563A (en) * 1961-07-19 1963-10-30 Johnson Matthey Co Ltd Improvements in or relating to electrical capacitors
US3456313A (en) * 1966-01-06 1969-07-22 Aerovox Corp Process for manufacturing a multilayer ceramic capacitor
US3604082A (en) * 1968-10-30 1971-09-14 Corning Glass Works Method of making a capacitor
US3635759A (en) * 1969-04-04 1972-01-18 Gulton Ind Inc Method of eliminating voids in ceramic bodies
DE1961382A1 (de) * 1969-12-06 1971-06-16 Dornier System Gmbh Generator zur Erzeugung elektrischer Energie unter Ausnutzung der durch den Seegang verursachten Beschleunigungskraefte
US4008514A (en) * 1973-05-11 1977-02-22 Elderbaum Gilbert J Method of making ceramic capacitor
US4353957A (en) * 1973-09-24 1982-10-12 Tam Ceramics Inc. Ceramic matrices for electronic devices and process for forming same
JPS5724526A (en) * 1980-07-22 1982-02-09 Tdk Electronics Co Ltd Method of producing laminated porcelain condenser

Also Published As

Publication number Publication date
JPH0658860B2 (ja) 1994-08-03
JPS6097612A (ja) 1985-05-31
KR850003049A (ko) 1985-05-28
EP0137566A2 (en) 1985-04-17
EP0137566A3 (en) 1985-05-22
NL8303447A (nl) 1985-05-01
EP0137566B1 (en) 1988-01-27
DE3469097D1 (en) 1988-03-03
US4612689A (en) 1986-09-23

Similar Documents

Publication Publication Date Title
KR920009176B1 (ko) 다층 캐패시터 제조방법
EP0312817B1 (en) Multi-layered ceramic capacitor
US4835656A (en) Multi-layered ceramic capacitor
US4574329A (en) Multilayer ceramic capacitor
JPH02283664A (ja) チタン酸マグネシウムセラミック及びそれを用いた二重誘電性基板
WO1991009814A1 (fr) Composition a base de ceramique et composant electronique fabrique a partir d'une telle composition
JPH07122455A (ja) セラミック積層電子部品の製造方法
JPH10172855A (ja) 積層チップ部品とそれに用いる導電ペースト
US4870538A (en) High energy density capacitor and method of fabrication
JP3363236B2 (ja) 積層セラミックコンデンサの製造方法
JP3042464B2 (ja) セラミック電子部品の製造方法
JP2004179349A (ja) 積層型電子部品およびその製法
JP2003133164A (ja) 積層セラミックコンデンサとその製造方法
JPH0997733A (ja) 積層セラミック部品の製造方法
JP4144274B2 (ja) 積層セラミック電子部品の製造方法
JPH10106881A (ja) 積層セラミックコンデンサ
JPS6129526B2 (ko)
JPS6129529B2 (ko)
JPS6258646B2 (ko)
JP4617691B2 (ja) 積層セラミック電子部品の製造方法
JPS63188926A (ja) 積層磁器コンデンサの製造方法
CA1215440A (en) Multilayer ceramic capacitor
JP3094769B2 (ja) 積層セラミックコンデンサの製造方法
JPH084056B2 (ja) 積層セラミツク電子部品の製造方法
JPH0521268A (ja) 積層セラミツクコンデンサの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19981002

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee