JP2007194495A - チップ部品の製造方法 - Google Patents

チップ部品の製造方法 Download PDF

Info

Publication number
JP2007194495A
JP2007194495A JP2006012892A JP2006012892A JP2007194495A JP 2007194495 A JP2007194495 A JP 2007194495A JP 2006012892 A JP2006012892 A JP 2006012892A JP 2006012892 A JP2006012892 A JP 2006012892A JP 2007194495 A JP2007194495 A JP 2007194495A
Authority
JP
Japan
Prior art keywords
connector
chip
lead frame
jig
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006012892A
Other languages
English (en)
Other versions
JP4574560B2 (ja
Inventor
Yasutaka Nagaoka
保貴 長岡
Hisafumi Maruo
尚史 丸尾
Takahiro Miyagawa
貴宏 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP2006012892A priority Critical patent/JP4574560B2/ja
Publication of JP2007194495A publication Critical patent/JP2007194495A/ja
Application granted granted Critical
Publication of JP4574560B2 publication Critical patent/JP4574560B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 チップ部材のはんだ接続に鉛フリーはんだを使用し、高い環境性能を確保しつつ、チップ部材の接続信頼性を向上させる。
【解決手段】 チップ部品の製造方法は、リードフレーム１０及び接続子１１を位置決めする位置決め工程（図１）と、リードフレーム１０及び接続子１１上にはんだペーストを印刷するはんだペースト印刷工程と、リードフレーム１０上にダイオードチップを搭載するチップ搭載工程と、リードフレーム１０及び接続子１１間にダイオードチップを挟み込むチップ挟み込み工程と、はんだ焼成する焼成工程とを備えており、ダイオードチップを、はんだペーストを印刷されたリードフレーム１０及び接続子１１間の所定の位置に挟み込んだ状態で、１回の焼成によりはんだ付けする。
【選択図】 図１

Description

本発明は、リードフレーム上にチップ部材及び接続子を設けられてなるダイオードコネクタ等のチップ部品の製造方法に関し、詳しくはチップ部材のはんだ接続に鉛フリーはんだを使用し、高い環境性能とチップ部材の接続信頼性とを両立させるためのチップ部品の製造方法に関する。
従来からダイオードチップ等のチップ部材の接続構造は知られている（例えば、特許文献１及び特許文献２参照）。図５は、特許文献１で開示されているダイオードチップの接続構造を示す分解斜視図である。
図５に示されるように、ダイオード内蔵コネクタ１００は、端子金具１０１，１０２間に接続用導体片１０４を介してダイオードチップ１０３を接続してなる。ダイオード内蔵コネクタ１００において、接続用導体片１０４は、ダイオードチップ１０３を半田付けされる接合部１０４ａに複数の貫通孔１０５を穿設されており、各貫通孔１０５はそれぞれ、ダイオードチップ１０３及び接続用導体片１０４の半田付けに伴う余剰の半田を吸収し、半田のはみ出しを防止している。
図６は、特許文献２で開示されているダイオードの半田付け構造を示す分解斜視図であり、図７（ａ）及び（ｂ）はそれぞれ、図６のダイオードの半田付け構造の金属板の半田付け面に形成される細溝の形状例を示す平面図である。
図６及び図７に示されるように、ダイオードの半田付け構造において、金属板１１０には、ダイオードチップ１１１を半田付けされる半田付け面１１０ａが設けられており、半田付け面１１０ａには、多数の細溝１１２が、格子状（図７（ａ））又は放射状（図７（ｂ））に形成されている。細溝１１２は、半田付け面１１０ａの余剰半田を毛細管現象により吸収する。
上述したようなダイオードチップの接続構造又はダイオードの半田付け構造では、図８に示すように、予備はんだ１２０ｂ（高温はんだ）が施された（焼成１回目）ダイオードチップ１２０が、はんだペースト１２１を印刷されたリードフレーム１２２上に搭載され、はんだ焼成（焼成２回目）される。その後、ダイオードチップ１２０は、上面にフラックス１２３を印刷され、フラックス１２３上に接続子１２４を搭載された状態で、更にはんだ焼成（３回目）される。
特開平９―１０６８６０号公報（第２頁、第１図） 特開平９―２７６７５号公報（第２〜３頁、第１図）
上述した従来のダイオードチップ１２０の接続構造では、はんだ焼成が、予備はんだの焼成を含めて３回行われるが、鉛リッチのはんだを使用して、ダイオードチップ１２０をはんだ接続する限り、ダイオードチップ１２０におけるシリコン層１２０ｃの上下面に施されたＮｉメッキ層１２０ａ（図９参照）の浸食は少なく、性能劣化が生じない。
しかし、高い環境性能を備えた鉛フリーはんだを使用して、ダイオードチップ１２０をはんだ接続する場合には、鉛フリーはんだによるダイオードチップ１２０のＮｉメッキ層１２０ａの浸食が進んで性能劣化を生じてしまい、ダイオードチップ１２０の接続信頼性を低下させるという問題があった。
また、鉛フリーはんだの融点は低いため、従来の構成（接続子１２４の大きさ）では、過電流印加でのダイオードの自己発熱により鉛フリーはんだが溶融してしまう。したがって、例えば図１０に示すように、大型化した接続子１２５により熱容量を増大させる必要がある。しかし、接続子１２５の大型化により、接続子１２５組付の際の傾きやズレを生じてしまい、生産性低下を招くとともに、接続子１２５の傾きやズレにより、接続不良やはんだが押し出されるため、はんだ垂れ等が起こり、性能低下、製造不具合を生じるという問題があった。
更に、ダイオードチップ１２０は、はんだペースト１２１ａを印刷されたリードフレーム１２２上に搭載され、はんだ焼成（焼成２回目）されるが、はんだペースト１２１ｂにおいて焼成されたはんだは、表面張力により丸みを帯びた形状となって接続子１２４，１２５を搭載した際の安定感に欠ける。このため、焼成されたはんだ１２０ｂ，１２１ｂの上面に印刷されるフラックス１２３の粘度では、フラックス１２３上に搭載される接続子１２４（図８）又は接続子１２５（図１０）を位置決めすることが困難であった。
本発明は、はんだ焼成回数を１回とすることができ、これにより鉛フリーはんだを使用して高い環境性能を確保しつつ、チップ部品の接続信頼性を確保することができるとともに、製造工程短縮及び生産性向上によるコスト低減を図ることができるチップ部品の製造方法を提供することを目的としている。
１）本発明のチップ部品の製造方法は、リードフレーム上にチップ部材及び接続子を設けられてなるチップ部品の製造方法であって、前記リードフレーム及び前記接続子上に、はんだペースト印刷を施すはんだペースト印刷工程と、前記チップ部材を前記リードフレーム及び前記接続子間の所定の位置にはんだペーストを介して挟み込むチップ挟み込み工程と、前記チップ部材を挟み込んだ状態の前記リードフレーム及び前記接続子を焼成し、前記チップ部材をはんだ付けする焼成工程と、を備えることを特徴とする。
前記チップ部品の製造方法では、チップ部材は、はんだペーストを印刷されたリードフレーム及び接続子間の所定の位置に挟み込まれた状態で、１回の焼成によりはんだ付けされる。したがって、鉛フリーはんだを使用する鉛フリー製品として、高い環境性能を確保することができるものでありながら、チップ部材をはんだ接続する際、鉛フリーはんだによるチップ部材のＮｉメッキ層の浸食等が抑制され、性能劣化が防止される。また、柔らかく、粘性のあるはんだペーストを介してリードフレーム、チップ、接続子が重ねられた状態で焼成されるので、接続子のズレ、傾きが防止できる。これにより、チップ部材の接続信頼性を確保することができるとともに、製造工程の大幅な短縮によるコスト低減を図ることができる。
２）本発明のチップ部品の製造方法は、前記１）に記載のチップ部品の製造方法において、前記はんだペースト印刷工程であって、前記リードフレームをリードフレーム用治具にセットするとともに、前記接続子を接続子用治具に裏返し状態でセットしてはんだペースト印刷を施すことを特徴とする。
前記チップ部品の製造方法では、セットされたリードフレームと接続子とに同時に位置ずれなくはんだペースト印刷ができる。
３）本発明のチップ部品の製造方法は、前記２）に記載のチップ部品の製造方法において、前記チップ挟み込み工程であって、前記リードフレーム上に印刷されたはんだペースト上に、チップ部材を搭載し、前記接続子用治具を前記リードフレーム用治具上に被せるように反転させて、または前記リードフレーム用治具を前記接続子用治具上に被せるように反転させて、前記チップ部材を前記リードフレーム及び前記接続子間の所定の位置に挟み込むことを特徴とする。
前記チップ部品の製造方法では、複数の接続子を一括してリードフレーム上の所定位置に重ねることができ、リードフレームと接続子を正確に位置決めできる。
４）本発明のチップ部品の製造方法は、前記３）に記載のチップ部品の製造方法において、接続子がセットされた接続子用治具を、リードフレームがセットされたリードフレーム用治具に被せるように反転させる際、またはリードフレーム用治具を、接続子用治具に被せるように反転させる際、接続子用治具に設けられたエア吸引孔を介して、吸引エアを接続子に作用させることを特徴とする。
前記チップ部品の製造方法では、反転中の接続子用治具からの接続子の脱落を確実に防止することができるチップ部品の製造方法が得られる。
５）本発明のチップ部品の製造方法は、前記１）に記載のチップ部品の製造方法において、前記チップ挟み込み工程であって、前記接続子上に印刷されたはんだペースト上に、チップ部材を搭載し、前記リードフレームを前記接続子上に被せるように反転させて、前記チップ部材を前記リードフレーム及び前記接続子間の所定の位置に挟み込むことを特徴とする。
前記チップ部品の製造方法では、リードフレームを一括して複数の接続子上の所定位置に重ねることができ、接続子とリードフレームを正確に位置決めできるとともに、リードフレームを反転させることにより接続子のエア吸引等が不要となるチップ部品の製造方法が得られる。
本発明のチップ部品の製造方法によれば、はんだ焼成回数を１回とすることができ、これにより鉛フリーはんだを使用して高い環境性能を確保しつつ、鉛フリーはんだによるチップ部材のＮｉメッキ層の浸食等を抑制することができ、チップ部材の接続信頼性を確保することができるとともに、製造工程短縮及び生産性向上によるコスト低減を図ることができる。
以下、図示実施形態により、本発明を説明する。
図１〜図４はそれぞれ、本発明の一実施形態であるチップ部品の製造方法を示す斜視図であり、図１は、リードフレーム及び接続子をリードフレーム用治具及び接続子用治具にセットする前の状態を、図２は、図１に示す状態から、リードフレーム及び接続子をリードフレーム用治具及び接続子用治具にそれぞれセットした状態を、図３は、図２に示す状態から、接続子用治具をリードフレーム用治具に対して反転させた状態を、図４は、図３に示す状態から、リードフレーム用治具及び接続子用治具を位置決め用治具にセットした状態をそれぞれ示す。
図１〜図４を参照すると、ダイオードコネクタ等のチップ部品の製造方法は、リードフレーム１０及び接続子１１を位置決めする位置決め工程（図１）と、リードフレーム１０及び接続子１１上にはんだペースト（図示しない）を印刷するはんだペースト印刷工程（図２）と、リードフレーム１０上にチップ部材であるダイオードチップ（図示しない）を搭載するチップ搭載工程（図２）と、リードフレーム１０及び接続子１１間にダイオードチップを挟み込むチップ挟み込み工程（図３、図４）と、はんだ焼成する焼成工程とを備える。これらの各工程により、ダイオードチップを、はんだペーストを印刷されたリードフレーム１０及び接続子１１間の所定の位置に挟み込んだ状態で、１回の焼成によりはんだ付けする。
すなわち、図１を参照すると、位置決め工程では、リードフレーム１０をリードフレーム用治具Ｌ上にセットするとともに、接続子１１を接続子用治具Ｂ上に裏返し状態（天地逆の状態、図１及び図２に示す状態）でセットし、更にリードフレーム用治具Ｌ及び接続子用治具Ｂを、第１の位置決め用治具Ｍ１上に並列にセットして位置決めする。この際、第１の位置決め用治具Ｍ１上により、図２中に符号１２で示す３箇所がマスキングされる。
図２を参照すると、はんだペースト印刷工程では、位置決め工程で位置決めされたリードフレーム１０及び接続子１１上に、はんだペースト印刷を同時に施す。
チップ搭載工程では、はんだペースト印刷工程でリードフレーム１０上に印刷されたはんだペースト上に、予備はんだ無しのダイオードチップを搭載し、リードフレーム１０上のはんだペーストを、ダイオードチップ下面の接続はんだとする。ダイオードチップの表面には、Ｎｉメッキ層上に酸化防止のためのＡｕメッキ層が施されており、予備はんだは施されない。
図３及び図４を参照すると、チップ挟み込み工程では、接続子１１（図２）がセットされた接続子用治具Ｂを、リードフレーム１０がセットされたリードフレーム用治具Ｌに被せるように反転させて（図３に示す状態）、接続子１１の天地を正常に戻すとともに、リードフレーム用治具Ｌ及び接続子用治具Ｂを上下に重ねた状態で、第２の位置決め用治具Ｍ２にセットする（図４に示す状態）。これにより、接続子用治具Ｂをリードフレーム用治具Ｌに対して位置決めし、ダイオードチップをリードフレーム１０及び接続子１１間の所定の位置に挟み込んだ状態とする。
この際、接続子１１上に印刷されたはんだペーストは、ダイオードチップ上面の接続はんだとされる。はんだペーストは、焼成前で柔らかく、潰れを生じ易く、多少の粘着力もあるため、接続子１１を安定して組み付けられる。また、接続子用治具Ｂを反転させて接続子１１の天地を正常に戻す際には、接続子用治具Ｂに設けられたエア吸引孔１３を介して、吸引エアが接続子１１に作用される。これにより、反転中の接続子用治具Ｂからの接続子１１の脱落が防止される。
図示しない焼成工程では、ダイオードチップを挟み込んだ状態のリードフレーム１０及び接続子１１から、接続子用治具Ｂ、リードフレーム用治具Ｌ、及び第２の位置決め用治具Ｍ２をそれぞれ取り外す。その後、ダイオードチップを挟み込んだ状態のリードフレーム１０及び接続子１１を、焼成炉で焼成する。これにより、１回の焼成でダイオードチップのはんだ付けが可能となる。そして、最後にリードフレーム１０の連結部分をカットすることでチップ部品の製造が完了する。
以上のように上記実施形態によれば、チップ部材であるダイオードチップは、はんだペーストを印刷されたリードフレーム１０及び接続子１１間の所定の位置に挟み込まれた状態で、１回の焼成によりはんだ付けされる。
したがって、鉛フリーはんだを使用する鉛フリー製品として、高い環境性能を確保することができるものでありながら、鉛フリーはんだを使用してダイオードチップをはんだ接続する際、鉛フリーはんだによるダイオードチップのＮｉメッキ層の浸食を抑制することができる。これにより、性能劣化を防止することができ、ダイオードチップの接続信頼性を確保することができる。また、製造工程を大幅に短縮させることができ、コスト低減を図ることができる。
加えて、ダイオードチップをリードフレーム１０及び接続子１１間にはんだペーストで挟み込む構造により、組付に伴う接続子１１のズレや傾きを抑制することができ、接続子１１の姿勢を安定させることができるとともに、はんだ垂れ等の発生を抑制させることができる。これにより、良好な生産性を確保することができる。
なお、本発明のチップ部品の製造方法は、上記実施形態に限定されるものではなく、リードフレーム用治具Ｌを接続子用治具Ｂ上に被せるように反転させて、チップ部材をリードフレーム１０及び接続子１１間の所定の位置に挟み込むようにしても良い。この方法でも複数の接続子１１を一括してリードフレーム１０上の所定位置に重ねることができ、リードフレーム１０と接続子１１を正確に位置決めできる。
また、接続子１１上に印刷されたはんだペースト上に、チップ部材を搭載し、リードフレーム１０を接続子１１上に被せるように反転させて、チップ部材をリードフレーム１０及び接続子１１間の所定の位置に挟み込むようにしても良い。この方法によれば、リードフレーム１０を一括して複数の接続子１１上の所定位置に重ねることができ、接続子１１とリードフレーム１０を正確に位置決めできるとともに、リードフレーム１０を反転させることにより接続子１１のエア吸引等が不要となる。
本発明により得られるチップ部品の製造方法は、鉛フリーはんだを使用する高い環境性能と、ダイオードチップの接続信頼性の確保の両立を要求される場合に好適に用いられる。
本発明の一実施形態であるチップ部品の製造方法を示す斜視図であり、リードフレーム及び接続子をリードフレーム用治具及び接続子用治具にセットする前の状態を示す。 本発明の一実施形態であるチップ部品の製造方法を示す斜視図であり、リードフレーム及び接続子をリードフレーム用治具及び接続子用治具にそれぞれセットした状態を示す。 本発明の一実施形態であるチップ部品の製造方法を示す斜視図であり、接続子用治具をリードフレーム用治具に対して反転させた状態を示す。 本発明の一実施形態であるチップ部品の製造方法を示す斜視図であり、リードフレーム用治具及び接続子用治具を第２の位置決め用治具にセットした状態を示す。 特許文献１で開示されているダイオードチップの接続構造を示す分解斜視図である。 特許文献２で開示されているダイオードの半田付け構造を示す分解斜視図である。 図６のダイオードの半田付け構造の金属板の半田付け面に形成される細溝の形状例を示す平面図である。 従来のダイオードチップの接続構造を示す分解斜視図である。 図８のダイオードチップの接続構造のダイオードチップの構成を示す断面図である。 従来のダイオードチップの接続構造の接続子を大きくした例を示す分解斜視図である。
符号の説明
１０ リードフレーム
１１ 接続子
１３ エア吸引孔
Ｌ リードフレーム用治具
Ｂ 接続子用治具
Ｍ１ 第１の位置決め用治具
Ｍ２ 第２の位置決め用治具

Claims (5)

  1. リードフレーム上にチップ部材及び接続子を設けられてなるチップ部品の製造方法であって、
    前記リードフレーム及び前記接続子上に、はんだペースト印刷を施すはんだペースト印刷工程と、
    前記チップ部材を前記リードフレーム及び前記接続子間の所定の位置にはんだペーストを介して挟み込むチップ挟み込み工程と、
    前記チップ部材を挟み込んだ状態の前記リードフレーム及び前記接続子を焼成し、前記チップ部材をはんだ付けする焼成工程と、を備えることを特徴とするチップ部品の製造方法。
  2. 前記はんだペースト印刷工程において、前記リードフレームをリードフレーム用治具にセットするとともに、前記接続子を接続子用治具に裏返し状態でセットしてはんだペースト印刷を施すことを特徴とする請求項１記載のチップ部品の製造方法。
  3. 前記チップ挟み込み工程において、前記リードフレーム上に印刷されたはんだペースト上に、チップ部材を搭載し、前記接続子用治具を前記リードフレーム用治具上に被せるように反転させて、または前記リードフレーム用治具を前記接続子用治具上に被せるように反転させて、前記チップ部材を前記リードフレーム及び前記接続子間の所定の位置に挟み込むことを特徴とする請求項２記載のチップ部品の製造方法。
  4. 前記接続子がセットされた前記接続子用治具を、前記リードフレームがセットされた前記リードフレーム用治具に被せるように反転させる際、または前記リードフレーム用治具を、前記接続子用治具に被せるように反転させる際、前記接続子用治具に設けられたエア吸引孔を介して、吸引エアを前記接続子に作用させることを特徴とする請求項３記載のチップ部品の製造方法。
  5. 前記チップ挟み込み工程において、前記接続子上に印刷されたはんだペースト上に、チップ部材を搭載し、前記リードフレームを前記接続子上に被せるように反転させて、前記チップ部材を前記リードフレーム及び前記接続子間の所定の位置に挟み込むことを特徴とする請求項１記載のチップ部品の製造方法。
JP2006012892A 2006-01-20 2006-01-20 チップ部品の製造方法 Active JP4574560B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006012892A JP4574560B2 (ja) 2006-01-20 2006-01-20 チップ部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006012892A JP4574560B2 (ja) 2006-01-20 2006-01-20 チップ部品の製造方法

Publications (2)

Publication Number Publication Date
JP2007194495A true JP2007194495A (ja) 2007-08-02
JP4574560B2 JP4574560B2 (ja) 2010-11-04

Family

ID=38449931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006012892A Active JP4574560B2 (ja) 2006-01-20 2006-01-20 チップ部品の製造方法

Country Status (1)

Country Link
JP (1) JP4574560B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009187931A (ja) * 2008-01-10 2009-08-20 Yazaki Corp ダイオードコネクタ、その設計装置、及び、その設計方法
CN101969054A (zh) * 2010-08-20 2011-02-09 常州银河电器有限公司 一种半导体芯片及其制备方法
JP2012023135A (ja) * 2010-07-13 2012-02-02 Sanken Electric Co Ltd 半導体モジュール及び半導体モジュールの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6288351A (ja) * 1985-10-14 1987-04-22 Toyota Motor Corp 厚膜ｉｃへの半田付け方法
JPH09219479A (ja) * 1995-12-06 1997-08-19 Fuji Electric Co Ltd 半導体装置およびその製造治具
JPH09321199A (ja) * 1996-05-30 1997-12-12 Rohm Co Ltd 電子部品およびその製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6288351A (ja) * 1985-10-14 1987-04-22 Toyota Motor Corp 厚膜ｉｃへの半田付け方法
JPH09219479A (ja) * 1995-12-06 1997-08-19 Fuji Electric Co Ltd 半導体装置およびその製造治具
JPH09321199A (ja) * 1996-05-30 1997-12-12 Rohm Co Ltd 電子部品およびその製法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009187931A (ja) * 2008-01-10 2009-08-20 Yazaki Corp ダイオードコネクタ、その設計装置、及び、その設計方法
JP2012023135A (ja) * 2010-07-13 2012-02-02 Sanken Electric Co Ltd 半導体モジュール及び半導体モジュールの製造方法
CN101969054A (zh) * 2010-08-20 2011-02-09 常州银河电器有限公司 一种半导体芯片及其制备方法

Also Published As

Publication number Publication date
JP4574560B2 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
JP5011562B2 (ja) 半導体装置およびその製造方法
JP6483440B2 (ja) 半導体装置及びその製造方法
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
JP4853721B2 (ja) 配線板
JP4421528B2 (ja) 半田付け実装構造およびその製造方法、並びにその利用
JP4574560B2 (ja) チップ部品の製造方法
JP4040644B2 (ja) 半田付け実装構造の製造方法および半田付け実装方法
JP2007243118A (ja) 半導体装置
JP2015173005A (ja) 回路基板及び回路基板の製造方法
JP3198331B2 (ja) 金属端子片を有する回路基板の製造方法、この製造方法により得られる回路基板、およびこの回路基板に対する導体片の接続方法
JP6768843B2 (ja) パワー半導体装置の製造方法およびパワー半導体装置
JP2005217055A (ja) 熱電モジュールの製造方法
JP4100685B2 (ja) 半導体装置
JP2000021675A (ja) リードフレームおよびそれを用いた電子部品の製造方法
US11839031B2 (en) Micro solder joint and stencil aperture design
JP2002050843A (ja) プリント基板およびプリント基板の実装方法
JP4225164B2 (ja) 配線基板の製造方法
JP2003031614A (ja) 半導体デバイス、半導体モジュール及びこれらの実装方法
JP2017130561A (ja) 抵抗器
JP2006324505A (ja) リードフレーム及び同リードフレームを用いた回路基板の製造方法
JP2013065758A (ja) 半導体装置及び半導体装置の製造方法
JP2003008191A (ja) 配線基板装置
JPH05206359A (ja) 半導体電子部品及び半導体電子部品の実装方法
JP2005197528A (ja) 端子取り付け用治具およびそれを用いた電子部品素子への端子取り付け方法
JP2506814B2 (ja) 内燃機関用電子点火装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100818

R150 Certificate of patent or registration of utility model

Ref document number: 4574560

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250