JPH0623247U - 表面実装型電子部品 - Google Patents

表面実装型電子部品

Info

Publication number
JPH0623247U
JPH0623247U JP6076592U JP6076592U JPH0623247U JP H0623247 U JPH0623247 U JP H0623247U JP 6076592 U JP6076592 U JP 6076592U JP 6076592 U JP6076592 U JP 6076592U JP H0623247 U JPH0623247 U JP H0623247U
Authority
JP
Japan
Prior art keywords
electronic component
container
surface mount
terminal
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6076592U
Other languages
English (en)
Other versions
JP2568788Y2 (ja
Inventor
章夫 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1992060765U priority Critical patent/JP2568788Y2/ja
Publication of JPH0623247U publication Critical patent/JPH0623247U/ja
Application granted granted Critical
Publication of JP2568788Y2 publication Critical patent/JP2568788Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 洗浄性に優れ、且つ製造が容易な表面実装型
電子部品を提供する。 【構成】 容器1の内部に所定電子部品2、22を収納
し、前記容器1の裏面に端子電極3a〜3dを形成した
表面実装型電子部品において、前記接続電極3a〜3d
は、その表面にボンディングワイヤを用いたスタッド4
・・・・が被着されている。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、容器内部に所定電子部品を収容し、前記容器の裏面に、端子端子を 形成した表面実装型電子部品に関するものであり、特に、洗浄性を向上させた表 面実装型電子部品に関するものである。
【0002】
【従来の技術】
たとえば、OA機器、通信機器などの各種電子機器に使用される圧電部品、ハ イブリッドICなどの電子部品は表面実装可能なように、外装容器の底面に接続 端子を形成したものが多用されている。
【0003】 一般に、表面実装型電子部品の接続端子を形成する方法としては、金属リード 端子を用いる場合、電子部品を収納した容器の底面又は側面から金属リード端子 を延出して、さらに、該金属リード端子を容器の側面又は底面にまで延出した構 造のリードタイプの表面実装電子部品と、金属リード端子を用いずに、例えば容 器の外周面に接続端子を周知の成膜方法で形成し、容器内部の電子部品素体、又 は容器内部の電子回路網と容器の端部又は容器の底面を通して、接続端子と接続 するリードレス型の表面実装電子部品とが大別できる。
【0004】 リードレス型の表面実装電子部品の一例として、水晶発振器があるが、その構 造は、容器を構成するセラミックなどの耐熱性絶縁基板の上面に所定回路網とな る配線パターンを厚膜印刷方法で形成し、また、この配線パターンの一部に水晶 振動子を支持す支持体を接合して、さらにこの支持体上に水晶振動子を配置して いた。さらに、必要に応じて、絶縁基板上の配線パターンには、ICチップ、チ ップコンデンサ、チップ抵抗などの電子部品が搭載されている。このように各種 電子部品が搭載された絶縁基板には、各種電子部品を気密封止するために、容器 を構成するセラミックなどからなる蓋体が被着されている。
【0005】 さらに、配線パターンと外部の回路を接続するために、絶縁基板の裏面には、 複数の接続端子となる端子電極が厚膜印刷方法、メタライズ方法で形成されてい た。この端子電極と配線パターンは、絶縁基板の端面に形成した半円形状の導通 スルーホールや、絶縁基板の厚み方向を貫くビアホール導体によって接続されて いる。
【0006】
【考案が解決しようとする課題】
しかし、上述のリードレス型の表面実装型電子部品の端子電極が、厚膜印刷方 法やメタライズ方法で形成されるため、その膜厚が高々10μm程度であった。
【0007】 即ち、絶縁基板と端子電極とが略同一平面となってしまう。
【0008】 このため、プリント配線基板上の所定電極パッドと端子電極とを接合するよう にして、プリント配線基板に表面実装型電子部品を半田接合を行うと、半田接合 は可能であるものの、その後のフラックスの除去のための洗浄工程において、洗 浄液が充分に表面実装型電子部品の下面にまで回り込まず、洗浄不良が発生して しまう。
【0009】 これを防止するために、端子電極の厚みを増すことが考えられる。その具体的 な手法として、端子電極を形成する際に、複数回の印刷を繰り返して厚みを増す ことが考えられるが、洗浄性を維持するための間隙、例えば40〜50μm程度 を達成しようとすれば、製造工程が複雑となり、コストが上昇してしまう。
【0010】 本考案は、プリント配線基板上に接合した時に、40μm以上の間隙が容易に 得られ洗浄性が向上し、しかも、簡単な製造工程で達成できる表面実装型電子部 品を提供するものである。
【0011】
【課題を解決するための手段】
本考案によれば、外周面に接続端子を有する容器内部に電子部品を、該電子部 品の電極が前記接続端子に電気的に接続されるようにして収容して成る表面実装 型電子部品において、前記接続端子は、その表面にボンディングワイヤを用いた スタッドが被着されていることを特徴とする表面実装型電子部品である。即ち、 端子電極の表面に、ボンディング細線を接合し、さらに切断して成るスタッドを 形成した表面実装型電子部品である。
【0012】
【作用】
本考案によれば、容器の外周面、特に底面に形成した接続端子の表面に、ボン ディング細線で接合を行い、切断して成るスタッドを形成したため、プリント配 線基板に表面実装すると、スタッドの厚みによる間隙が生じる。このため、半田 接合後のフラックスの洗浄工程において、洗浄性を向上させることができる。
【0013】
【実施例】
以下、本考案の表面実装型電子部品を図面に基づいて詳説する。図1は本考案 の表面実装型電子部品の一例である水晶発振器の断面図であり、図2はその裏面 側の平面図である。
【0014】 本考案の表面実装型電子部品である水晶発振器は、セラミックなどから成る容 器1と該容器1内に収納された所定発振回路とを備えている。
【0015】 容器1は、下側から耐熱性絶縁基板であるセラミックのベース基板10と、該 ベース基板10の略外周上に固定されるセラミックから成る蓋体11とから構成 されている。
【0016】 ベース基板10、蓋体部材11はアルミナなどから成り、セラミック粉体又は 生シートの状態でプレス成型し焼成して形成される。またベース基板10、蓋体 11は、接合ガラス12によって接合される。
【0017】 ベース基板10の表面には、AgやAg−Pdを主成分とする導電性ペースト によって印刷・焼きつけされた配線パターン13が形成されている。
【0018】 また、ベース基板10の裏面には、AgやAg−Pdを主成分とする導電性ペ ーストによって印刷・焼きつけされた接続端子となる端子電極3a〜3dが形成 されている。このベース基板10の裏面側の端子電極3a〜3dと、基板10の 表面側の配線パターン13は、絶縁基板の端面に形成した導電体膜を有する凹部 31a〜31dによって接続されている。
【0019】 このベース基板10の表面側の配線パターン13の所定位置には、水晶振動子 支持体2a、2b、ICチップ21、チップコンデンサ22、チップ抵抗23な どが半田接合され、水晶振動子支持体2a、2b上に水晶振動子2が導電性接着 剤を介して導電接合している。
【0020】 本考案の特徴的なことは、図3に示すように、ベース基板10の裏面に形成し た端子電極3a〜3dの表面に、1つ又は複数のスタッド4・・・が形成さられ ている。
【0021】 このスタッド4・・・は、ボンディング細線を端子電極3a〜3d上にワイヤ ボンディング接合して、所定長さで切断することによって形成される。具体的に は、線径100μm程度のAu細線をワイヤボンディングして、さらに、端子電 極3a〜3dの表面に接合したAu細線を200μm程度の長さを残して切断す る。これにより、スタッド4・・・・の厚みとしては最低100μm前後は確保 できる。このように、スタッド4・・・・の形成が従来のワイヤボンディングに より簡単に形成でき、しかも、スタッド4・・・と端子電極3a〜3dとの間で 充分な接合強度が得られる。
【0022】 図2では、1つの端子電極3a〜3dに対して2つのスタッド4・・・が形成 されているが、各スタッド4・・・の高さを均一にしなければ、プリント配線基 板(図示せず)上に水晶発振器が傾斜されて配置されるため、ベース基板10の 上面側から均一に一定圧力でプレスする。これにより、厚み100μm程度の高 さを有する強固なスタッド4・・・を端子電極3a〜3dの表面に形成すること ができる。
【0023】 このようにベース基板10の裏面側の端子電極3a〜3dにスタッド4・・・ を形成した水晶発振器をプリント配線基板に表面実装すれば、プリント配線基板 とベース基板10の間に約100μmの間隙が生じることになり、リフロー半田 接合の後、半田フラックスを除去するための洗浄工程をおこなっても、洗浄液が ベース基板10の下面まで充分に回り込むことになり、また、乾燥工程において もベース基板の下面に洗浄液が残ることがない。
【0024】 尚、上述の実施例では、Auの細線を用いて作成したが、半田濡れ性に優れた 金属であれば、Au以外の金属の細線を用いても構わない。
【0025】 また、表面実装型電子部品として、水晶発振器で説明したが、その他、圧電共 振子やハイブリッドIC、多層配線基板など種々の表面実装型電子部品にも広く 適用できる。
【0026】
【考案の効果】
以上、詳述したように、本考案によれば、絶縁基板の裏面に形成した端子電極 の表面に、ボンディング細線の接合及び切断によるスタッドを形成したため、端 子電極の厚みさらにスタッドの高さが加算された分の間隙が、絶縁基板とプリン ト配線基板との間で維持できるので、洗浄に優れた表面実装型電子部品となる。
【0027】
【図面の簡単な説明】
【図1】本考案の表面実装型電子部品の一例である水晶
発振器の断面図である。
【図2】本考案の水晶発振器の裏面側の平面図である。
【図3】端子電極部分の拡大図である。
【符号の説明】
1・・・・・・・・・・容器 10・・・・・・・・・ベース基板 12・・・・・・・・・蓋体 13・・・・・・・・・ガラス封止部材 2・・・・・・・・・・水晶振動子 2a、2b・・・ 水晶振動子支持体 3a〜3d・・・・・・端子電極 4・・・・・・・・・・スタッド

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 外周面に接続端子を有する容器内部に電
    子部品を、該電子部品の電極が前記接続端子に電気的に
    接続されるようにして収容して成る表面実装型電子部品
    において、 前記接続端子は、その表面にボンディングワイヤを用い
    たスタッドが被着されていることを特徴とする表面実装
    型電子部品。
JP1992060765U 1992-08-28 1992-08-28 表面実装型電子部品 Expired - Lifetime JP2568788Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1992060765U JP2568788Y2 (ja) 1992-08-28 1992-08-28 表面実装型電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1992060765U JP2568788Y2 (ja) 1992-08-28 1992-08-28 表面実装型電子部品

Publications (2)

Publication Number Publication Date
JPH0623247U true JPH0623247U (ja) 1994-03-25
JP2568788Y2 JP2568788Y2 (ja) 1998-04-15

Family

ID=13151704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992060765U Expired - Lifetime JP2568788Y2 (ja) 1992-08-28 1992-08-28 表面実装型電子部品

Country Status (1)

Country Link
JP (1) JP2568788Y2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0237753A (ja) * 1988-07-27 1990-02-07 Nec Corp 混成集積回路装置
JPH02294056A (ja) * 1989-05-08 1990-12-05 Hitachi Ltd 半導体装置
JPH0422130A (ja) * 1990-05-17 1992-01-27 Sharp Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0237753A (ja) * 1988-07-27 1990-02-07 Nec Corp 混成集積回路装置
JPH02294056A (ja) * 1989-05-08 1990-12-05 Hitachi Ltd 半導体装置
JPH0422130A (ja) * 1990-05-17 1992-01-27 Sharp Corp 半導体装置

Also Published As

Publication number Publication date
JP2568788Y2 (ja) 1998-04-15

Similar Documents

Publication Publication Date Title
US5726612A (en) Chip-type electronic component
JP2568788Y2 (ja) 表面実装型電子部品
JP2003007892A (ja) 配線基板
JP3046148B2 (ja) 電子部品収納用パッケージ
JP2003046251A (ja) 電子部品
JP2948998B2 (ja) 電子素子収納用パッケージ
JP4089964B2 (ja) 圧電発振器
JPH0533847B2 (ja)
JP3145471B2 (ja) 表面実装型の圧電発振器
JP2858252B2 (ja) 表面実装用電子部品の電極構造
JP2003198310A (ja) 圧電振動子収納用パッケージ
JP2516606Y2 (ja) 表面実装型電子部品
JPH0458189B2 (ja)
JP2005340444A (ja) 電子部品収納用パッケージ
JP2004140111A (ja) 配線基板
JP3145472B2 (ja) 表面実装型の圧電発振器
JP2003303910A (ja) 配線基板
JPS6240439Y2 (ja)
JP2005039384A (ja) 圧電発振器の製造方法および圧電発振器並びにリードフレーム
JP2004200416A (ja) 配線基板
JPS62241415A (ja) 圧電振動子
JPH0666128U (ja) 表面実装型水晶発振器
JP2005072465A (ja) セラミック容器およびそれを用いたタンタル電解コンデンサ
JP2003037208A (ja) 配線基板
JPH10209797A (ja) 表面実装型水晶振動子