JPH0422130A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0422130A
JPH0422130A JP2128170A JP12817090A JPH0422130A JP H0422130 A JPH0422130 A JP H0422130A JP 2128170 A JP2128170 A JP 2128170A JP 12817090 A JP12817090 A JP 12817090A JP H0422130 A JPH0422130 A JP H0422130A
Authority
JP
Japan
Prior art keywords
bumps
semiconductor device
circuit board
bump
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2128170A
Other languages
English (en)
Inventor
Yoshihisa Totsuta
義久 土津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2128170A priority Critical patent/JPH0422130A/ja
Publication of JPH0422130A publication Critical patent/JPH0422130A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〆、産業上の利用分野） 本発明はバンプ電極を有する半導体装置を回路基板に正
確に接続させる構造に関するものである。
（従来の技術） 半導体装置の電極を回路基板の電極に一括して接続する
ため、半導体装置にＡｕ、Ｃｕ、　　はんだ等によるバ
ンプ電極（以下バンプという）を設け、例えばフヱイス
ダウンにより回路基板に接続することが行われているう 第４図（ａ）　＋　（ｂ）　、（ｃ）　、（ｄ）はこの
はんだによるバンプを形成する各工程の一例を示す略断
面図であるっ第４図（ａ）において、半導体装置１０表
面には回路素子が形成され、Ａｔによって配線され、所
要の個所に？Ｉｊ、数の電極バッド２が設けられている
。
電極バッド２の表面以外は絶縁喚３によって糧わｎてい
る。この表面ｌ′こＣｒ、Ｃｕ占のバリアメタル４をス
パッタリングでより形成するっこの表ｊ（て）ｔトレン
スト５を塗布し、フォトリソグラフィーにより、電極ハ
ツト２の上方のパリアメ４・し４の表面に、フォトレジ
スト除去部５−１を形成する。
次に第４図ｉｂ）に示すように、フォトレジスト除去部
５−　Ｉ　ＶＣパップ６を形成するっこれは、例えば、
バリアメタル４を陰極として、電気ｒ−ｉんだメツキを
行うことにより形成される。
次に第４図ｆｃ）に示すように、７オトレジスト５を溶
剤を用いて除去し、不要のバリアメタル４をエツチング
により除去すると、面状の略々同じ高さのバンプ６が形
成する。
次に、このバンプ６のはんだを・溶融し再度固１らせて
、第４図ｆｄ）に示されるような略々球形のバンプ６が
得られる。
第５図１ａｌ　、　（ｂ）はｆＭＪ述のようをバンプ６
を有する半導体製型１ヶ回路基板７に接続する工程の略
断面図である。
第５図（ａ）に示されるよって、半導体装置Ｉはノくノ
ブ６側を下面てし、ボンディングツールＩ２により真空
吸着さｎ、回路基板７の表面の接続ノくノド１３に位置
合わせされるっ回路基板７の表面に汀、あらかじめワラ
１．クス１４が塗布さ扛ている。
ぞし７て半導体装置Ｉを回路基板７に押さえつけると、
この両者に７ラノクス１４の粘着力により仮止めされる
。
第５１″Ａ（ｂ）はこの仮止めされた状態であって、こ
レヲヘルト炉モジくはペーパーフェイズリフ０−炉ｔた
ｈホットプレート等の適当な加熱手段により加熱すると
、バンプ６のはんだが浴融し、はんだが回路基板７上の
接続パッド！３に濡れひろがった後冷却することにより
、両者は電気的かつ機械的に接続される。その後、適当
ｉ溶剤によりフラックス１４を洗浄除去して、フェイス
ダウン接続が完了する。
（発明か解決しょうとする課題） 前述のよう、を従来の技術〉でおいてに、バンプのはん
だが熔融された状態では、半導体装置ｌは、熔融された
はんだの表面張力て工り支えられた不安定な状態である
ため、第６図に３いて、半導体装置１と回路基板７との
間のギャップｄ（・＝、半導体装ｉｌｌの自重とはんだ
の表面張力との釣り合いＫより決まり、温度プロファイ
ルやフラックスの量などの誤差により、ギャップｄは簡
単に変化してしまい、任意にコントロールすることは難
しい。
また、半導体装置１のバンプの配置が不均一な場合、そ
の他重量の配分が不均一な場合などに、第７図に示され
るよって、ギャップｄが不均一になり、バンプの数が少
ない方が低くなって傾斜する現象があり、信頼性の低下
を招くことがあった。
（課題を解決するための手段） 前述の課題を解決するため、本発明においては、半導体
装置の表面に設けた電極パッドＶＣ複数のバンプを設け
、さらに前記のバンプよりは高さが低くかつ融点の昼い
材料よりなる複数の突起を設けた。
（作　用） ｍ１述の：うｉバンプと突起を備えた半導体装置を、−
１路基板ンで妥絖するとき、バンプつ；熔融し、両者ｉ
ｉｊに〇ギャップは半導体装置の自重により若干侠＜で
るが、高融点の突起〆′！−より支えられるから、両者
１じレヤップは濱て一定ンで保持される。
（了九例ニア 第１図（ａ）（口本発明による半導体装置１の略断面図
である。半導体装置１０表面の周辺の上部には、Ａｕｋ
でよるスタッドバンプ る。その製造方法は、後で第２図（ａ）　、　ｆｂ）　
、　（ｅ）に従って説明される。内側の表面には、電極
パッド２。
２の上ンζはんだによるバンプ６、６が設けられている
。スタッドバンプ８，８の高さは均一でバンプ６、６の
高さより低く、かつｍ１者の融点は後者の１点より高い
。
第１図＋ｂｊは、嘉１図ｆａ）に示される半導体装置１
？、回路基板７に接続した状態の断面図である。
この接続は壕ず、第３図ｆａ）て示すように、ボンディ
ングツール１２により半導体装ｇ１と真空吸着し、回路
基板７上の接続バ２，ド１３とバンプ６、必要てよりス
タフ・ドバンプ８とを位置合わせするっ回路基板７の表
面に汀、あらかじめフラー・クス１４を塗布しておき、
ボンディングツール・１２／でより回路基板７上に押さ
え付けた半導体装置ｌが仮り止めされる。その後回路基
ｆｆ１７’ｅ、ベルト炉あるいにペーパ−７エイズ炉寸
たにホットプレートなどの加熱手段により加熱し、パッ
プ６のはんだを溶融させ、回路基板７上の接続パッド１
３への接続を完了する。この工程は、第５図ｆａ）　、
　（ｂ）の従来例と同様である。その結果は、第１図ｔ
ｂ’＋に示されるように、バンプ６、６が押しつぶされ
初期の高きより低くなるが、両側のスタッドバンプ８，
８は熔融しないから、半導体装置１と回路基板７とのギ
ャップは、スタッドバンプ８，８の高さで保持される。
以上のようなギャップを規定するための突起となるスタ
ッドバンプ８．８は、以下のようシでしてｇ造される。
その個数は、少々くとも３個以上あることが望ましい。
この実施例では、材料としてＡｕを用いた場合について
説明するが、通常使用さｎる電極パッド２の材料、例え
ばＡｔにワイヤボンディング可能な金属であればよく、
ＡｔやＣｕを使用することもできる。バンプ６の材料よ
りも融点が高いことが必要である。
第２図ｆａ）　Ｋ示されるよって、通常のネイルヘッド
ボンディングと同様に、キャピラリ９の孔に通したＡｕ
ワイヤ１０の先端に電気放電などによってＡｕボール１
１を形成する。
次に第２図（ｂ”ｌに示されるように、とのＡｕポル１
１を、チャピラリ９全圧下して半導体装置Ｉの例えばｋ
ｔのパッド２０に、超音波併用の熱圧Ｎにより固定させ
る。
その後、キャピラリ９を移動させ、ＡｕワイヤｌＯを切
断すると、パッド２０の上にスタッドバンプ８が形成さ
れる。
Ａｕボール＋１の大きさは、Ａｕワイヤ１０の太さによ
りコントロールすることができ、従って、スタッドバン
プ８の大きさも、Ａｕワイヤ１０の太さ又はボール形成
条件をコントロールすることにより、任意に選択できる
。−例として、バンプ６の高さより、スタンドバンプ８
の高さは、十数μｍ低くされる。バンプ６及びスタッド
バンプ８の形成は、ウェーハの段階で形成され、形成後
タイタングにより個別の半導体装置に分割さｎる。
（発明の効果〕 以上のように本発明によれば、フェイスダウン接続時の
半導体装置と回路基板とのキャップを、バンプより融点
の高い突起により機械的にコントロールでさると共に、
半導体装置の回路基板に対する傾斜を防止することがで
きるので、信頼性の高い接続を行うことができる。
【図面の簡単な説明】
％１図（ａｌは本発明の一実施例の略断面図、第１図ｔ
ｂ）は第１図（ａ）の装置を回路基板に接続した略断面
図、第２図（ａ）〜（ｃ）はスタッドバンプの製造工程
の略断面図、第３図ｆａ）　、　（ｂ）は接続の工程の
略断面図、第４図（ａｔ〜（ｄ）はバンプの製造工程の
略断面図、第５図（ａｔ　、　（ｂ）は従来の接続の工
程の略断面図、第６図及び第７図に従来の接続状、轢の
略断面図である。 ！・半導体装置、　　２・・・電極パッド、　　６・・
バンプ、　　７・・・回路基板、　　８・・スタッドバ
ンプ、・接続パッド

Claims (1)

    【特許請求の範囲】
  1. １　複数の電極パッドの表面に設けた複数のバンプと、
    前記のバンプよりは高さが低くかつ融点の高い材料より
    なる複数の突起を設けたことを特徴とする半導体装置
JP2128170A 1990-05-17 1990-05-17 半導体装置 Pending JPH0422130A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2128170A JPH0422130A (ja) 1990-05-17 1990-05-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2128170A JPH0422130A (ja) 1990-05-17 1990-05-17 半導体装置

Publications (1)

Publication Number Publication Date
JPH0422130A true JPH0422130A (ja) 1992-01-27

Family

ID=14978137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2128170A Pending JPH0422130A (ja) 1990-05-17 1990-05-17 半導体装置

Country Status (1)

Country Link
JP (1) JPH0422130A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0532297A1 (en) * 1991-09-10 1993-03-17 Fujitsu Limited Process for flip-chip connection of a semiconductor chip
JPH0623247U (ja) * 1992-08-28 1994-03-25 京セラ株式会社 表面実装型電子部品
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0532297A1 (en) * 1991-09-10 1993-03-17 Fujitsu Limited Process for flip-chip connection of a semiconductor chip
US5284796A (en) * 1991-09-10 1994-02-08 Fujitsu Limited Process for flip chip connecting a semiconductor chip
JPH0623247U (ja) * 1992-08-28 1994-03-25 京セラ株式会社 表面実装型電子部品
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate

Similar Documents

Publication Publication Date Title
US6991965B2 (en) Production method for manufacturing a plurality of chip-size packages
JPH0855938A (ja) 半導体装置及びその製造方法
JP3367826B2 (ja) 半導体メモリ装置及びその製造方法
JP2889399B2 (ja) テープ自動化ボンディング法
JPH0422130A (ja) 半導体装置
JP2836027B2 (ja) 半田バンプの形成方法
JPH07193162A (ja) ボールグリッドアレイ半導体装置及びその実装基板
JPH118270A (ja) 半導体チップの搭載方法、チップオンチップ構造体の製造方法及びチップオンボード構造体の製造方法
JPH09246319A (ja) フリップチップ実装方法
JPH0799202A (ja) ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法
JPH11112133A (ja) はんだバンプの平坦化方法
JP3644189B2 (ja) バンプ構造及びその製造方法
JPH09213702A (ja) 半導体装置及び半導体装置の実装方法
JPS63168028A (ja) 微細接続構造
JP2821777B2 (ja) フリップチップ用ｉｃ及びその製造方法
JPH09246273A (ja) バンプ構造
JPH08236575A (ja) 半導体装置及びその製造方法
JPH09167771A (ja) バンプ構造
JP2000252314A (ja) 半導体パッケージとその製造方法
JP3389712B2 (ja) Ｉｃチップのバンプ形成方法
JPH11186454A (ja) Ｂｇａ型集積回路部品、その製造方法およびその実装方法
JP2000208544A (ja) ベアｉｃチップおよび半導体装置
JPH04130633A (ja) 半導体装置とその製造方法およびそれに用いるキャピラリ
JPH1117103A (ja) バンプを備える基材同士の接合方法
JPH06244244A (ja) 半導体装置実装用基板