TWI738725B - 半導體封裝及其製造方法 - Google Patents

半導體封裝及其製造方法 Download PDF

Info

Publication number
TWI738725B
TWI738725B TW106105840A TW106105840A TWI738725B TW I738725 B TWI738725 B TW I738725B TW 106105840 A TW106105840 A TW 106105840A TW 106105840 A TW106105840 A TW 106105840A TW I738725 B TWI738725 B TW I738725B
Authority
TW
Taiwan
Prior art keywords
solder
substrate
solder ball
polymer layer
interconnection
Prior art date
Application number
TW106105840A
Other languages
English (en)
Other versions
TW201742170A (zh
Inventor
金泳龍
朴鎭右
任忠彬
閔胤智
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201742170A publication Critical patent/TW201742170A/zh
Application granted granted Critical
Publication of TWI738725B publication Critical patent/TWI738725B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本發明提供一種半導體封裝及其製造方法。所述半導體封裝包括：基板；半導體晶片，位於所述基板上；互連基板，在所述基板上與所述半導體晶片間隔開，且所述互連基板中包含導電構件；焊料球，位於所述互連基板上並電性連接至所述導電構件；聚合物層，位於所述互連基板及所述半導體晶片上，且所述聚合物層包括開口，所述焊料球經由所述開口暴露出；以及聚合物粒子，位於所述焊料球中並包含與所述聚合物層相同的材料。

Description

半導體封裝及其製造方法 [相關申請案的交叉參考]
本專利申請案主張於2016年3月2日在美國專利及商標局提出申請的美國臨時專利申請案第62/302,494號的權利，且亦主張於2016年6月13日在韓國智慧財產局提出申請的韓國專利申請案10-2016-0073308的優先權，所述兩個申請案的全部內容併入本案供參考。
本發明所揭露概念是有關於一種半導體封裝及其製造方法，且更具體而言，是有關於一種半導體封裝的焊料球及其製造方法。
提供半導體封裝是為了將積體電路晶片實作成適合用於電子器具中。通常，在半導體封裝中，將半導體晶片安裝於印刷電路板(printed circuit board，PCB)上，且使用結合線或結合凸塊將所述半導體晶片電性連接至所述印刷電路板。隨著電子行業的發展，電子產品已越來越多地要求具有高效能、高速度、及緊湊的大小。為應對此種趨勢，已開發出眾多堆疊方法，例如將多 個半導體晶片堆疊於單一基板上或將封裝堆疊於另一封裝上。
本發明概念的實施例提供一種可靠性增加的半導體封裝及其製造方法。
本發明概念的實施例提供一種製造半導體封裝的簡化方法。
根據示例性實施例，本發明所揭露概念是有關於一種製造半導體封裝的方法，所述方法包括：在載體基板上提供互連基板；在所述互連基板上形成第一焊料球；在所述載體基板上提供半導體晶片，所述半導體晶片與所述互連基板間隔開；在所述互連基板及所述半導體晶片上形成聚合物層，所述聚合物層覆蓋所述第一焊料球；以及在所述聚合物層中形成開口，以暴露出所述第一焊料球。
根據示例性實施例，本發明是有關於一種半導體封裝，所述半導體封裝包括：基板；半導體晶片，安置於所述基板上；互連基板，在所述基板上與所述半導體晶片間隔開，所述互連基板中包含導電構件；焊料球，安置於所述互連基板上並電性連接至所述導電構件；聚合物層，安置於所述互連基板及所述半導體晶片上，所述聚合物層包括開口，所述焊料球經由所述開口暴露出；以及聚合物粒子，形成於所述焊料球中並包含與所述聚合物層相同的材料，其中所述聚合物粒子中的至少某些形成於所述焊料球的頂半部中。
根據示例性實施例，本發明是有關於一種製造半導體封裝的方法，所述方法包括：在載體基板上提供互連基板；在所述互連基板上形成焊料墊；在所述焊料墊上形成第一焊料凸塊；在所述載體基板上提供半導體晶片，所述半導體晶片與所述互連基板間隔開；在所述互連基板及所述半導體晶片上形成聚合物層，所述聚合物層覆蓋所述第一焊料凸塊；以及在所述聚合物層中形成開口，以暴露出所述第一焊料凸塊的一部分，其中所述第一焊料凸塊安置於所述焊料墊上並接觸所述焊料墊。
1:第一半導體封裝
2、3:半導體封裝
10、11、12:第一封裝
20、21:第二封裝
100:載體基板
110:載體膠層
150:遮罩圖案
151:遮罩開口
200、201:互連基板
200a:頂表面
200b:底表面
210:基礎層
220:導電構件
221:第一墊
222:線圖案
223:介層窗
240:第二墊
290:孔
300、300':焊料墊
400:第一半導體晶片/半導體晶片
410、813:晶片墊
500:第一聚合物層/聚合物層
501:殘留物
502、502':聚合物粒子
510:第二聚合物層
550、550':開口
600:第一基板
610:絕緣圖案
621:重佈線構件/導電圖案
622:重佈線構件/導電介層窗
630:保護層
631:下部開口
650:外部端子
700:氧化物層
800:第二基板
803:墊
810:第二半導體晶片
811:結合線
812:凸塊
814:穿孔
815:第三半導體晶片
820:模製層
900:互連介層窗
910:互連圖案
D1:第一方向
D2:第二方向
D3:第三方向
I-I'、III-III'、IV-IV':線
II:部分
SB:互連焊料
SB1:第一焊料球/焊料球
SB2:第二焊料球
圖1A是說明根據示例性實施例的封裝的平面圖。
圖1B至圖1F、圖1I、圖1K、及圖1M對應於沿圖1A所示線I-I'截取的剖視圖，且是用於闡釋根據示例性實施例的一種製造半導體封裝的方法的剖視圖。
圖1G及圖1H是與圖1F所示部分II的放大剖視圖對應的剖視圖，圖中說明根據示例性實施例的開口的形成程序。圖1J是與圖1I所示部分II的放大剖視圖對應的剖視圖，圖中說明根據示例性實施例的開口的形成程序。
圖1L是與圖1K所示部分II的放大剖視圖對應的剖視圖，圖中說明根據示例性實施例的開口的形成程序。
圖1N是與圖1M所示部分II的放大圖對應的剖視圖，圖中說明根據示例性實施例的開口的形成程序。
圖2A是說明根據示例性實施例的第一封裝的平面圖。
圖2B至圖2H是用於闡釋根據示例性實施例的一種製造半導體封裝的方法的剖視圖。
圖3A是說明根據示例性實施例的封裝的平面圖。
圖3B是沿圖3A所示線IV-IV'截取的剖視圖。
圖3C是說明根據示例性實施例的半導體封裝的剖視圖。
本文所述裝置的各種墊可為連接至所述裝置的內部配線的導電端子，且可在所述裝置的內部配線及/或內部電路與外部源之間傳送訊號及/或電源電壓。舉例而言，半導體晶片的晶片墊可電性連接至半導體晶片的積體電路及與半導體晶片連接的裝置，且在所述積體電路與所述裝置之間傳送電源電壓及/或訊號。所述各種墊可設置於所述裝置的外表面上或外表面附近，且通常可具有平坦的表面區域(通常大於與所述各種墊連接的內部配線的對應的表面區域)，以促進與另一端子(例如焊料凸塊或焊料球)及/或外部配線的連接。
本文所用的被闡述為「電性連接」的各個物品被配置成使得電訊號可自一個物品傳遞至其他物品。因此，在實體上連接至被動電絕緣組件(例如，印刷電路板的預浸體層、連接兩個裝置的電絕緣黏合劑、電絕緣底部填充物層或電絕緣模具層等)的被動導電組件(例如，線材、墊、內部電線等)不會電性連接至 所述組件。此外，「直接電性連接」至彼此的各個物品藉由一或多個被動元件(例如(舉例而言)線材、墊、內部電線、穿孔等)而電性連接。如此一來，直接電性連接的組件不包括藉由主動元件(例如電晶體或二極體)而電性連接的組件。直接電性連接的元件可在實體上連接且直接電性連接。
以下，將根據示例性實施例來闡述製造半導體封裝的方法。
圖1A是說明根據示例性實施例的第一封裝10的平面圖。圖1B至圖1F、圖1I、圖1K、及圖1M是用於闡釋根據示例性實施例的一種製造半導體封裝的方法的剖視圖。圖1B至圖1F、圖1I、圖1K、及圖1M對應於沿圖1A所示線I-I'截取的剖視圖。圖1G及圖1H是圖1F所示部分II的放大剖視圖。圖1J、圖1L、及圖1N分別是圖1I、圖1K、及圖1M所示部分II的放大剖視圖。
參考圖1A及圖1B，在載體基板100上可提供互連基板200。可提供載體膠層110以將互連基板200黏附至載體基板100上。舉例而言，可使用印刷電路板(PCB)作為互連基板200，所述印刷電路板可藉由載體膠層110而貼合至載體基板100。互連基板200可包括基礎層210及位於基礎層210中的導電構件220。基礎層210可包含非導電材料(例如，非電性導電材料)。舉例而言，基礎層210可包含含碳材料(例如，石墨、石墨烯等)、陶瓷、或聚合物(例如，耐綸、聚碳酸酯、高密度聚乙烯(high-density polyethylene，HDPE)等)。導電構件220各自可包括第一墊221、 線圖案222、及介層窗223。第一墊221可安置於互連基板200的位於載體膠層110上方的底表面200b上。介層窗223可穿透基礎層210。線圖案222可夾置於各基礎層210之間且連接至介層窗223。導電構件220可包含銅、鎳、鋁、金、銀、不鏽鋼、或其合金。導電構件220可具有約1100℃的熔點。在某些實施例中，導電構件220可具有高於約450℃的熔點。
在互連基板200的頂表面200a上可提供焊料墊300，且可將焊料墊300電性連接至介層窗223中的一者。焊料墊300可包含銅、鎳、鋁、金、銀、不鏽鋼、或其合金。焊料墊300可具有高熔點。舉例而言，焊料墊300可具有約1100℃的熔點。在某些實施例中，焊料墊300可具有高於約450℃的熔點。
在互連基板200的頂表面200a上可形成遮罩圖案150。遮罩圖案150可包括遮罩開口151，焊料墊300經由遮罩開口151暴露出。
在焊料墊300上可形成焊料凸塊，所述焊料凸塊可為例如焊料球(例如第一焊料球SB1)，且因此第一焊料球SB1可電性連接至導電構件220。舉例而言，在遮罩開口151中在焊料墊300上可提供焊膏(圖中未示出)。可對所述焊膏進行回焊，以使得在遮罩開口151中在焊料墊300上可形成第一焊料球SB1。可在較導電構件220的熔點及焊料墊300的熔點低的溫度下形成第一焊料球SB1。舉例而言，可在低於450℃的溫度下形成第一焊料球SB1。在某些實施例中，可在自約170℃至約230℃的溫度下形成 第一焊料球SB1。焊料墊300因此可在第一焊料球SB1的形成期間處於固體狀態而不被熔化。第一焊料球SB1可具有低於約450℃的熔點。在某些實施例中，第一焊料球SB1可具有自約170℃至約230℃的熔點。第一焊料球SB1可包含例如錫(Sn)、鉛(Pb)、銦(In)、或其合金。在對焊膏進行回焊之後，可將第一焊料球SB1置於室溫(例如，約15℃至約25℃)下，且第一焊料球SB1可處於固體狀態。可移除遮罩圖案150。
參考圖1A及圖1C，在互連基板200中可形成孔290。舉例而言，可部分地移除互連基板200以形成孔290。當在平面圖中觀察時，孔290可形成於互連基板200的中心部分上。
參考圖1A及圖1D，在載體基板100上可提供第一半導體晶片400及第一聚合物層500。第一半導體晶片400可設置於互連基板200的孔290中，且當在平面圖中觀察時，可沿其周邊被互連基板200環繞。在某些實施例中，在半導體晶片400與進行環繞的互連基板200之間可存在間隙。第一半導體晶片400可包括位於其底表面上的一或多個晶片墊410。
在互連基板200及第一半導體晶片400上可形成第一聚合物層500。第一聚合物層500可覆蓋第一焊料球SB1。第一聚合物層500可設置於互連基板200與第一半導體晶片400之間的間隙中。第一聚合物層500可包含絕緣聚合物，例如(舉例而言)環氧系聚合物。第一聚合物層500可用作模製層。舉例而言，可使用聚合物片材來形成第一聚合物層500，但實施例並非僅限於 此。之後，可移除載體基板100及載體膠層110以暴露出第一半導體晶片400的底表面及互連基板200的底表面以及設置於互連基板200與第一半導體晶片400之間間隙中的第一聚合物層500的底表面。
參考圖1A及圖1E，在第一半導體晶片400的底表面及互連基板200的底表面200b上可形成絕緣圖案610以及重佈線構件621及重佈線構件622，藉此形成第一基板600。第一基板600可為重佈線基板。重佈線構件621及重佈線構件622可包括安置於各絕緣圖案610之間的導電圖案621以及穿透絕緣圖案610的導電介層窗622。重佈線構件621及重佈線構件622可包含例如銅或鋁等金屬，且可具有約1100℃的熔點。在某些實施例中，重佈線構件621及重佈線構件622可具有高於約450℃的熔點。重佈線構件621及重佈線構件622可與第一半導體晶片400的晶片墊410及互連基板200的第一墊221接觸。在第一基板600的底表面上可形成保護層630。保護層630可包含絕緣材料。舉例而言，保護層630可包含與第一聚合物層500相同的材料。作為另外一種選擇，保護層630可被省略。在某些實施例中，由於使用重佈線基板作為第一基板600，因此第一基板600可具有小的厚度。
參考圖1A及圖1F，在第一聚合物層500中可形成開口550，且因此可經由開口550暴露出第一焊料球SB1。在某些實施例中，可經由形成於第一聚合物層500中的開口550暴露出第一焊料球SB1的一部分。舉例而言，可執行鑽孔製程以移除第一聚 合物層500，以使得可形成開口550。在某些實施例中，可利用雷射鑽孔來執行所述鑽孔製程。以下，可參考圖1G及圖1H來進一步詳細地論述開口550的形成。應注意，儘管如圖1F所示在此實例中僅論述一個開口550，但可形成多個開口。
圖1G及圖1H是與圖1F所示部分II的放大剖視圖對應的剖視圖，圖中說明根據示例性實施例的開口550的形成程序。
參考圖1G，開口550可將第一焊料球SB1暴露至空氣，且因此在第一焊料球SB1上可形成氧化物層700。在形成氧化物層700之後，可形成圖1D所示第一聚合物層500，抑或在形成氧化物層700之前可形成圖1F所示開口550。儘管未繪示，但在某些實施例中，氧化物層700可更夾置於第一焊料球SB1與第一聚合物層500之間。氧化物層700可具有各種形狀及厚度，而並非僅限於所說明的形狀及厚度。在形成開口550時，聚合物層500的一部分可不被移除，而是可留存下來以在第一焊料球SB1上形成殘留物501。殘留物501可留在第一焊料球SB1上，且可覆蓋氧化物層700。作為另外一種選擇，在某些實施例中，氧化物層700可不夾置於殘留物501與第一焊料球SB1之間。殘留物501可具有各種形狀，但並非僅限於所說明的形狀。殘留物501可包含與第一聚合物層500相同的材料。
若在形成開口550之後形成圖1F中的第一焊料球SB1，則開口550可暴露出焊料墊300，且在焊料墊300上可留有第一聚合物層500的殘留物。由於焊料墊300具有高熔點，因此焊料墊 300可不會因自鑽孔製程產生的熱量而被熔化，而是可保持處於固體狀態。第一聚合物層500的殘留物因此可形成覆蓋焊料墊300的層(圖中未示出)。在此實例中，第一焊料球SB1可形成於第一聚合物層500的殘留物上。由於第一焊料球SB1的形成是在較焊料墊300的熔點低的溫度下執行，因此第一聚合物層500的殘留物可留存於焊料墊300與第一焊料球SB1之間。在此種情形中，在焊料墊300與第一焊料球SB1之間可能會達成不良電特性。若實施移除製程來移除第一聚合物層500的位於焊料墊300上的殘留物，則所述移除製程可能增加半導體封裝的製程步驟的數目。另外，焊料墊300及/或第一聚合物層500在用於移除第一聚合物層500的殘留物的移除製程中可能會被損壞。
在某些實施例中，當在形成第一焊料球SB1之後形成開口550時，可不會在焊料墊300上形成殘留物501。第一焊料球SB1因此可令人滿意地連接至焊料墊300，以容許達成第一焊料球SB1與焊料墊300之間的良好電性連接。
依序參考圖1G及圖1H，鑽孔製程可產生熱量。所述熱量可傳遞至第一焊料球SB1。由於第一焊料球SB1具有相對低的熔點，因此所述熱量可熔化第一焊料球SB1的至少一部分。舉例而言，第一焊料球SB1的上部部分可被熔化成液體狀態。殘留物501可如由圖1G中的箭頭所標示流入第一焊料球SB1中，使得可如圖1H所示形成聚合物粒子502。氧化物層700可能幾乎不會影響殘留物501的流入，使得殘留物501能夠實質上不受阻礙地流 入第一焊料球SB1中。聚合物粒子502可分散於第一焊料球SB1中。聚合物粒子502可具有各種形狀，例如(舉例而言)圓形或橢圓形。舉例而言，聚合物粒子502可具有小於約2微米的平均直徑。在某些實施例中，聚合物粒子502可具有小於約1微米的平均直徑。在鑽孔製程之後，可將第一焊料球SB1置於室溫(例如，約15℃至約25℃)下，且第一焊料球SB1的熔化部分可變成固體狀態。在某些實施例中，第一焊料球SB1可在第一焊料球SB1上具有殘留物501的未流入第一焊料球SB1中的一部分。作為另外一種選擇，在其他實施例中，可能沒有殘留物501殘留於第一焊料球SB1上。
如在圖1H中所說明，在某些實施例中，在第一焊料球SB1上可形成聚合物粒子502，且當形成開口550時，聚合物粒子502可分散於第一焊料球SB1中。分散於第一焊料球SB1中的聚合物粒子502可位於第一焊料球SB1的底部上方。舉例而言，形成於第一焊料球SB1中的聚合物粒子502中的至少某些可位於第一焊料球SB1的頂半部中，且聚合物粒子502中的至少某些可位於第一焊料球SB1的中間部分中。
返回至圖1F，在第一基板600的底表面上可形成外部端子650。舉例而言，在保護層630中可形成下部開口631，且因此可經由下部開口631暴露出重佈線構件621及重佈線構件622。外部端子650可形成於下部開口631中且連接至重佈線構件621及重佈線構件622。外部端子650可包含金屬且具有焊料球的形狀。 外部端子650中的每一者可藉由重佈線構件621及重佈線構件622以及導電構件220而電性連接至第一焊料球SB1。外部端子650可在第三方向D3上與第一焊料球SB1不對準。舉例而言，當自平面圖(例如，第三方向D3)上觀察時，外部端子650可相對於第一焊料球SB1偏置。外部端子650的數目可與焊料墊300的數目不同。藉由前述實例，可製作第一封裝10。可在晶圓級製程中製作第一封裝10。
參考圖1A、圖1I、及圖1J，可藉由對第一焊料球SB1執行清潔製程來移除在圖1G及圖1H中所說明的氧化物層700。可使用助焊液來執行所述清潔製程。舉例而言，助焊液可包含鹵素元素。在此步驟中，亦可將殘留物501與氧化物層700一起移除。由於不執行單獨的製程來移除殘留物501，因此可使第一封裝10的製作簡化。在完成清潔製程之後，在某些實施例中，殘留物501的一部分可不被移除而是可殘留於第一焊料球SB1上。作為另外一種選擇，在其他實施例中，當清潔製程結束時沒有殘留物501殘留於第一焊料球SB1上。
參考圖1K及圖1L，在第一封裝10上可提供第二封裝20。第二封裝20可包括第二基板800、第二半導體晶片810、及模製層820。第二基板800可為印刷電路板或重佈線基板。第二半導體晶片810可設置於第二基板800上，且可藉由例如結合線811而電性連接至第二基板800。第二半導體晶片810可具有各種數目、安裝方法、佈置、及構成元件及/或特徵。在第二基板800的 底表面上可提供第二焊料球SB2。第二焊料球SB2可電性連接至第二半導體晶片810。第二基板800中的虛線可粗略地表示第二基板800的電性連接的實例。第二封裝20可安置於第一封裝10上，以將第二焊料球SB2與第一焊料球SB1對準。
參考圖1M及圖1N以及圖1L，可執行迴焊製程以將第二焊料球SB2耦合或接合至第一焊料球SB1，使得在第一半導體封裝1中可形成互連焊料SB。互連焊料SB可形成於焊料墊300與第二基板800之間。可在等於或高於第一焊料球SB1的熔點及第二焊料球SB2的熔點且低於導電構件220的熔點及焊料墊300的熔點的溫度下執行所述迴焊製程。舉例而言，可在小於約450℃的溫度下執行所述迴焊製程。在某些實施例中，可在自170℃至約230℃的溫度下執行所述迴焊製程。導電構件220及焊料墊300可不在所述迴焊製程中熔化，而是可保持為固體形式。導電構件220及焊料墊300在所述迴焊製程中可不會被損壞。
儘管殘留物501的一部分在所述迴焊製程中殘留於第一焊料球SB1上，但殘留物501如圖1G及圖1L所示可流入互連焊料SB中，且如圖1M及圖1N所示在互連焊料SB中可形成聚合物粒子502。可將聚合物粒子502分散於互連焊料SB中，以使得聚合物粒子502可幾乎不會影響互連焊料SB的電特性。因此，第二封裝20可藉由互連焊料SB而成功地電性連接至第一封裝10。第一半導體封裝1可具有增強的可靠性。在某些實施例中，可在迴焊製程之前執行圖1I及圖1J所示清潔製程，且在迴焊製程中可 有利地減少殘留的殘留物501。因此，第二焊料球SB2可令人滿意地連接至第一焊料球SB1，且第一半導體封裝1可具有顯著增強的可靠性。
圖2A是說明根據示例性實施例的第一封裝的平面圖。圖2B至圖2G是用於闡釋根據示例性實施例的一種製造半導體封裝的方法的剖視圖。圖2B至圖2E對應於沿圖1A所示線III-III'截取的剖視圖。以下將不再對與前述相同的內容予以贅述。
參考圖2A及圖2B，在載體基板100上可提供互連基板200、第一半導體晶片400、及第一聚合物層500。參考圖1B至圖1D所提供的說明亦可適用於形成互連基板200、第一半導體晶片400、及第一聚合物層500。在互連基板200的頂表面200a上可提供多個第二墊240，且可將所述多個第二墊240電性連接至介層窗223。在互連基板200及第一半導體晶片400上可形成第一聚合物層500。
在第一聚合物層500中可形成互連介層窗900。互連介層窗900可安置於第二墊240上且連接至第二墊240。舉例而言，第二墊240中的每一者可連接至互連介層窗900中的對應的互連介層窗900。互連介層窗900可包含銅、鎳、鋁、金、銀、不鏽鋼、或其合金。互連介層窗900可具有約1100℃的熔點。在某些實施例中，互連介層窗900可具有大於約450℃的熔點。
在第一聚合物層500上可形成互連圖案910及多個焊料墊300'。互連圖案910可沿第一聚合物層500的頂表面延伸，且 電性連接至互連介層窗900及焊料墊300'。焊料墊300'可藉由互連圖案910而電性連接至互連介層窗900。焊料墊300'中的至少一者可不在第三方向D3上與其所連接的導電構件220對準。互連基板200的底表面200b可平行於可彼此垂直地交叉的第一方向D1與第二方向D2。第三方向D3可垂直於第一方向D1及第二方向D2。焊料墊300'可形成於第一半導體晶片400上以及互連基板200上。由於提供互連圖案910，因此焊料墊300'可具有增加的佈置自由度。舉例而言，互連圖案910的提供可容許達成焊料墊300’的各種佈置。焊料墊300'及互連圖案910可包含銅、鎳、鋁、金、銀、不鏽鋼、或其合金。焊料墊300'及互連圖案910各自可具有約1100℃的熔點。在某些實施例中，焊料墊300'及互連圖案910各自可具有高於約450℃的熔點。
第一焊料球SB1可被設置成多個(即，多個第一焊料球SB1)。在焊料墊300'上可形成第一焊料球SB1。可藉由與結合圖1B所述的製程實質上相同的製程來形成第一焊料球SB1。第一焊料球SB1可具有與圖1B中所述實施例的熔點及材料相同的熔點及材料。第一焊料球SB1可電性連接至焊料墊300'。舉例而言，第一焊料球SB1中的每一者可電性連接至焊料墊300'中的對應的一個焊料墊300'。第一焊料球SB1可形成於第一半導體晶片400上以及互連基板200上。
參考圖2A及圖2C，在第一聚合物層500上可形成第二聚合物層510，且第二聚合物層510可覆蓋第一焊料球SB1及互 連圖案910。第二聚合物層510可包含絕緣聚合物，例如(舉例而而言)環氧系聚合物。第二聚合物層510可為模製層，但第二聚合物層510可並非僅限於此。之後，可移除載體基板100及載體膠層110，以暴露出第一半導體基板400的底表面及互連基板200的底表面200b。
參考圖2A及圖2D，在第一半導體基板400的底表面及互連基板200的底表面200b上可形成絕緣圖案610以及重佈線構件621及重佈線構件622，藉此形成第一基板600。在某些實施例中，在第一基板600的底表面上可形成保護層630。作為另外一種選擇，在其他實施例中，可不形成保護層630。
參考圖2A及圖2E以及圖1G及圖1H，可執行鑽孔製程(例如，雷射鑽孔)以在第二聚合物層510中形成多個開口550'。開口550'可分別暴露出第一焊料球SB1。舉例而言，開口550'中的每一者可暴露出第一焊料球SB1中的對應的一個第一焊料球SB1的一部分。當第二聚合物510被移除時，在第一焊料球SB1上可形成第二聚合物層510的殘留物501'。第一焊料球SB1可被自鑽孔製程產生的熱量熔化，且殘留物501'可流入第一焊料球SB1中以形成聚合物粒子502'。在鑽孔製程之後，殘留物501'的部分可殘留於第一焊料球SB1上。在第一基板600的底表面上可形成外部端子650，且因此可製作第一封裝11。
參考圖2A及圖2F以及圖1J，可藉由對第一焊料球SB1執行清潔製程來移除殘留物501'。在此步驟中，可將第一焊料球 SB1的圖1H所示氧化物層700與殘留物501'一起移除。殘留物501'的部分可不被移除，而是殘留於第一焊料球SB1上。
參考圖2A及圖2G，可將第二封裝21安置於第一封裝11上，以將第二焊料球SB2與第一焊料球SB1對準。由於第一焊料球SB1安置於第一半導體晶片400上，因此第二基板800中的第二焊料球SB2及電路圖案(圖中未示出)可具有增加的佈置自由度。
在某些實施例中，可提供凸塊812以將第二半導體晶片810以倒裝晶片(flip-chip)方式安裝於第二基板800上。作為另外一種選擇，在其他實施例中，可將第二半導體晶片810直接結合至第二基板800上。舉例而言，可省略凸塊812，以使得第二半導體晶片810的晶片墊813可接觸安置於第二基板800的頂表面上的墊803。可將第三半導體晶片815堆疊於第二半導體晶片810上，且可藉由形成於第二半導體晶片810中的穿孔814而將第三半導體晶片815電性連接至第二基板800。可以各種方式來改變半導體晶片810及半導體晶片815的數目、佈置、及安裝方法。
參考圖2A及圖2H，可執行迴焊製程以將第二焊料球SB2耦合至第一焊料球SB1，以使得可形成多個互連焊料SB。儘管圖2F所示殘留物501'部分地殘留於第一焊料球SB1上，但殘留物501'可在迴焊製程中流入互連焊料SB，且因此如結合圖1N所述在互連焊料SB中可形成聚合物粒子502'。由於聚合物粒子502'分散於互連焊料SB中，因此聚合物粒子502'可不使半導體封裝2的電特 性劣化。
圖3A是說明根據示例性實施例的第一封裝的平面圖。圖3B是沿圖3A所示線IV-IV'截取的剖視圖。
參考圖3A及圖3B，第一封裝12可包括第一基板600、第一半導體晶片400、第一聚合物層500、焊料墊300、及第一焊料球SB1。第一封裝12可更包括互連基板201，互連基板201的結構特徵不同於參考圖1A及圖1F所述的互連基板200的結構特徵。隨後將詳細地論述互連基板201。參考圖1B至圖1F進行的闡釋亦可實質上等同地適用於形成第一基板600、第一半導體晶片400、焊料墊300、及第一焊料球SB1。
互連基板201可被設置成多個(例如，多個互連基板201)。如在圖3A中所示，互連基板201可環繞第一半導體晶片400。如在圖3B中所示，互連基板201中的每一者可包括基礎層210及導電構件220。與結合圖1A及圖1F所述的互連基板200不同，在某些實施例中，基礎層210可被設置成單一(例如，一個基礎層210)，且線圖案222可被省略。介層窗223可穿透基礎層210且可分別接觸第一墊221及焊料墊300。舉例而言，介層窗223中的每一者可直接接觸第一墊221中的對應的一個第一墊221以及焊料墊300中的對應的一個焊料墊300。
聚合物粒子502可形成於第一焊料球SB1中。如在圖1H中所述，聚合物粒子502可為第一聚合物層500的當形成開口550時形成的殘留物。聚合物粒子502可包含與第一聚合物層500相 同的材料。在某些實施例中，殘留物501可留在焊料球SB1上。作為另外一種選擇，在其他實施例中，可不留有殘留物501。
圖3C是說明根據示例性實施例的半導體封裝的剖視圖。以下將不再對與前述相同的內容予以贅述。
參考圖3C，可藉由將第二封裝20安裝於圖3A及圖3B所示第一封裝12上來製造半導體封裝3。可藉由與結合圖1K及圖1N所述的方法實質上相同的方法將第二封裝20安裝於第一封裝12上。舉例而言，可執行迴焊製程以將第二焊料球SB2耦合或結合至第一焊料球SB1，以使得可形成互連焊料SB。在將第二封裝20安裝於第一封裝12上之前，可對第一焊料球SB1執行清潔製程以移除殘留物501。
根據所揭露的某些實施例，在聚合物層中形成開口之前可形成第一焊料球。由於第一焊料球的熔點低，聚合物層的殘留物可在形成所述開口時流入第一焊料球，以使得可形成聚合物粒子。聚合物層的殘留物可在迴焊製程中進一步流入第一焊料球或互連焊料中。可將聚合物粒子分散於第一焊料球中。因此，聚合物粒子可對第一焊料球或互連焊料的電特性具有最小影響。可對第一焊料球執行清潔製程以有效地移除聚合物層的殘留物。半導體因此可具有增強的可靠性。
儘管已結合附圖中所說明的實施例闡述了本發明概念，但本發明概念並非僅限於此。熟習此項技術者將理解，在不背離本發明的範圍及精神的條件下，可作出各種替代、潤飾、及變化。
3‧‧‧半導體封裝
12‧‧‧第一封裝
20‧‧‧第二封裝
201‧‧‧互連基板
210‧‧‧基礎層
220‧‧‧導電構件
221‧‧‧第一墊
223‧‧‧介層窗
300‧‧‧焊料墊
400‧‧‧第一半導體晶片/半導體晶片
500‧‧‧第一聚合物層/聚合物層
502‧‧‧聚合物粒子
600‧‧‧第一基板
610‧‧‧絕緣圖案
621‧‧‧重佈線構件/導電圖案
622‧‧‧重佈線構件/導電介層窗
630‧‧‧保護層
650‧‧‧外部端子
800‧‧‧第二基板
810‧‧‧第二半導體晶片
811‧‧‧結合線
820‧‧‧模製層
D1‧‧‧第一方向
D3‧‧‧第三方向
SB‧‧‧互連焊料

Claims (17)

  1. 一種製造半導體封裝的方法，所述方法包括：在載體基板上提供互連基板；在所述互連基板上形成第一焊料球；在所述載體基板上提供半導體晶片，所述半導體晶片與所述互連基板間隔開；在所述互連基板及所述半導體晶片上形成聚合物層，所述聚合物層覆蓋所述第一焊料球；在所述聚合物層中形成開口，以暴露出所述第一焊料球；以及在所述第一焊料球中形成聚合物粒子，其中所述聚合物粒子包含與所述聚合物層相同的材料。
  2. 如申請專利範圍第1項所述的方法，更包括：在所述互連基板上形成焊料墊，其中所述第一焊料球安置於所述焊料墊上並接觸所述焊料墊，且其中所述第一焊料球的熔點低於所述焊料墊的熔點。
  3. 如申請專利範圍第1項所述的方法，其中所述聚合物粒子是在形成所述開口時形成。
  4. 如申請專利範圍第1項所述的方法，其中形成所述開口包括：藉由雷射鑽孔移除所述聚合物層的一部分。
  5. 如申請專利範圍第1項所述的方法，更包括：提供第二封裝，所述第二封裝在其底表面上包括第二焊料球；以及對所述第一焊料球及所述第二焊料球進行迴焊。
  6. 如申請專利範圍第5項所述的方法，其中當形成所述開口時，在所述第一焊料球上留有所述聚合物層的殘留物，其中所述方法更包括使用助焊液對所述第一焊料球執行清潔製程，以在所述迴焊之前移除所述聚合物層的所述殘留物。
  7. 如申請專利範圍第1項所述的方法，其中所述提供所述互連基板包括：提供基礎層及位於所述基礎層中的導電構件，其中所述第一焊料球電性連接至所述導電構件。
  8. 如申請專利範圍第1項所述的方法，更包括：移除所述載體基板，以暴露出所述半導體晶片的底表面及所述互連基板的底表面；以及在所述半導體晶片的所述底表面及所述互連基板的所述底表面上形成重佈線基板。
  9. 一種半導體封裝，包括：基板；半導體晶片，安置於所述基板上；互連基板，在所述基板上與所述半導體晶片間隔開，所述互連基板中包含導電構件； 焊料球，安置於所述互連基板上並電性連接至所述導電構件；聚合物層，安置於所述互連基板及所述半導體晶片上，所述聚合物層包括開口，所述焊料球經由所述開口暴露出；聚合物粒子，形成於所述焊料球中並包含與所述聚合物層相同的材料，其中所述聚合物粒子中的至少某些形成於所述焊料球的頂半部中；以及殘留物，形成於所述焊料球上，其中所述殘留物包含與所述聚合物層相同的材料。
  10. 如申請專利範圍第9項所述的半導體封裝，更包括：焊料墊，安置於所述互連基板與所述焊料球之間，其中所述焊料球的熔點低於所述焊料墊的熔點。
  11. 如申請專利範圍第9項所述的半導體封裝，其中所述聚合物層設置於所述半導體晶片與所述互連基板之間的間隙中。
  12. 如申請專利範圍第9項所述的半導體封裝，其中所述互連基板包括穿透所述互連基板的內部的孔，且所述半導體晶片設置於所述互連基板的所述孔中。
  13. 如申請專利範圍第9項所述的半導體封裝，其中所述焊料球的熔點低於所述導電構件的熔點。
  14. 一種製造半導體封裝的方法，所述方法包括：在載體基板上提供互連基板；在所述互連基板上形成焊料墊； 在所述焊料墊上形成第一焊料凸塊；在所述載體基板上提供半導體晶片，所述半導體晶片與所述互連基板間隔開；在所述互連基板及所述半導體晶片上形成聚合物層，所述聚合物層覆蓋所述第一焊料凸塊；在所述聚合物層中形成開口，以暴露出所述第一焊料凸塊的一部分，其中所述第一焊料凸塊安置於所述焊料墊上並接觸所述焊料墊；以及在所述第一焊料凸塊中形成聚合物粒子，其中所述聚合物粒子包含與所述聚合物層相同的材料。
  15. 如申請專利範圍第14項所述的方法，更包括：提供第二封裝，所述第二封裝在其底表面上包含第二焊料凸塊；以及藉由對所述第一焊料凸塊及所述第二焊料凸塊進行迴焊而形成迴焊互連焊料。
  16. 如申請專利範圍第15項所述的方法，更包括：在形成所述迴焊互連焊料之前，對所述第一焊料凸塊執行清潔製程，以移除當形成所述開口時留在所述第一焊料凸塊上的所述聚合物層的殘留物。
  17. 如申請專利範圍第14項所述的方法，其中所述提供所述互連基板包括： 提供包括導電構件的基礎層，其中所述第一焊料凸塊電性連接至所述導電構件。
TW106105840A 2016-03-02 2017-02-22 半導體封裝及其製造方法 TWI738725B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662302494P 2016-03-02 2016-03-02
US62/302,494 2016-03-02
KR10-2016-0073308 2016-06-13
KR1020160073308A KR102527153B1 (ko) 2016-03-02 2016-06-13 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201742170A TW201742170A (zh) 2017-12-01
TWI738725B true TWI738725B (zh) 2021-09-11

Family

ID=59967890

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106105840A TWI738725B (zh) 2016-03-02 2017-02-22 半導體封裝及其製造方法

Country Status (2)

Country Link
KR (1) KR102527153B1 (zh)
TW (1) TWI738725B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201342502A (zh) * 2012-03-23 2013-10-16 Stats Chippac Ltd 形成具有印刷線路板垂直互連單元的扇出堆疊式封裝裝置之半導體方法和裝置
TW201501258A (zh) * 2013-06-19 2015-01-01 Kinsus Interconnect Tech Corp 覆晶晶片級封裝之複合式載板結構及其製法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101817159B1 (ko) * 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
KR101362715B1 (ko) * 2012-05-25 2014-02-13 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
US9343386B2 (en) * 2013-06-19 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment in the packaging of integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201342502A (zh) * 2012-03-23 2013-10-16 Stats Chippac Ltd 形成具有印刷線路板垂直互連單元的扇出堆疊式封裝裝置之半導體方法和裝置
TW201501258A (zh) * 2013-06-19 2015-01-01 Kinsus Interconnect Tech Corp 覆晶晶片級封裝之複合式載板結構及其製法

Also Published As

Publication number Publication date
KR102527153B1 (ko) 2023-05-03
TW201742170A (zh) 2017-12-01
KR20170103593A (ko) 2017-09-13

Similar Documents

Publication Publication Date Title
US10770446B2 (en) Semiconductor packages and methods of manufacturing the same
US12009343B1 (en) Stackable package and method
KR101858952B1 (ko) 반도체 패키지 및 이의 제조 방법
US10593629B2 (en) Semiconductor package with a conductive casing for heat dissipation and electromagnetic interference (EMI) shield and manufacturing method thereof
US20070216008A1 (en) Low profile semiconductor package-on-package
US20080157353A1 (en) Control of Standoff Height Between Packages with a Solder-Embedded Tape
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
EP2763518A1 (en) Component embedded substrate mounting body, method for manufacturing same and component embedded substrate
TWI381509B (zh) 半導體封裝及其製造方法
US9633966B2 (en) Stacked semiconductor package and manufacturing method thereof
CN111095508A (zh) 半导体元件的安装构造以及半导体元件与基板的组合
EP1571706A1 (en) Electronic device
JP2013021058A (ja) 半導体装置の製造方法
TWI639216B (zh) 埋入式基板封裝結構
KR20200035197A (ko) 반도체 장치 및 그 제조 방법
JP2004281540A (ja) 電子装置及びその製造方法、チップキャリア、回路基板並びに電子機器
KR20090091484A (ko) 반도체 패키지
TWI738725B (zh) 半導體封裝及其製造方法
KR101053746B1 (ko) 반도체 시스템 및 그 제조 방법
CN111883505A (zh) 电子封装件及其承载基板与制法
TWI766761B (zh) 電子封裝件及其製法
TWI760629B (zh) 電子封裝件及其導電基材與製法
TWI498982B (zh) 在以焊料遮罩補綴的回焊期間局限導電凸塊材料的半導體裝置和方法
KR20090091486A (ko) 반도체 패키지
CN116469860A (zh) 电子封装件及其制法