JP6303535B2 - 電子部品の製造方法及び電子装置の製造方法 - Google Patents

電子部品の製造方法及び電子装置の製造方法 Download PDF

Info

Publication number
JP6303535B2
JP6303535B2 JP2014012000A JP2014012000A JP6303535B2 JP 6303535 B2 JP6303535 B2 JP 6303535B2 JP 2014012000 A JP2014012000 A JP 2014012000A JP 2014012000 A JP2014012000 A JP 2014012000A JP 6303535 B2 JP6303535 B2 JP 6303535B2
Authority
JP
Japan
Prior art keywords
solder
electronic component
electrode
melting point
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014012000A
Other languages
English (en)
Other versions
JP2015141906A (ja
Inventor
浩三 清水
浩三 清水
作山　誠樹
誠樹 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014012000A priority Critical patent/JP6303535B2/ja
Publication of JP2015141906A publication Critical patent/JP2015141906A/ja
Application granted granted Critical
Publication of JP6303535B2 publication Critical patent/JP6303535B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子部品の製造方法及び電子装置の製造方法に関する。
半導体素子等の電子部品の端子として、柱状の端子（ピラー、ポスト等とも称される）を用いる技術が知られている。電子部品に柱状の端子を設ける方法として、電子部品の電極上に、メッキ法を用いて柱状の端子を形成する技術、柱状の端子となる部材をマスクの開口部に入れ、その部材を電子部品の電極に転写して接続する技術等が知られている。
特開２００９−０２１３２９号公報 特開２００２−１６４３６９号公報
柱状の端子を備える電子部品において、その柱状の端子の接続強度が十分でないと、他の電子部品との接続時や接続後に加えられる熱や外力に起因して、電子部品間の接続部に断線が発生する可能性がある。
本発明の一観点によれば、第１基板上に、第１融点の半田を含む第１半田部と、前記第１半田部上に立設された柱状電極部とを配設する工程と、第２基板に設けられた導体部上に、前記第１融点よりも高い第２融点の半田を含む第２半田部を配設する工程と、前記第１基板と前記第２基板とを対向させ、前記第２融点以上の温度で前記柱状電極部と前記第２半田部とを接続する工程と、前記柱状電極部と前記第２半田部との接続後、前記第１融点以上前記第２融点未満の温度で前記第１基板を除去する工程とを含む電子部品の製造方法が提供される。
また、本発明の一観点によれば、電子部品を含む電子装置の製造方法が提供される。
開示の技術によれば、接続強度の高い柱状の端子を備える電子部品を実現することが可能になる。また、柱状の端子を用いて電子部品間が高い信頼性で接続される電子装置を実現することが可能になる。
電子部品の製造フローの一例を示す図である。 電子部品の製造工程の説明図（その１）である。 電子部品の製造工程の説明図（その２）である。 電子部品の製造工程の説明図（その３）である。 電子部品の製造工程の説明図（その４）である。 電子部品の製造工程の説明図（その５）である。 電子部品の製造工程の説明図（その６）である。 電子部品の製造工程の説明図（その７）である。 電子部品の製造工程の説明図（その８）である。 電子部品の製造工程の説明図（その９）である。 電子部品の製造工程の説明図（その１０）である。 電子部品の製造工程の説明図（その１１）である。 電子装置の製造工程の一例を示す図である。 別形態に係る電子装置の一例を示す図である。 電子装置の製造工程の別例を示す図である。 半導体素子の一例を示す図である。 半導体パッケージの一例を示す図である。 回路基板の一例を示す図である。
図１〜図１２は電子部品の製造方法を説明する図である。ここで、図１は電子部品の製造フローの一例を示す図、図２〜図１２はそれぞれ電子部品の製造工程の説明図である。尚、図２〜図１２には、各製造工程の要部断面を模式的に図示している。
電子部品の製造にあたり、所定の基板上に、第１融点の半田を含む第１半田部を形成し、その第１半田部上に柱状電極部を形成した構造体を準備する（図１；ステップＳ１）。この工程について、図２〜図７を参照して説明する。
この工程では、まず図２に示すような支持体１０（基板）を準備する。支持体１０は、基板１１と、基板１１の表面１１ａに設けられた導体膜１２とを有している。
基板１１には、エポキシ樹脂等の各種樹脂材料を用いた樹脂基板、例えば、ガラスエポキシ基板を用いることができる。基板１１には、このような樹脂基板のほか、半導体基板、セラミック基板、ガラス基板等を用いることもできる。
導体膜１２は、例えば、基板１１の表面１１ａに、スパッタ法を用いて形成される。導体膜１２には、各種導体材料を用いることができる。導体膜１２は、後述する電解メッキを行う際のシード層（給電層）として用いられる。導体膜１２の膜厚は、適宜選択される。例えば、膜厚が１μｍ〜２μｍの導体膜１２を形成する。
支持体１０の準備後、図３に示すように、その導体膜１２上にレジスト１３を形成する。レジスト１３は、支持体１０の導体膜１２上にドライフィルムレジストを貼付したり、支持体１０の導体膜１２上にレジスト材料を塗布したりすることで、形成することができる。レジスト１３の膜厚は、適宜選択される。例えば、膜厚が８０μｍ〜１２０μｍのレジスト１３を形成する。
レジスト１３の形成後、そのレジスト１３に対して露光及び現像を行い、図４に示すように、支持体１０の導体膜１２に達する開口部１３ａを形成する。開口部１３ａは、後述する電子部品本体（２０Ａ）の電極（２４）に対応する位置に形成する。例えば、レジスト１３の所定の位置に、平面視で直径が７５μｍ〜１００μｍの円形状又は略円形状の開口部１３ａを、１５０μｍ〜２００μｍのピッチで形成する。
開口部１３ａの形成後、図５に示すように、レジスト１３の開口部１３ａ内に、所定の膜厚で第１半田部２１を形成する。第１半田部２１は、レジスト１３下の導体膜１２（シード層）を給電層に用いた電解メッキ法により、形成することができる。例えば、膜厚が２０μｍの第１半田部２１を形成する。第１半田部２１には、後述する電子部品本体（２０Ａ）の電極（２４）に形成する第２半田部（２３）に用いられる半田材料の第２融点よりも低い第１融点の半田材料を用いる。例えば、第１半田部２１として、スズ−ビスマス（Ｓｎ−Ｂｉ）半田（Ｂｉ；５８ｗｔ％，融点約１３９℃）を用いることができる。
第１半田部２１の形成後、図６に示すように、開口部１３ａ内の第１半田部２１の上に、所定の膜厚で柱状電極部２２を形成する。柱状電極部２２は、レジスト１３下の導体膜１２（及び第１半田部２１）を給電層に用いた電解メッキ法により、形成することができる。例えば、第１半田部２１との合計膜厚が５０μｍ〜１００μｍとなる膜厚で、柱状電極部２２を形成する。柱状電極部２２として、例えば、銅（Ｃｕ）の柱状電極（ピラー）を形成する。尚、柱状電極部２２には、Ｃｕに替えて、又はＣｕと共に、ニッケル（Ｎｉ）、金（Ａｕ）等の導体材料を用いることもできる。柱状電極部２２には、第１半田部２１及び後述する第２半田部（２３）に用いられる半田材料の融点（第１融点及び第２融点）よりも高い融点の導体材料を用いる。
柱状電極部２２の形成後、支持体１０上からレジスト１３を除去する。これにより、図７に示すような、支持体１０上に第１半田部２１を介して柱状電極部２２が積層形成された構造体１ａを得る。
尚、構造体１ａの、レジスト１３の除去後に露出する導体膜１２を、エッチング等により、選択的に除去することもできる。
電子部品の製造にあたっては、上記のような構造体１ａを準備すると共に、所定の電子部品本体の電極に第２融点の半田を含む第２半田部を形成した構造体を準備する（図１；ステップＳ２）。この工程について、図８（Ａ）及び図８（Ｂ）を参照して説明する。
この工程では、まず図８（Ａ）に示すような、表面２０ａに露出する電極２４（導体部）を有する電子部品本体２０Ａ（基板）を準備する。準備する電子部品本体２０Ａとしては、例えば、半導体素子（半導体チップ）が挙げられる。電子部品本体２０Ａとしては、半導体素子のほか、半導体素子を備える半導体装置（半導体パッケージ）、回路基板等を準備することもできる。電極２４の周囲には、酸化膜や窒化膜等の保護膜或いはソルダーレジストといった絶縁性の層（絶縁部）が設けられる。尚、電子部品本体２０Ａの構成例については後述する（図１６〜図１８）。
所定の電子部品本体２０Ａを準備した後、準備したその電子部品本体２０Ａの電極２４上に、図８（Ａ）に示すように第２半田部２３を形成する。第２半田部２３には、上記第１半田部２１に用いられる半田材料の第１融点よりも高い第２融点の半田材料を用いる。例えば、第２半田部２３として、スズ−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）半田（Ａｇ；３ｗｔ％，Ｃｕ；０．５ｗｔ％，融点約２１７℃）を用いることができる。第２半田部２３は、電子部品本体２０Ａの電極２４上に、所定の半田材料を含む半田ペーストを印刷法により塗布することで、形成することができる。例えば、電極２４上に、粒径１５μｍ〜２５μｍのＳｎ−Ａｇ−Ｃｕ半田の粒子とフラックスを含有する半田ペーストを塗布することで、第２半田部２３を形成する。フラックスは、第２半田部２３に含まれる半田材料が後述のように加熱により溶融された際の、その半田材料の酸化膜除去、電極２４上の濡れ性向上に寄与する。
尚、第２半田部２３は、印刷法のほか、メッキ法（電解メッキ法、無電解メッキ法）、蒸着法を用いて形成することもできる。このようなメッキ法、蒸着法を用いて第２半田部２３を形成した場合には、電極２４上又は第２半田部２３上（第２半田部２３の表面（上面、側面又は下面））にフラックスを設けることができる。図８（Ｂ）には、第２半田部２３の上面にフラックス２６を設けた半田部の例を図示している。
上記のようにして電子部品本体２０Ａを準備し、その電極２４上に第２半田部２３を形成して、図８（Ａ）又は図８（Ｂ）に示すような構造体１ｂを得る。
尚、上記図２〜図７に示した構造体１ａの準備工程（ステップＳ１）と、上記図８に示した構造体１ｂの準備工程（ステップＳ２）とは、いずれの準備工程を先に行っても構わない。
上記のようにして構造体１ａ及び構造体１ｂを準備した後、構造体１ａの柱状電極部２２と構造体１ｂの第２半田部２３とを接続する（図１；ステップＳ３）。この工程について、図９（Ａ）及び図９（Ｂ）並びに図１０（Ａ）及び図１０（Ｂ）を参照して説明する。
構造体１ａと構造体１ｂとを接続する際には、まず図９（Ａ）に示すように、構造体１ａの、第１半田部２１及び柱状電極部２２が形成された面側と、構造体１ｂの、第２半田部２３が形成された面側とを、対向させる。その際は、構造体１ａの第１半田部２１及び柱状電極部２２と、構造体１ｂの第２半田部２３及び電極２４との位置合わせを行って、構造体１ａと構造体１ｂとを対向させる。
このように位置合わせを行って構造体１ａと構造体１ｂとを対向させた後、柱状電極部２２を第２半田部２３と接触させ、第２半田部２３に用いられている半田材料の第２融点以上の温度で加熱する。この加熱により、第２半田部２３の半田材料を溶融し、溶融状態の第２半田部２３に、図９（Ｂ）に示すように柱状電極部２２を接続する。例えば、第２半田部２３の半田材料に上記のＳｎ−Ａｇ−Ｃｕ半田を用いる場合には、その第２融点である約２１７℃を上回る温度であって、最大温度が２４０℃となるような温度条件で、加熱する。加熱は、窒素（Ｎ2）等の不活性ガスを含有する雰囲気で行う。この加熱の際、第２半田部２３内又は第２半田部２３上のフラックスにより、第２半田部２３の酸化膜除去、濡れ性向上が図られる。
第２半田部２３と柱状電極部２２とを接続する加熱の際には、第２半田部２３が溶融すると共に、第２半田部２３に用いられている半田材料の第２融点よりも低い第１融点の半田材料が用いられている第１半田部２１も溶融する。このように第１半田部２１と第２半田部２３とが共に溶融することで、第１半田部２１と第２半田部２３とに挟まれた柱状電極部２２が、セルフアライメント効果によって、自己整合的に電子部品本体２０Ａの電極２４上に位置合わせされる。
例えば、柱状電極部２２を形成した支持体１０と電子部品本体２０Ａとを対向させた際に、柱状電極部２２に、それに対応する位置の電極２４に対して位置ずれが生じている場合がある。このような位置ずれが生じているような場合でも、第１半田部２１と第２半田部２３とを共に加熱により溶融し、柱状電極部２２の少なくとも一部と第２半田部２３とが接触すると、柱状電極部２２が自己整合的に配置される。即ち、加熱時に、位置ずれのある柱状電極部２２と第２半田部２３とが接触すると、初期の段階では、柱状電極部２２が、図１０（Ａ）のように傾いた状態で接続される。この傾いた柱状電極部２２の、その根元部及び先端部の溶融した第２半田部２３及び第１半田部２１には、双方にそれぞれ表面張力が働く。電極２４と柱状電極部２２との間の溶融した第２半田部２３の表面張力、及び導体膜１２と柱状電極部２２との間の溶融した第１半田部２１の表面張力によって、図１０（Ｂ）のように、柱状電極部２２が電極２４上方に位置するようになる。
このように加熱の際、第１半田部２１と第２半田部２３とが共に溶融することで、それらに挟まれた柱状電極部２２を、自己整合的に電極２４上方に位置合わせして配置することができ、電極２４に対する位置ずれを抑えて、第２半田部２３に接続することができる。
尚、このような加熱による接続後の第１半田部２１には、第１半田部２１に用いた半田材料の成分と、柱状電極部２２又は導体膜１２の成分とを含有する領域が含まれてもよい。また、このような加熱による接続後の第２半田部２３には、第２半田部２３に用いた半田材料の成分と、柱状電極部２２又は電極２４の成分とを含有する領域が含まれてもよい。
加熱により、支持体１０側の柱状電極部２２と、電子部品本体２０Ａの電極２４上の溶融した第２半田部２３とを接続した後は、冷却を行う。この冷却過程において、支持体１０を除去する（図１；ステップＳ４）。この工程について、図１１及び図１２を参照して説明する。
上記のように第１半田部２１と第２半田部２３とが共に溶融するような温度（第２融点以上の温度）での加熱後に、その温度から冷却（降温）が行われる。冷却は、Ｎ2等の不活性ガスを含有する雰囲気で行われる。例えば、不活性ガスを含有するガスを流通した雰囲気での自然放冷によって冷却したり、或いは、不活性ガスを含有するガスを冷却対象に吹き付ける強制放冷によって冷却したりすることができる。
このような冷却の過程における、第１融点以上第２融点未満の温度領域で、図１１に示すように支持体１０を除去する。即ち、第２半田部２３が凝固し、第１半田部２１が未だ溶融している温度領域で、支持体１０を除去する。例えば、第１半田部２１の半田材料に上記のＳｎ−Ｂｉ半田（第１融点約１３９℃）を用い、第２半田部の半田材料に上記のＳｎ−Ａｇ−Ｃｕ半田（第２融点約２１７℃）を用いる場合には、１８０℃といった温度で支持体１０を除去する。
支持体１０の除去は、自然放冷又は強制放冷の冷却過程において、冷却対象である構造体１ａと構造体１ｂとの接続体（図９（Ｂ））が、支持体１０を除去可能な所定の温度に到達した（降温された）時点で、行うことができる。或いは、支持体１０の除去は、冷却過程において、冷却対象である構造体１ａと構造体１ｂとの接続体（図９（Ｂ））を、不活性ガスを含有するガスの流量を制御したりヒーター等を用いて加熱を制御したりすることで支持体１０を除去可能な所定の温度に調節して、行うことができる。
第１融点以上第２融点未満の温度では、第２半田部２３が凝固し、柱状電極部２２は、その電子部品本体２０Ａ側の端部（根元部）を、凝固した第２半田部２３によって固定されている。柱状電極部２２の、支持体１０側の端部（先端部）に設けられている第１半田部２１は、第１融点以上第２融点未満の温度では、溶融した状態になっている。即ち、根元部が第２半田部２３で固定された柱状電極部２２の先端部に、溶融した第１半田部２１が設けられ、この溶融した第１半田部２１を介して、支持体１０が設けられた状態になっている。第１半田部２１が溶融状態にあることで、支持体１０を除去することが可能になっている。例えば、図１１に示すように、支持体１０を、第１半田部２１との界面から分離して除去することが可能になっている。
支持体１０は、例えば、支持体１０の上面（基板１１の表面１１ａと反対側の面）を吸着する装置を用い、支持体１０を上方にピックアップすることで、除去することができる。このほか、支持体１０は、支持体１０の縁部を把持する装置を用い、支持体１０を側方にスライドすることで、除去することもできる。
支持体１０の導体膜１２と第１半田部２１との界面には、上記の加熱（図９（Ｂ））の際、互いの成分を含有する領域が形成され得る。支持体１０は、そのような領域との界面で分離されたり、そのような領域と第１半田部２１との界面で分離されたりする場合がある。また、支持体１０は、第１半田部２１が支持体１０と柱状電極部２２との間の中間部位で分断されることで分離される場合や、支持体１０の基板１１と導体膜１２との界面で分離される場合もある。
また、支持体１０の熱膨張率が電子部品本体２０Ａの熱膨張率に比べて大きい場合には、上記の加熱（図９（Ｂ））の際、支持体１０が電子部品本体２０Ａに比べて大きく膨張し、その後の冷却過程では、電子部品本体２０Ａに比べて大きく収縮する。このような支持体１０の収縮の際には、支持体１０と第１半田部２１との間に存在する所定の界面に、せん断方向の力が生じ得る。上記の支持体１０のピックアップ時やスライド時には、このような力も作用して、支持体１０が所定の界面から分離され得る。
尚、支持体１０の導体膜１２に、第１半田部２１に用いられる半田材料が溶融時に比較的濡れ難い材料（半田材料成分の拡散係数が比較的小さい材料）を用いると、冷却過程において、支持体１０を導体膜１２と第１半田部２１との界面で分離し易くなる。半田材料が比較的濡れ難い材料としては、Ｎｉ、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）等がある。
また、支持体１０の導体膜１２には、半田材料が比較的濡れ難い材料の層上に、半田材料が比較的濡れ易いＣｕ、Ａｕ等の材料（半田材料成分の拡散係数が比較的大きい材料）の層を積層したものを用いてもよい。この場合は、上記の加熱（図９（Ｂ））の際、導体膜１２の比較的濡れ難い材料の層上に、比較的濡れ易い材料の層の成分と第１半田部２１の成分とが含有される領域が形成される。例えば、このような領域と、比較的濡れ難い材料の層との界面で、支持体１０が分離される。
このように、冷却過程において、第１融点以上第２融点未満の温度で、支持体１０を第１半田部２１側から分離して除去する。これにより、支持体１０側に設けられていた第１半田部２１と柱状電極部２２が、電極２４上に第２半田部２３を設けた電子部品本体２０Ａ側に転写された状態が得られる。
支持体１０の除去後は、更に、第１融点を下回る温度、例えば室温まで冷却を行う。この冷却の際には、第１融点未満の温度で、第１半田部２１が凝固する。これにより、図１２に示すような、電極２４上に第２半田部２３、柱状電極部２２及び第１半田部２１が積層された端子２５を有する電子部品２０が得られる。
得られる電子部品２０の端子２５は、柱状電極部２２の根元部が第２半田部２３で電極２４に接続された構造となる。柱状電極部２２の根元部に第２半田部２３を設けることで、このような第２半田部２３を設けずに柱状電極部２２を電極２４上に形成する場合に比べて、電極２４と柱状電極部２２との間の接続強度を高めることができる。第２半田部２３は、電極２４に設ける柱状電極部２２の根元部の接続強度を補強する補強部材として機能する。
このような端子２５を設けた電子部品２０は、他の電子部品と接続することができる。
図１３は電子装置の製造工程の一例を示す図である。尚、図１３（Ａ）及び図１３（Ｂ）には、各製造工程の要部断面を模式的に図示している。
まず、図１３（Ａ）に示すように、電子部品２０を、それが接続される他の電子部品３０の電子部品本体３０Ａと対向するように配置する。電子部品本体３０Ａは、半導体素子、半導体パッケージ、回路基板等である。尚、電子部品本体３０Ａの構成例については後述する（図１６〜図１８）。
電子部品３０は、その電子部品本体３０Ａの、電子部品２０が接続される側の表面３０ａに、電子部品２０の端子２５と対応する位置に設けられた電極３４（導体部、端子）を有している。電極３４上には、例えば、図１３（Ａ）に示すように、半田ペースト３６が設けられる。半田ペースト３６は、所定の半田材料の粒子とフラックスを含有する。半田ペースト３６には、電子部品２０の端子２５の第１半田部２１に用いられている半田材料の第１融点と同じか或いは同程度の融点の半田材料を含むものであって、第２半田部２３に用いられている半田材料の第２融点よりも低い融点のものを用いることができる。
このような電子部品３０の電極３４及び半田ペースト３６（端子）の配設面と、電子部品２０の端子２５の配設面とを、電極３４及び半田ペースト３６と、端子２５との位置合わせを行って対向させる。尚、電子部品２０側の端子２５の第１半田部２１上には、予めフラックスを設けておいてもよい。
電子部品２０と電子部品３０とを対向させた後、電子部品２０の端子２５を、電子部品３０の電極３４上の半田ペースト３６に接触させる。更に、端子２５の先端部の第１半田部２１に用いられている半田材料の第１融点以上の温度で且つ端子２５の根元部の第２半田部２３に用いられている半田材料の第２融点未満の温度で、加熱する。このような温度で加熱を行うことで、電子部品２０の端子２５の根元部に設けた第２半田部２３は溶融させずに、端子２５の先端部に設けた第１半田部２１、及び電極３４上に設けた半田ペースト３６を溶融させる。この溶融により一体化された、図１３（Ｂ）に示すような半田部４１によって、柱状電極部２２と電極３４とを接続する。尚、半田部４１には、第１半田部２１及び半田ペースト３６に用いた成分と、柱状電極部２２又は電極３４の成分とを含有する領域が含まれてもよい。
加熱後は、第１融点未満の温度、例えば室温まで冷却を行う。この冷却により、半田部４１を凝固する。これにより、図１３（Ｂ）に示すように、電子部品２０の柱状電極部２２が、半田部４１で電子部品３０の電極３４に接続された、電子装置４０が得られる。
尚、ここでは電子部品２０と電子部品３０の接続前に、予め電子部品３０の電極３４上に半田ペースト３６を形成するようにしたが、このような半田ペースト３６を設けずに、電子部品２０の端子２５と電子部品３０の電極３４とを接続することもできる。
上記のように、電子部品２０の柱状電極部２２は、その根元部を第２半田部２３によって補強されている。この第２半田部２３による補強により、電子装置４０では、柱状電極部２２と電極２４との接続強度の向上、電子部品２０と電子部品３０との接続部の強度の向上が図られている。
ここで、比較のため、別形態に係る電子装置の一例を図１４に示す。尚、図１４には、別形態に係る電子装置の一例の要部断面を模式的に図示している。
図１４に示す電子装置１００は、電子部品２０の電極２４上に、上記のような第２半田部２３を介さずに柱状電極部２２が設けられている点で、図１３に示した電子装置４０と相違する。このような柱状電極部２２は、適当なマスクを用い、電子部品本体２０Ａの電極２４上に、柱状電極部２２となる材料を、メッキ法を用いて堆積することで、形成することができる。
電子部品２０と電子部品３０の接続部に、この電子装置１００のような構造を採用した場合、図１４に示すＸ部のような電極２４と柱状電極部２２との間で、剥離が生じる等の不具合が発生することがある。
一例として、回路基板に半導体素子を実装した半導体装置（電子装置）では、それらの接続部のピッチが微細になると、接続部が断線する等の不具合が発生し易くなる。例えば、回路基板と半導体素子の接続部のピッチが２００μｍ以下、１００μｍ以下といった狭いピッチになると、その接続部のピラーは、直径が１００μｍ以下、アスペクト比が１以上といった微細なサイズになることがある。回路基板と半導体素子の間には、それらに用いられている材料の違いによって熱膨張率差が生じることがあり、回路基板と半導体素子の接続時や接続後に熱が加えられた際、それらの接続部に熱膨張率差に起因して応力が発生する場合がある。この応力によって、回路基板と半導体素子の接続部が断線してしまうことがある。また、回路基板と半導体素子の接続時や接続後に加えられる外力によって、回路基板と半導体素子の接続部が断線してしまうこともある。
図１４に示す電子装置１００のように、柱状電極部２２が電子部品２０の電極２４上に第２半田部２３を介さずに設けられている構造では、加熱により生じる応力や外力に起因して、電極２４と柱状電極部２２の間で剥離が生じ、断線する場合がある。
これに対し、上記図１３に示した電子装置４０では、電子部品２０側の柱状電極部２２の根元部が第２半田部２３によって補強されている。この第２半田部２３による補強により、柱状電極部２２が第２半田部２３を介さずに電極２４上に設けられたものに比べて、電子部品２０の電極２４と柱状電極部２２との接続強度を高めることが可能になる。そのため、電子部品２０と電子部品３０の接続部の強度を高めることが可能になり、接続部が比較的狭ピッチで配置される場合にも、電極２４と柱状電極部２２の間の剥離を抑え、電子部品２０と電子部品３０を高い信頼性で接続することが可能になる。
このように電子部品２０に、柱状電極部２２の根元部を第２半田部２３で補強した構造を採用することで、電子部品２０と電子部品３０の接続信頼性に優れる電子装置４０を実現することが可能になる。
また、電子部品２０の端子２５には、柱状電極部２２の先端部に、根元部の第２半田部２３よりも低融点の半田材料を用いた第１半田部２１を設ける。電子部品２０と電子部品３０の接続時には、柱状電極部２２の根元部を第２半田部２３で補強しながら、第２半田部２３に用いられている半田材料の第２融点よりも低い温度で第１半田部２１を溶融し、凝固して、電極３４に接続する。そのため、比較的低温の条件を用いて、電子部品２０と電子部品３０の接続を行うことができる。
また、電子部品２０の端子２５を接続する、相手側の電子部品３０の端子構造は、上記図１３のような例には限定されない。
図１５は電子装置の製造工程の別例を示す図である。尚、図１５（Ａ）及び図１５（Ｂ）には、各製造工程の要部断面を模式的に図示している。
この例では、図１５（Ａ）に示すように、電子部品３０の電子部品本体３０Ａ（基板）に設けられた電極３４（導体部）上に、電子部品２０の端子２５と同様に、第２半田部３３、柱状電極部３２及び第１半田部３１が積層された端子３５が設けられる。
ここで、電子部品３０の端子３５の第１半田部３１には、電子部品２０の端子２５の第１半田部２１と同様の半田材料が用いられる。電子部品３０の端子３５の柱状電極部３２には、電子部品２０の端子２５の柱状電極部２２と同様の導体材料が用いられる。電子部品３０の端子３５の第２半田部３３には、電子部品２０の端子２５の第２半田部２３と同様の半田材料が用いられる。電子部品３０の端子３５は、電子部品２０の端子２５について述べた上記図１〜図１２の例に従って、電子部品本体３０Ａの電極３４上に形成することができる。
端子２５を設けた電子部品２０と、端子３５を設けた電子部品３０とを接続する際は、図１５（Ａ）に示すように、互いの端子２５及び端子３５の配設面を、対応する位置の端子２５と端子３５の位置合わせを行って、対向させる。尚、端子２５の第１半田部２１上又は端子３５の第１半田部３１上には、予めフラックスを設けておいてもよい。
電子部品２０と電子部品３０とを対向させた後、対応する端子２５と端子３５とを接触させる。更に、互いの第１半田部２１及び第１半田部３１に用いられている半田材料の融点以上の温度で且つ根元部の第２半田部２３及び第２半田部３３に用いられている半田材料の融点未満の温度で、加熱する。このような温度で加熱を行うことで、第２半田部２３及び第２半田部３３は溶融させずに、第１半田部２１及び第１半田部３１を溶融させる。この溶融により一体化された、図１５（Ｂ）に示すような半田部５１によって、柱状電極部２２と柱状電極部３２とを接続する。尚、半田部５１には、第１半田部２１及び第１半田部３１に用いた成分と、柱状電極部２２又は柱状電極部３２の成分とを含有する領域が含まれてもよい。
加熱後は、例えば室温まで冷却を行い、半田部５１を凝固する。これにより、図１５（Ｂ）に示すように、電子部品２０の柱状電極部２２と、電子部品３０の柱状電極部３２とが、半田部５１で接続された、電子装置５０が得られる。
このような電子装置５０では、電子部品２０側の柱状電極部２２の根元部が第２半田部２３によって補強され、電子部品３０側の柱状電極部３２の根元部が第２半田部３３によって補強されている。柱状電極部２２と柱状電極部３２を接続する場合でも、第２半田部２３及び第２半田部３３による根元部の補強により、それらが設けられていないものに比べて、電極２４と柱状電極部２２、及び電極３４と柱状電極部３２の接続強度を高めることが可能になる。これにより、電子部品２０と電子部品３０の接続部の強度を高め、電子部品２０と電子部品３０の接続信頼性に優れる電子装置５０を実現することが可能になる。
尚、電子装置４０の電子部品２０と電子部品３０の間、電子装置５０の電子部品２０と電子部品３０の間には、接続強度を高めるために、アンダーフィル樹脂が充填されてもよい。
以上の説明では、支持体１０上に形成した第１半田部２１及び柱状電極部２２を、電子部品本体２０Ａの電極２４上に設けた第２半田部２３に転写する方法（転写法）を例示した。このような方法により、電子部品本体２０Ａの電極２４上に第２半田部２３、柱状電極部２２及び第１半田部２１の積層構造を有する端子２５を形成する。
ここで、上記のような転写法によらず、電子部品本体２０Ａの電極２４上に、第２半田部２３をメッキ法で形成し、更にその上に柱状電極部２２及び第１半田部２１をメッキ法で形成する方法を用いると、端子２５の形成時間が長くなってしまう場合がある。
例えば、電子部品本体２０Ａの電極２４上に第２半田部２３をメッキ法で形成する際、第２半田部２３を、それが柱状電極部２２の根元部の補強部材として機能し得る膜厚（体積）で形成するためには、１時間以上といった比較的長いメッキ時間を要してしまう。
これに対し、上記の転写法によれば、例えば、電極２４上に所定の半田材料を含む半田ペーストを所定の膜厚で塗布して第２半田部２３を形成することができる（図８）。このような方法を用いると、所定の膜厚の第２半田部２３を比較的短時間で電極２４上に形成することができる。
更に、電極２４上に第２半田部２３、柱状電極部２２及び第１半田部２１をメッキ法で形成する方法では、第１半田部２１の溶融温度で加熱して相手側の電子部品３０と接続する前に、第２半田部２３の第２融点以上の温度で加熱しておくことが望まれる。このような加熱を行わないと、相手側の電子部品３０との接続時及び接続後において、第２半田部２３が一度も溶融されないことが起こり得る。加熱を行うことで、相手側の電子部品３０との接続前に、予め第２半田部２３を溶融させ、柱状電極部２２との接続の強度向上、安定化を図ることができる。しかし、電極２４上に第２半田部２３、柱状電極部２２及び第１半田部２１をメッキ法で形成した後、このような加熱を行うと、根元部を溶融状態の第２半田部２３で支持されているだけの柱状電極部２２の位置が安定しなかったり、傾いたりする恐れがある。その結果、得られた電子部品２０を、相手側の電子部品３０と精度良く接続することができなくなることが起こり得る。
これに対し、上記の転写法によれば、柱状電極部２２を電子部品本体２０Ａ側に転写する際に、第２融点以上の温度で加熱を行い、第２半田部２３を溶融させる（図９及び図１０）。これにより、第１半田部２１の溶融温度で加熱して相手側の電子部品３０と接続する前に、予め第２半田部２３を溶融させ、柱状電極部２２との接続の強度向上、安定化を図ることができる。この第２融点以上の温度での加熱の際には、柱状電極部２２の先端部側に第１半田部２１を介して支持体１０が設けられている（図９及び図１０）。そのため、上記のようなセルフアライメント効果により、高い位置精度で柱状電極部２２を配置することができる。
また、端子２５を比較的狭いピッチで形成する場合、電極２４上に第２半田部２３、柱状電極部２２及び第１半田部２１をメッキ法で形成する方法では、第２半田部２３の酸化膜除去、濡れ性向上の目的でフラックスを供給することが難しい。例えば、狭ピッチで配置された電極２４上に第２半田部２３、柱状電極部２２及び第１半田部２１をメッキして端子を形成した後では、形成した端子が密集していることで、各々の第２半田部２３にフラックスを行き渡らせることが難しい場合がある。また、フラックスを供給できた場合でも、第１半田部２１の溶融温度で加熱して相手側の電子部品３０と接続する前に、第２半田部２３の溶融温度で加熱を行うと、前述のような位置ずれや傾きが生じ得る。このような第２半田部２３を溶融させる温度での加熱を行わないと、柱状電極部２２との接続の強度向上、安定化の効果、フラックスによる酸化膜除去、濡れ性向上の効果を得ることは難しくなる。
これに対し、上記の転写法によれば、例えば、支持体１０側に設けた柱状電極部２２を電子部品本体２０Ａ側に転写する前に、電子部品本体２０Ａの電極２４上に第２半田部２３として、フラックスを含有する半田ペーストを設けることができる（図８（Ａ））。或いは、第２半田部２３上にフラックスを設けることができる（図８（Ｂ））。そして、柱状電極部２２を電子部品本体２０Ａ側に転写する際に、第２融点以上の加熱で第２半田部２３を溶融させる（図９及び図１０）。これにより、第２半田部２３の柱状電極部２２との接続の強度向上、安定化、第２半田部２３の酸化膜除去、濡れ性向上を図ることができ、第２半田部２３上に形成される柱状電極部２２の根元部を強固に補強することができる。
このように、上記の転写法では、補強部材として機能し得る膜厚の第２半田部２３を効率的に形成し、その上に柱状電極部２２を高い位置精度で形成して、柱状電極部２２の根元部を強固に補強することが可能である。
尚、ここでは電子部品２０の端子２５を例にして述べたが、電子部品３０に端子３５を設ける場合の、その端子３５についても、この電子部品２０の端子２５について述べたのと同様のことが言える。
以上説明したような端子２５を設ける電子部品本体２０Ａ、端子３５を設ける電子部品本体３０Ａには、各種電子部品を用いることができ、例えば、前述のように、半導体素子、半導体パッケージ又は回路基板を用いることができる。半導体素子、半導体パッケージ、回路基板としては、例えば、それぞれ以下の図１６、図１７、図１８に示すような構成を有するものを用いることができる。
図１６は半導体素子の一例を示す図である。尚、図１６には、半導体素子の一例の要部断面を模式的に図示している。
図１６に示す半導体素子２００は、トランジスタ等の素子が設けられた半導体基板２１０と、半導体基板２１０上に設けられた配線層２２０とを有する。
半導体基板２１０には、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）等の基板が用いられる。このような半導体基板２１０に、トランジスタ、容量、抵抗等の素子が設けられる。図１６には素子の一例として、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ２３０を図示している。
ＭＯＳトランジスタ２３０は、半導体基板２１０に設けられた素子分離領域２１０ａにより画定された素子領域に設けられる。ＭＯＳトランジスタ２３０は、半導体基板２１０上にゲート絶縁膜２３１を介して形成されたゲート電極２３２と、ゲート電極２３２の両側の半導体基板２１０内に形成されたソース領域２３３及びドレイン領域２３４とを有する。ゲート電極２３２の側壁には、絶縁膜のスペーサ２３５が設けられる。
このようなＭＯＳトランジスタ２３０等が設けられた半導体基板２１０上に、配線層２２０が設けられる。配線層２２０は、半導体基板２１０に設けられたＭＯＳトランジスタ２３０等に電気的に接続された導体部２２１（配線及びビア）と、導体部２２１を覆う絶縁部２２２とを有する。図１６には一例として、ＭＯＳトランジスタ２３０のソース領域２３３及びドレイン領域２３４に電気的に接続された導体部２２１を図示している。導体部２２１には、Ｃｕ、Ａｌ等の各種導体材料が用いられる。絶縁部２２２には、酸化シリコン等の無機絶縁材料や、樹脂等の有機絶縁材料が用いられる。配線層２２０には、内部の導体部２２１に電気的に接続された、外部接続用の電極２２３（上記の電極２４又は電極３４に相当）が設けられる。
このような半導体素子２００の電極２２３上に、第２半田部２３、柱状電極部２２及び第１半田部２１を有する端子２５、又は、第２半田部３３、柱状電極部３２及び第１半田部３１を有する端子３５が、上記図１〜図１２の例に従って、形成される。
図１７は半導体パッケージの一例を示す図である。尚、図１７には、半導体パッケージの一例の要部断面を模式的に図示している。
図１７に示す半導体パッケージ３００は、パッケージ基板（回路基板）４００と、パッケージ基板４００上に搭載された半導体素子５００と、半導体素子５００を封止する封止層６００とを有する。
パッケージ基板４００には、例えば、プリント基板が用いられる。パッケージ基板４００は、導体部４１０（配線及びビア）と、導体部４１０を覆う絶縁部４２０とを有する。導体部４１０には、Ｃｕ、Ａｌ等の各種導体材料が用いられる。絶縁部４２０には、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂等の樹脂材料、そのような樹脂材料をガラス繊維や炭素繊維に含浸した複合樹脂材料等が用いられる。
このようなパッケージ基板４００上に、半導体素子５００が、それに設けられた半田バンプ５１０で電気的に接続（フリップチップボンディング）される。パッケージ基板４００と半導体素子５００の間には、アンダーフィル樹脂６１０が充填される。パッケージ基板４００上の半導体素子５００は、封止層６００で封止される。封止層６００には、エポキシ樹脂等の樹脂材料、そのような樹脂材料に絶縁性フィラーを含有させた材料等が用いられる。パッケージ基板４００の、半導体素子５００搭載面と反対側の表面には、内部の導体部４１０に電気的に接続された、外部接続用の電極４１１（上記の電極２４又は電極３４に相当）が設けられる。
このような半導体パッケージ３００の電極４１１上に、第２半田部２３、柱状電極部２２及び第１半田部２１を有する端子２５、又は、第２半田部３３、柱状電極部３２及び第１半田部３１を有する端子３５が、上記図１〜図１２の例に従って、形成される。
尚、半導体素子５００は、パッケージ基板４００にワイヤボンディングで電気的に接続されてもよい。更にまた、パッケージ基板４００上には、複数の半導体素子５００が搭載されてもよく、半導体素子５００のほか、チップコンデンサ等の他の電子部品が搭載されてもよい。
図１８は回路基板の一例を示す図である。尚、図１８には、回路基板の一例の要部断面を模式的に図示している。
図１８には、回路基板７００として、複数の配線層を含む多層プリント基板を例示している。回路基板７００は、上記図１７に示したパッケージ基板４００と同様、Ｃｕ、Ａｌ等の導体部７１０（配線及びビア）と、導体部７１０を覆う樹脂材料等の絶縁部７２０とを有する。回路基板７００には、内部の導体部７１０に電気的に接続された、外部接続用の電極７１１（上記の電極２４又は電極３４に相当）が設けられる。
このような回路基板７００の電極７１１上に、第２半田部２３、柱状電極部２２及び第１半田部２１を有する端子２５、又は、第２半田部３３、柱状電極部３２及び第１半田部３１を有する端子３５が、上記図１〜図１２の例に従って、形成される。
電子部品本体２０Ａ、電子部品本体３０Ａには、例えば図１６、図１７、図１８に例示したような半導体素子２００、半導体パッケージ３００、回路基板７００を用いることができる。これらに、上記図１〜図１２又はその例に従い、端子２５、端子３５を形成して、それぞれ電子部品２０、電子部品３０を形成することができる。そして、上記図１３に示したように、端子２５を形成した電子部品２０と、端子３５を形成していない電子部品３０とを接続し、電子装置４０を得ることができる。或いは、上記図１５に示したように、端子２５を形成した電子部品２０と、端子３５を形成した電子部品３０とを接続し、電子装置５０を得ることができる。
尚、接続する電子部品２０と電子部品３０の組合せとしては、例えば、半導体素子と回路基板の組合せ、半導体パッケージと回路基板の組合せ、半導体素子と半導体パッケージの組合せがある。このほか、接続する電子部品２０と電子部品３０の組合せとしては、半導体素子同士の組合せ、半導体パッケージ同士の組合せ、回路基板同士の組合せがある。
また、以上説明したような端子２５及び端子３５を形成する手法は、様々な電子部品の、様々なピッチやサイズで形成される端子に、適用することができる。例えば、隣接端子間のピッチが２００μｍ以下といった比較的狭いピッチである場合や、個々の端子がアスペクト比１以上といった比較的微細なサイズである場合に限らず、様々なピッチやアスペクト比の端子の形成に適用可能である。
以下、実施例について述べる。
〔実施例１〕
ガラスエポキシ基板上に、膜厚１μｍ〜２μｍのＣｕシード層を形成した後、その上に、膜厚１００μｍのドライフィルムレジストを形成し、直径１００μｍの開口部を２００μｍのピッチで形成した。この開口部の底に露出するＣｕシード層上に、電解メッキ法により、膜厚２０μｍのＳｎ−Ｂｉ半田（Ｂｉ；５８ｗｔ％，融点約１３９℃）を形成し、Ｓｎ−Ｂｉ半田部（第１半田部）を形成した。次いで、形成したＳｎ−Ｂｉ半田部上に、電解メッキ法により、Ｓｎ−Ｂｉ半田との合計膜厚が１００μｍとなる膜厚までＣｕを堆積し、Ｃｕ電極部（柱状電極部）を形成した。
一方、電子部品本体として、表面に電極を備える半導体素子を準備した。その半導体素子の電極上に、粒径１５μｍ〜２５μｍのＳｎ−Ａｇ−Ｃｕ半田（Ａｇ；３ｗｔ％，Ｃｕ；０．５ｗｔ％，融点約２１７℃）を含む半田ペーストを印刷法により塗布し、Ｓｎ−Ａｇ−Ｃｕ半田部（第２半田部）を形成した。
このように電極にＳｎ−Ａｇ−Ｃｕ半田部を形成した半導体素子と、Ｓｎ−Ｂｉ半田部及びＣｕ電極部を形成したガラスエポキシ基板とを、Ｓｎ−Ａｇ−Ｃｕ半田部とＣｕ電極部の位置合わせを行って、対向させた。そして、Ｓｎ−Ａｇ−Ｃｕ半田部とＣｕ電極部とを接触させ、リフロー装置を用い、Ｎ2雰囲気（酸素（Ｏ2）濃度１００ｐｐｍ以下）中、Ｓｎ−Ａｇ−Ｃｕ半田の融点以上の温度（最大温度２４０℃）で加熱した。これにより、Ｓｎ−Ａｇ−Ｃｕ半田部を溶融し、Ｓｎ−Ａｇ−Ｃｕ半田部とＣｕ電極部とを接続した。
加熱後、冷却を行い、その冷却過程における１８０℃の温度（Ｓｎ−Ａｇ−Ｃｕ半田部が凝固し且つＳｎ−Ｂｉ半田部が溶融している温度）でガラスエポキシ基板を除去した。このようにして、半導体素子の電極上のＳｎ−Ａｇ−Ｃｕ半田部に、ガラスエポキシ基板側に設けたＣｕ電極部及びＳｎ−Ｂｉ半田部を転写した状態を得た。
冷却過程でのガラスエポキシ基板の除去後、更に降温し、室温まで冷却した。これにより、Ｓｎ−Ａｇ−Ｃｕ半田部、Ｃｕ電極部及びＳｎ−Ｂｉ半田部を有する端子が電極上に設けられた半導体素子を得た。
また、表面に電極を備える回路基板を準備し、その電極上に、Ｓｎ−Ｂｉ半田（Ｂｉ；５８ｗｔ％，融点約１３９℃）を含むＳｎ−Ｂｉ半田ペーストを印刷法により塗布した。この回路基板に、Ｓｎ−Ａｇ−Ｃｕ半田部、Ｃｕ電極部及びＳｎ−Ｂｉ半田部を有する端子を備えた半導体素子を、互いの電極と端子の位置合わせを行って対向させた。そして、回路基板の電極上のＳｎ−Ｂｉ半田ペーストと、半導体素子の端子の先端部に設けられているＳｎ−Ｂｉ半田部とを接触させ、Ｓｎ−Ｂｉ半田の融点以上且つＳｎ−Ａｇ−Ｃｕ半田の融点未満の温度で加熱し、その後、冷却した。これにより、半導体素子の端子の根元部に設けたＳｎ−Ａｇ−Ｃｕ半田部を溶融させずに、端子の先端部に設けたＳｎ−Ｂｉ半田部及び回路基板の電極上のＳｎ−Ｂｉ半田ペーストを溶融、一体化させ、回路基板に半導体素子が実装された半導体装置を得た。
〔実施例２〕
ガラスエポキシ基板上に、膜厚１μｍ〜２μｍのＣｕシード層を形成した後、その上に、膜厚１００μｍのドライフィルムレジストを形成し、直径７５μｍの開口部を１５０μｍのピッチで形成した。この開口部の底に露出するＣｕシード層上に、電解メッキ法により、膜厚２０μｍのＳｎ−Ｂｉ半田（Ｂｉ；５８ｗｔ％，融点約１３９℃）を形成し、Ｓｎ−Ｂｉ半田部（第１半田部）を形成した。次いで、形成したＳｎ−Ｂｉ半田部上に、電解メッキ法により、Ｓｎ−Ｂｉ半田との合計膜厚が７５μｍとなる膜厚までＣｕを堆積し、Ｃｕ電極部（柱状電極部）を形成した。
一方、電子部品本体として、表面に電極を備える半導体素子を準備した。その半導体素子の電極上に、粒径１５μｍ〜２５μｍのＳｎ−Ａｇ−Ｃｕ半田（Ａｇ；３ｗｔ％，Ｃｕ；０．５ｗｔ％，融点約２１７℃）を含む半田ペーストを印刷法により塗布し、Ｓｎ−Ａｇ−Ｃｕ半田部（第２半田部）を形成した。
このように電極にＳｎ−Ａｇ−Ｃｕ半田部を形成した半導体素子と、Ｓｎ−Ｂｉ半田部及びＣｕ電極部を形成したガラスエポキシ基板とを、Ｓｎ−Ａｇ−Ｃｕ半田部とＣｕ電極部の位置合わせを行って、対向させた。そして、Ｓｎ−Ａｇ−Ｃｕ半田部とＣｕ電極部とを接触させ、リフロー装置を用い、Ｎ2雰囲気（Ｏ2濃度１００ｐｐｍ以下）中、Ｓｎ−Ａｇ−Ｃｕ半田の融点以上の温度（最大温度２４０℃）で加熱した。これにより、Ｓｎ−Ａｇ−Ｃｕ半田部を溶融し、Ｓｎ−Ａｇ−Ｃｕ半田部とＣｕ電極部とを接続した。
加熱後、冷却を行い、その冷却過程における１８０℃の温度でガラスエポキシ基板を除去し、半導体素子の電極上のＳｎ−Ａｇ−Ｃｕ半田部に、ガラスエポキシ基板側に設けたＣｕ電極部及びＳｎ−Ｂｉ半田部を転写した状態を得た。
冷却過程でのガラスエポキシ基板の除去後、室温まで冷却した。これにより、Ｓｎ−Ａｇ−Ｃｕ半田部、Ｃｕ電極部及びＳｎ−Ｂｉ半田部を有する端子が電極上に設けられた半導体素子を得た。
また、表面に電極を備える回路基板を準備し、その電極上に、Ｓｎ−Ｂｉ半田（Ｂｉ；５８ｗｔ％，融点約１３９℃）を含むＳｎ−Ｂｉ半田ペーストを印刷法により塗布した。この回路基板に、Ｓｎ−Ａｇ−Ｃｕ半田部、Ｃｕ電極部及びＳｎ−Ｂｉ半田部を有する端子を備えた半導体素子を、互いの電極と端子の位置合わせを行って対向させた。そして、回路基板の電極上のＳｎ−Ｂｉ半田ペーストと、半導体素子の端子の先端部に設けられているＳｎ−Ｂｉ半田部とを接触させ、Ｓｎ−Ｂｉ半田の融点以上且つＳｎ−Ａｇ−Ｃｕ半田の融点未満の温度で加熱し、その後、冷却した。これにより、端子の先端部に設けたＳｎ−Ｂｉ半田部及び回路基板の電極上のＳｎ−Ｂｉ半田ペーストを溶融、一体化させ、回路基板に半導体素子が実装された半導体装置を得た。
〔実施例３〕
ガラスエポキシ基板上に、膜厚１μｍ〜２μｍのＣｕシード層を形成した後、その上に、膜厚１００μｍのドライフィルムレジストを形成し、直径１００μｍの開口部を２００μｍのピッチで形成した。この開口部の底に露出するＣｕシード層上に、電解メッキ法により、膜厚２０μｍのＳｎ−Ｂｉ半田（Ｂｉ；５８ｗｔ％，融点約１３９℃）を形成し、Ｓｎ−Ｂｉ半田部（第１半田部）を形成した。次いで、形成したＳｎ−Ｂｉ半田部上に、電解メッキ法により、Ｓｎ−Ｂｉ半田との合計膜厚が５０μｍとなる膜厚までＣｕを堆積し、Ｃｕ電極部（柱状電極部）を形成した。
一方、電子部品本体として、表面に電極を備える半導体素子を準備した。その半導体素子の電極上に、粒径１５μｍ〜２５μｍのＳｎ−Ａｇ−Ｃｕ半田（Ａｇ；３ｗｔ％，Ｃｕ；０．５ｗｔ％，融点約２１７℃）を含む半田ペーストを印刷法により塗布し、Ｓｎ−Ａｇ−Ｃｕ半田部（第２半田部）を形成した。
このように電極にＳｎ−Ａｇ−Ｃｕ半田部を形成した半導体素子と、Ｓｎ−Ｂｉ半田部及びＣｕ電極部を形成したガラスエポキシ基板とを、Ｓｎ−Ａｇ−Ｃｕ半田部とＣｕ電極部の位置合わせを行って、対向させた。そして、Ｓｎ−Ａｇ−Ｃｕ半田部とＣｕ電極部とを接触させ、リフロー装置を用い、Ｎ2雰囲気（Ｏ2濃度１００ｐｐｍ以下）中、Ｓｎ−Ａｇ−Ｃｕ半田の融点以上の温度（最大温度２４０℃）で加熱した。これにより、Ｓｎ−Ａｇ−Ｃｕ半田部を溶融し、Ｓｎ−Ａｇ−Ｃｕ半田部とＣｕ電極部とを接続した。
加熱後、冷却を行い、その冷却過程における１８０℃の温度でガラスエポキシ基板を除去し、半導体素子の電極上のＳｎ−Ａｇ−Ｃｕ半田部に、ガラスエポキシ基板側に設けたＣｕ電極部及びＳｎ−Ｂｉ半田部を転写した状態を得た。
冷却過程でのガラスエポキシ基板の除去後、室温まで冷却した。これにより、Ｓｎ−Ａｇ−Ｃｕ半田部、Ｃｕ電極部及びＳｎ−Ｂｉ半田部を有する端子が電極上に設けられた半導体素子を得た。
また、表面に電極を備える回路基板を準備し、その電極上に、Ｓｎ−Ｂｉ半田（Ｂｉ；５８ｗｔ％，融点約１３９℃）を含むＳｎ−Ｂｉ半田ペーストを印刷法により塗布した。この回路基板に、Ｓｎ−Ａｇ−Ｃｕ半田部、Ｃｕ電極部及びＳｎ−Ｂｉ半田部を有する端子を備えた半導体素子を、互いの電極と端子の位置合わせを行って対向させた。そして、回路基板の電極上のＳｎ−Ｂｉ半田ペーストと、半導体素子の端子の先端部に設けられているＳｎ−Ｂｉ半田部とを接触させ、Ｓｎ−Ｂｉ半田の融点以上且つＳｎ−Ａｇ−Ｃｕ半田の融点未満の温度で加熱し、その後、冷却した。これにより、端子の先端部に設けたＳｎ−Ｂｉ半田部及び回路基板の電極上のＳｎ−Ｂｉ半田ペーストを溶融、一体化させ、回路基板に半導体素子が実装された半導体装置を得た。
〔実施例４〕
ガラスエポキシ基板上に、膜厚１μｍ〜２μｍのＣｕシード層を形成した後、その上に、膜厚１００μｍのドライフィルムレジストを形成し、直径７５μｍの開口部を１５０μｍのピッチで形成した。この開口部の底に露出するＣｕシード層上に、電解メッキ法により、膜厚２０μｍのＳｎ−Ｂｉ半田（Ｂｉ；５８ｗｔ％，融点約１３９℃）を形成し、Ｓｎ−Ｂｉ半田部（第１半田部）を形成した。次いで、形成したＳｎ−Ｂｉ半田部上に、電解メッキ法により、Ｓｎ−Ｂｉ半田との合計膜厚が５５μｍとなる膜厚までＣｕを堆積し、Ｃｕ電極部（柱状電極部）を形成した。
一方、電子部品本体として、表面に電極を備える半導体素子を準備した。その半導体素子の電極上に、粒径１５μｍ〜２５μｍのＳｎ−Ａｇ−Ｃｕ半田（Ａｇ；３ｗｔ％，Ｃｕ；０．５ｗｔ％，融点約２１７℃）を含む半田ペーストを印刷法により塗布し、Ｓｎ−Ａｇ−Ｃｕ半田部（第２半田部）を形成した。
このように電極にＳｎ−Ａｇ−Ｃｕ半田部を形成した半導体素子と、Ｓｎ−Ｂｉ半田部及びＣｕ電極部を形成したガラスエポキシ基板とを、Ｓｎ−Ａｇ−Ｃｕ半田部とＣｕ電極部の位置合わせを行って、対向させた。そして、Ｓｎ−Ａｇ−Ｃｕ半田部とＣｕ電極部とを接触させ、リフロー装置を用い、Ｎ2雰囲気（Ｏ2濃度１００ｐｐｍ以下）中、Ｓｎ−Ａｇ−Ｃｕ半田の融点以上の温度（最大温度２４０℃）で加熱した。これにより、Ｓｎ−Ａｇ−Ｃｕ半田部を溶融し、Ｓｎ−Ａｇ−Ｃｕ半田部とＣｕ電極部とを接続した。
加熱後、冷却を行い、その冷却過程における１８０℃の温度でガラスエポキシ基板を除去し、半導体素子の電極上のＳｎ−Ａｇ−Ｃｕ半田部に、ガラスエポキシ基板側に設けたＣｕ電極部及びＳｎ−Ｂｉ半田部を転写した状態を得た。
冷却過程でのガラスエポキシ基板の除去後、室温まで冷却した。これにより、Ｓｎ−Ａｇ−Ｃｕ半田部、Ｃｕ電極部及びＳｎ−Ｂｉ半田部を有する端子が電極上に設けられた半導体素子を得た。
また、表面に電極を備える回路基板を準備し、その電極上に、Ｓｎ−Ｂｉ半田（Ｂｉ；５８ｗｔ％，融点約１３９℃）を含むＳｎ−Ｂｉ半田ペーストを印刷法により塗布した。この回路基板に、Ｓｎ−Ａｇ−Ｃｕ半田部、Ｃｕ電極部及びＳｎ−Ｂｉ半田部を有する端子を備えた半導体素子を、互いの電極と端子の位置合わせを行って対向させた。そして、回路基板の電極上のＳｎ−Ｂｉ半田ペーストと、半導体素子の端子の先端部に設けられているＳｎ−Ｂｉ半田部とを接触させ、Ｓｎ−Ｂｉ半田の融点以上且つＳｎ−Ａｇ−Ｃｕ半田の融点未満の温度で加熱し、その後、冷却した。これにより、端子の先端部に設けたＳｎ−Ｂｉ半田部及び回路基板の電極上のＳｎ−Ｂｉ半田ペーストを溶融、一体化させ、回路基板に半導体素子が実装された半導体装置を得た。
〔実施例５〕
上記の〔実施例１〕〜〔実施例４〕のようにして回路基板に半導体素子を実装した半導体装置について、電気的導通に問題がないことを確認した後、接続信頼性の評価を行った。−２５℃〜１２５℃の繰り返し温度サイクル試験を５００サイクル行った結果、抵抗上昇は１０％以下と良好であった。また、温度１２１℃、湿度８５％の環境下に１０００時間放置した後も、温度サイクル試験同様、抵抗上昇は１０％以下と良好であった。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 第１基板上に、第１融点の半田を含む第１半田部と、前記第１半田部上に立設された柱状電極部とを配設する工程と、
第２基板に設けられた導体部上に、前記第１融点よりも高い第２融点の半田を含む第２半田部を配設する工程と、
前記第１基板と前記第２基板とを対向させ、前記第２融点以上の温度で前記柱状電極部と前記第２半田部とを接続する工程と、
前記柱状電極部と前記第２半田部との接続後、前記第１融点以上前記第２融点未満の温度で前記第１基板を除去する工程と
を含むことを特徴とする電子部品の製造方法。
（付記２） 前記第１基板上に前記第１半田部と前記柱状電極部とを配設する工程は、
前記第１基板上に、メッキ法を用いて前記第１半田部を配設する工程と、
前記第１半田部上に、メッキ法を用いて前記柱状電極部を配設する工程と
を含むことを特徴とする付記１に記載の電子部品の製造方法。
（付記３） 前記導体部上に前記第２半田部を配設する工程は、前記導体部上に、前記第２融点の半田を含むペーストを配設する工程を含むことを特徴とする付記１又は２に記載の電子部品の製造方法。
（付記４） 前記導体部上に前記第２半田部を配設する工程は、前記導体部上に、前記第２融点の半田とフラックスとを配設する工程を含むことを特徴とする付記１乃至３のいずれかに記載の電子部品の製造方法。
（付記５） 前記柱状電極部と前記第２半田部とを接続する工程は、前記第２融点以上の温度で溶融した前記第１半田部と前記第２半田部とに挟まれた前記柱状電極部が、対向した前記第１基板と前記第２基板の間で自己整合的に前記導体部の上方に配置される工程を含むことを特徴とする付記１乃至４のいずれかに記載の電子部品の製造方法。
（付記６） 前記第１基板を除去する工程は、前記第２融点以上の温度から降温する過程の、前記第１融点以上前記第２融点未満の温度で、前記第１基板を除去する工程を含むことを特徴とする付記１乃至５のいずれかに記載の電子部品の製造方法。
（付記７） 第１端子を有する第１電子部品を準備する工程と、
第２端子を有する第２電子部品を準備する工程と、
前記第１電子部品と前記第２電子部品とを対向させ、前記第１端子と前記第２端子とを接続する工程と
を含み、
前記第１電子部品を準備する工程は、
第１基板上に、第１融点の半田を含む第１半田部と、前記第１半田部上に立設された第１柱状電極部とを配設する工程と、
前記第１電子部品に設けられた第１導体部上に、前記第１融点よりも高い第２融点の半田を含む第２半田部を配設する工程と、
前記第１基板と前記第１電子部品とを対向させ、前記第２融点以上の温度で前記第１柱状電極部と前記第２半田部とを接続する工程と、
前記第１柱状電極部と前記第２半田部との接続後、前記第１融点以上前記第２融点未満の温度で前記第１基板を除去し、前記第１導体部上に前記第２半田部と前記第１柱状電極部と前記第１半田部とを備える前記第１端子を形成する工程と
を含み、
前記第１端子と前記第２端子とを接続する工程は、前記第１融点以上前記第２融点未満の温度で、前記第１端子の前記第１半田部と前記第２端子とを接続する工程を含むことを特徴とする電子装置の製造方法。
（付記８） 準備される前記第２電子部品の前記第２端子は、前記第１端子の前記第１半田部と接続される部位に、前記第２融点よりも低い第３融点の半田を含む第３半田部を備えることを特徴とする付記７に記載の電子装置の製造方法。
（付記９） 前記第２電子部品を準備する工程は、
第２基板上に、前記第２融点よりも低い第３融点の半田を含む第３半田部と、前記第３半田部上に立設された第２柱状電極部とを配設する工程と、
前記第２電子部品に設けられた第２導体部上に、前記第２融点と同じか又は前記第２融点よりも高い第４融点の半田を含む第４半田部を配設する工程と、
前記第２基板と前記第２電子部品とを対向させ、前記第４融点以上の温度で前記第２柱状電極部と前記第４半田部とを接続する工程と、
前記第２柱状電極部と前記第４半田部との接続後、前記第３融点以上前記第４融点未満の温度で前記第２基板を除去し、前記第２導体部上に前記第４半田部と前記第２柱状電極部と前記第３半田部とを備える前記第２端子を形成する工程と
を含み、
前記第１端子と前記第２端子とを接続する工程は、前記第１融点以上前記第２融点未満の温度、且つ、前記第３融点以上前記第４融点未満の温度で、前記第１端子の前記第１半田部と前記第２端子の前記第３半田部とを接続する工程を含むことを特徴とする付記７又は８に記載の電子装置の製造方法。
１ａ，１ｂ 構造体
１０ 支持体
１１ 基板
１１ａ，２０ａ，３０ａ 表面
１２ 導体膜
１３ レジスト
１３ａ 開口部
２０，３０ 電子部品
２０Ａ，３０Ａ 電子部品本体
２１，３１ 第１半田部
２２，３２ 柱状電極部
２３，３３ 第２半田部
２４，３４，２２３，４１１，７１１ 電極
２５，３５ 端子
２６ フラックス
３６ 半田ペースト
４０，５０，１００ 電子装置
４１，５１ 半田部
２００，５００ 半導体素子
２１０ 半導体基板
２１０ａ 素子分離領域
２２０ 配線層
２２１，４１０，７１０ 導体部
２２２，４２０，７２０ 絶縁部
２３０ ＭＯＳトランジスタ
２３１ ゲート絶縁膜
２３２ ゲート電極
２３３ ソース領域
２３４ ドレイン領域
２３５ スペーサ
３００ 半導体パッケージ
４００ パッケージ基板
５１０ 半田バンプ
６００ 封止層
６１０ アンダーフィル樹脂
７００ 回路基板

Claims (4)

  1. 第１基板上に、第１融点の半田を含む第１半田部と、前記第１半田部上に立設された柱状電極部とを配設する工程と、
    第２基板に設けられた導体部上に、前記第１融点よりも高い第２融点の半田を含む第２半田部を配設する工程と、
    前記第１基板と前記第２基板とを対向させ、前記第２融点以上の温度で前記柱状電極部と前記第２半田部とを接続する工程と、
    前記柱状電極部と前記第２半田部との接続後、前記第１融点以上前記第２融点未満の温度で前記第１基板を除去する工程と
    を含むことを特徴とする電子部品の製造方法。
  2. 前記第１基板上に前記第１半田部と前記柱状電極部とを配設する工程は、
    前記第１基板上に、メッキ法を用いて前記第１半田部を配設する工程と、
    前記第１半田部上に、メッキ法を用いて前記柱状電極部を配設する工程と
    を含むことを特徴とする請求項１に記載の電子部品の製造方法。
  3. 前記導体部上に前記第２半田部を配設する工程は、前記導体部上に、前記第２融点の半田を含むペーストを配設する工程を含むことを特徴とする請求項１又は２に記載の電子部品の製造方法。
  4. 第１端子を有する第１電子部品を準備する工程と、
    第２端子を有する第２電子部品を準備する工程と、
    前記第１電子部品と前記第２電子部品とを対向させ、前記第１端子と前記第２端子とを接続する工程と
    を含み、
    前記第１電子部品を準備する工程は、
    基板上に、第１融点の半田を含む第１半田部と、前記第１半田部上に立設された柱状電極部とを配設する工程と、
    前記第１電子部品に設けられた導体部上に、前記第１融点よりも高い第２融点の半田を含む第２半田部を配設する工程と、
    前記基板と前記第１電子部品とを対向させ、前記第２融点以上の温度で前記柱状電極部と前記第２半田部とを接続する工程と、
    前記柱状電極部と前記第２半田部との接続後、前記第１融点以上前記第２融点未満の温度で前記基板を除去し、前記導体部上に前記第２半田部と前記柱状電極部と前記第１半田部とを備える前記第１端子を形成する工程と
    を含み、
    前記第１端子と前記第２端子とを接続する工程は、前記第１融点以上前記第２融点未満の温度で、前記第１端子の前記第１半田部と前記第２端子とを接続する工程を含むことを特徴とする電子装置の製造方法。
JP2014012000A 2014-01-27 2014-01-27 電子部品の製造方法及び電子装置の製造方法 Expired - Fee Related JP6303535B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014012000A JP6303535B2 (ja) 2014-01-27 2014-01-27 電子部品の製造方法及び電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014012000A JP6303535B2 (ja) 2014-01-27 2014-01-27 電子部品の製造方法及び電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015141906A JP2015141906A (ja) 2015-08-03
JP6303535B2 true JP6303535B2 (ja) 2018-04-04

Family

ID=53772121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014012000A Expired - Fee Related JP6303535B2 (ja) 2014-01-27 2014-01-27 電子部品の製造方法及び電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP6303535B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7158179B2 (ja) * 2018-05-30 2022-10-21 シャープ株式会社 半導体チップ積層体および半導体チップ積層体の製造方法
JP7271761B1 (ja) 2022-04-21 2023-05-11 ミナミ株式会社 金属若しくは導電性の極小柱状ピンのワークの電極パッド部への接合方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340594A (ja) * 1999-05-28 2000-12-08 Sumitomo Bakelite Co Ltd 転写バンプシートとその製造方法
JP2002009099A (ja) * 2000-06-26 2002-01-11 Nec Kansai Ltd 転写バンプ基板およびバンプ転写方法
US7786001B2 (en) * 2007-04-11 2010-08-31 International Business Machines Corporation Electrical interconnect structure and method

Also Published As

Publication number Publication date
JP2015141906A (ja) 2015-08-03

Similar Documents

Publication Publication Date Title
TWI414049B (zh) 半導體裝置之製造方法
US9331042B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2011077308A (ja) 半導体装置の実装方法
JP5851079B2 (ja) 部品内蔵配線板
US9812418B2 (en) Electronic apparatus and method for fabricating the same
KR102574011B1 (ko) 반도체 소자의 실장 구조 및 반도체 소자와 기판의 조합
JP5035134B2 (ja) 電子部品実装装置及びその製造方法
JP6303535B2 (ja) 電子部品の製造方法及び電子装置の製造方法
JP2009200067A (ja) 半導体チップおよび半導体装置
JP6398499B2 (ja) 電子装置及び電子装置の製造方法
US20100167466A1 (en) Semiconductor package substrate with metal bumps
JP2017028156A (ja) 実装構造体及びその製造方法
JP6287310B2 (ja) 電子部品、電子部品の製造方法及び電子装置の製造方法
CN112117245A (zh) 半导体装置封装及其制造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP4525148B2 (ja) 半導体装置およびその製造方法
JP2008071792A (ja) 半導体装置の製造方法
JP5458751B2 (ja) 電子装置及びその製造方法
JP6680608B2 (ja) 配線基板およびその製造方法
JP2024005971A (ja) 半導体装置
TW202245559A (zh) 複合配線基板、半導體裝置及複合配線基板的製造方法
JP6007956B2 (ja) 部品内蔵配線板
JP2015213103A (ja) 半導体装置およびその実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180219

R150 Certificate of patent or registration of utility model

Ref document number: 6303535

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees