TW202245559A - 複合配線基板、半導體裝置及複合配線基板的製造方法 - Google Patents

複合配線基板、半導體裝置及複合配線基板的製造方法 Download PDF

Info

Publication number
TW202245559A
TW202245559A TW111116953A TW111116953A TW202245559A TW 202245559 A TW202245559 A TW 202245559A TW 111116953 A TW111116953 A TW 111116953A TW 111116953 A TW111116953 A TW 111116953A TW 202245559 A TW202245559 A TW 202245559A
Authority
TW
Taiwan
Prior art keywords
connection terminal
wiring board
composite wiring
bonding material
board according
Prior art date
Application number
TW111116953A
Other languages
English (en)
Other versions
TWI844016B (zh
Inventor
三木翔太
川上小雪
大井淳
村山啓
相澤光浩
Original Assignee
日商新光電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新光電氣工業股份有限公司 filed Critical 日商新光電氣工業股份有限公司
Publication of TW202245559A publication Critical patent/TW202245559A/zh
Application granted granted Critical
Publication of TWI844016B publication Critical patent/TWI844016B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本發明提供能夠抑制接合材的附近的裂縫的複合配線基板、半導體裝置和複合配線基板的製造方法。複合配線基板具有：具備有第1連接端子的第1配線基板、具備有與上述第1連接端子對置的第2連接端子的第2配線基板以及將上述第1連接端子與上述第2連接端子進行接合的接合材，俯視時，上述第1連接端子的第1輪廓位於上述第2連接端子的第2輪廓的內側，上述接合材具有：與上述第1連接端子和上述第2連接端子這兩者接觸，由Cu和Sn的金屬間化合物形成的第1部分以及俯視時，包含上述第1輪廓與上述第2輪廓之間的部分，由Bi和Sn的合金形成的第2部分，上述第2部分以與SnBi合金的共晶組成相比的高濃度含有Bi，上述第2部分與上述第2連接端子分開。

Description

複合配線基板、半導體裝置及複合配線基板的製造方法
本發明系關於複合配線基板、半導體裝置以及複合配線基板的製造方法。
公開了在積層基板上搭載有內插器的複合配線基板(專利文獻1)。此外，作為焊料的一種，已知錫鉍(SnBi)合金(專利文獻2和3)。 現有技術文獻 專利文獻
專利文獻1：日本特開2020-205331號公報 專利文獻2：日本特開2010-3878號公報 專利文獻3：日本特開2011-96900號公報
＜發明欲解決之問題＞
根據專利文獻1所述的複合配線基板，雖然達成了所期望的目的，但是存在積層基板與內插器之間的接合材的附近產生裂縫的擔憂。
本公開的目的在於提供能夠抑制接合材的附近的裂縫的複合配線基板、半導體裝置以及複合配線基板的製造方法。 用於解決課題的方法
根據本公開的一方式，提供一種複合配線基板，其具有：具備有第1連接端子的第1配線基板，具備有與上述第1連接端子對置的第2連接端子的第2配線基板，以及將上述第1連接端子與上述第2連接端子進行接合的接合材，俯視時，上述第1連接端子的第1輪廓位於上述第2連接端子的第2輪廓的內側，上述接合材具有：與上述第1連接端子和上述第2連接端子這兩者接觸，由Cu和Sn的金屬間化合物形成的第1部分，以及包含俯視時，上述第1輪廓與上述第2輪廓之間的部分，由Bi和Sn的合金形成的第2部分，上述第2部分以與SnBi合金的共晶組成相比的高濃度含有Bi，上述第2部分與上述第2連接端子分開。 ＜發明之功效＞
根據公開的技術，能夠抑制接合材的附近的裂縫。
以下，對於實施方式一邊參照附圖一邊具體地說明。另外，本說明書和附圖中，對於實質上具有同一功能構成的構成要素，有時藉由附上同一符號以省略重複的說明。 (第1實施方式)
第1實施方式涉及複合配線基板及其製造方法。 ［複合配線基板的結構］
首先，對於第1實施方式涉及的複合配線基板的結構進行說明。圖1為表示第1實施方式涉及的複合配線基板的截面圖。
第1實施方式涉及的複合配線基板1具有積層基板100、內插器200以及接合材300。本公開中，為了方便，將從積層基板100觀察時內插器200所處的方向設為上方，將其相反方向設為下方。此外，所謂俯視，是指從與積層基板100的上面垂直的方向觀察對象物。但是，複合配線基板能夠以上下顛倒的狀態使用，此外，能夠以任意的姿態使用。
積層基板100例如，具有芯層110、設置於芯層110的上面的積層層120、以及設置於芯層110的下面的積層層130。積層基板100為第1配線基板的一例。
芯層110具有形成有貫通孔111x的絕緣性的基材111、形成於貫通孔111x的內壁面的貫通導電通孔112以及填充於貫通導電通孔112的內側的填充材113。
積層層120具有絕緣層121、配線層122以及阻焊劑層123。配線層122在絕緣層121的上面包含電極焊盤124。配線層122的材料為例如銅等的導電體。電極焊盤124作為積層基板100與內插器200接合時的連接端子來使用。電極焊盤124為第1連接端子的一例。
積層層130具有絕緣層131、配線層132以及阻焊劑層133。配線層132在絕緣層131的下面包含電極焊盤134。配線層132的材料為例如銅等的導電體。電極焊盤134作為積層基板100與主機板等外部部件接合時的連接端子來使用。
電極焊盤124與電極焊盤134藉由配線層122、貫通導電通孔112和配線層132而被電連接。積層層120所包含的絕緣層121和配線層122的數目、積層層130所包含的絕緣層131和配線層132的數目沒有特別限定。
內插器200例如，具有第1配線結構體210以及設置於第1配線結構體210的上面的第2配線結構體220。內插器200為第2配線基板的一例。
第1配線結構體210具有電極焊盤211、絕緣層212以及導電通孔213。
電極焊盤211被埋入至絕緣層212。絕緣層212的下面與電極焊盤211的下面成為平面。電極焊盤211的側面被絕緣層212覆蓋。在絕緣層212形成從絕緣層212的上面到達電極焊盤211的上面的通孔212x。導電通孔213設置於通孔212x內。導電通孔213與電極焊盤211接觸。絕緣層212的上面與導電通孔213的上面成為平面。電極焊盤211和導電通孔213的材料為例如銅等的導電體。電極焊盤211作為內插器200與積層基板100接合時的連接端子來使用。電極焊盤211為第2連接端子的一例。
第2配線結構體220具有絕緣層221以及配線層222。配線層222的一部分與導電通孔213相接觸。配線層222在絕緣層221的上面包含電極焊盤224。絕緣層221的材料為例如有機樹脂。配線層222的材料為例如銅等的導電體。電極焊盤224作為安裝半導體晶片時的連接端子來使用。第2配線結構體220所包含的絕緣層221和配線層222的數目沒有特別限定。
接合材300將積層基板100的電極焊盤124與內插器200的電極焊盤211進行接合。這裡，對於接合材300的構成，詳細地說明。圖2為表示電極焊盤124、接合材300和電極焊盤211的位置關係的圖。圖2(a)為將電極焊盤124、接合材300和電極焊盤211從下方觀察的圖，圖2(b)為表示電極焊盤124、接合材300和電極焊盤211的截面圖。圖2(b)相當於圖1中的區域R的放大圖。
例如，電極焊盤124具有直徑為90μm的圓形狀的平面形狀，電極焊盤211具有直徑為150μm的圓形狀的平面形狀。俯視時，電極焊盤211的中心與電極焊盤124的中心大致一致。因此，俯視時，電極焊盤124的輪廓124A成為電極焊盤211的輪廓211A的內側。輪廓124A為第1輪廓的一例，輪廓211A為第2輪廓的一例。
接合材300具有由Cu和Sn的金屬間化合物形成的第1部分310以及由Bi和Sn的合金形成的第2部分320。
第1部分310與積層基板100的電極焊盤124和內插器200的電極焊盤211這兩者接觸。第1部分310例如，具有Cu 3Sn層311、Cu 6Sn 5層312以及Cu 3Sn層313。Cu 3Sn層311覆蓋電極焊盤124的表面，Cu 3Sn層313覆蓋電極焊盤211的表面。Cu 6Sn 5層312位於Cu 3Sn層311與Cu 3Sn層313之間。Cu 6Sn 5層312以覆蓋Cu 3Sn層313的積層基板100側的面(下面)的方式來形成。Cu 6Sn 5層312可以與積層層120接觸。Bi的微粒314可以分散於Cu 6Sn 5層312中。可以是第１部分310與絕緣層121的上面相接，Cu 3Sn層311覆蓋電極焊盤124的上面以及側面，Cu 3Sn層313覆蓋電極焊盤211的下面，Cu 6Sn 5層312與絕緣層121相接。
第2部分320包含俯視時，電極焊盤124的輪廓124A與電極焊盤211的輪廓211A之間的部分。第2部分320環狀地形成於電極焊盤124的周圍。第2部分320與電極焊盤124之間具有第1部分310。第2部分320以與SnBi合金的共晶組成(共晶的SnBi合金)相比的高濃度含有Bi。例如，第2部分320中的Bi的比例為30質量%以上85質量%以下，優選為40質量%以上75質量%以下。例如，第2部分320的熔點與半導體晶片安裝於內插器200上時的第2部分320的溫度相比低。第2部分320的熔點優選為240℃以下，更優選為230℃以下，進一步優選為220℃以下。第2部分320可以含有不可避免的雜質。第2部分320與Cu 6Sn 5層312接觸。第2部分320與電極焊盤211之間隔著第1部分310，第2部分320沒有直接與電極焊盤211接觸。此外，第2部分320與電極焊盤124之間也隔著第1部分310，第2部分320沒有直接與電極焊盤124接觸。第1部分310位於第2部分320與電極焊盤124的側面之間，第2部分320與絕緣層121的上面相接。
積層基板100與內插器200之間設置有將積層基板100與內插器200彼此黏接的黏接層400。黏接層400將例如環氧樹脂作為主劑。黏接層400可以覆蓋內插器200的側面的一部分。
第1實施方式涉及的複合配線基板1中，接合材300包含由Cu和Sn的金屬間化合物形成的第1部分310。因此，第1部分310具有優異的剛性。此外，第1部分310所包含的Cu 3Sn層311和Cu 3Sn層313的熔點為676℃，第1部分310所包含的Cu 6Sn 5層312的熔點為435℃。在內插器200上安裝有半導體晶片，但是安裝時的接合材300的溫度被設為250℃左右，與第1部分310的熔點相比低100℃以上。因此，安裝時，第1部分310熱穩定。即，藉由安裝時的加熱，接合材300也能夠穩定地維持高剛性。
進一步，接合材300包含由Bi和Sn的合金(非共晶的合金)形成，以與SnBi合金的共晶組成相比的高濃度含有Bi的第2部分320。因此，第2部分320具有優異的韌性。此外，第2部分320包含電極焊盤124的輪廓124A與電極焊盤211的輪廓211A之間的部分。如上述那樣，如果半導體晶片的安裝時的接合材300的溫度被設為250℃左右，則第2部分320熔融或軟化。因此，在安裝時，應力作用於接合材300時，第2部分320優先彈性變形，對於第1部分310的應力集中被緩和。
因此，根據第1實施方式，能夠抑制接合材300的附近的裂縫。
此外，在半導體晶片的安裝時，積層基板100與內插器200之間，在與厚度方向垂直的方向(面內方向)上產生比較大的熱變形量的不同，但是該不同所伴隨的熱應力也能夠藉由第2部分320進行緩和。
進一步，由Bi和Sn的合金形成的第2部分320與電極焊盤211分開，沒有與電極焊盤211接觸，在電極焊盤211的附近，形成有由熱穩定的Cu和Sn的金屬間化合物形成的第1部分310。因此，電極焊盤211在半導體晶片的安裝時大幅受到熱的影響，但是接合材300能夠維持優異的熱的穩定性。
另外，電極焊盤124與電極焊盤211之間的距離優選為6μm以下。這是因為如果該距離超過6μm，則存在難以將第1部分310與電極焊盤124或電極焊盤211的任一者接觸的擔憂。此外，該距離更優選為3μm以下。如果該距離為3μm以下，則能夠將接合材300的俯視時位於電極焊盤124的輪廓124A的內側的部分的幾乎整體由第1部分310來構成，能夠獲得特別優異的熱的穩定性。例如，在接合材300的俯視時位於電極焊盤124的輪廓124A的內側的部分中，Bi的比例優選為5質量%以下，更優選為3質量%以下，進一步優選為1質量%以下。
此外，接合材300的俯視時位於電極焊盤124的輪廓124A的內側的部分的體積優選為接合材300的俯視時位於電極焊盤124的輪廓124A的外側的部分的體積的50%以下，更優選為40%以下，進一步優選為30%以下。 ［複合配線基板的製造方法］
接下來，對於第1實施方式涉及的複合配線基板1的製造方法進行說明。圖3～圖7為表示第1實施方式涉及的複合配線基板1的製造方法的截面圖。
首先，如圖3(a)所示那樣，在內插器200的電極焊盤211的下面設置SnBi焊料材350。例如，SnBi焊料材350的高度為15μm～20μm左右。作為SnBi焊料材350的材料，優選使用與SnBi合金的共晶組成相比Bi的比例少的SnBi合金。例如，SnBi焊料材350中的Bi的比例為30質量%～58質量%，優選為30質量%～45質量%。SnBi焊料材350的熔點為例如140℃左右。SnBi焊料材350為第1接合材的一例。
接著，如圖3(b)所示那樣，在內插器200的下面形成被覆SnBi焊料材350的黏接劑410。作為黏接劑410，能夠使用例如將環氧樹脂作為主劑的NCF(non-conductive film)。
此外，如圖4所示那樣，另行準備積層基板100。
而且，如圖5所示那樣，一邊使電極焊盤211與電極焊盤124對置，一邊將形成有黏接劑410的內插器200載置於積層基板100上。此時，SnBi焊料材350的溫度比熔點低。例如，SnBi焊料材350的溫度為60℃～80℃左右。此外，藉由對於積層基板100與內插器200之間施加小於0.1MPa的負荷，從而將內插器200臨時固定於積層基板100。負荷的施加時間設為例如2秒左右。
接著，如圖6所示那樣，將內插器200臨時壓接於積層基板100。具體而言，藉由對於積層基板100與內插器200之間施加10MPa～20MPa左右的負荷，從而使SnBi焊料材350壓縮變形。此時，以使SnBi焊料材350易於軟化並變形的方式，SnBi焊料材350的溫度成為小於熔點且比較高的溫度。例如，SnBi焊料材350的溫度設為100℃～120℃左右。例如，臨時壓接後的電極焊盤124與電極焊盤211之間的距離優選為6μm以下，更優選為3μm以下。藉由SnBi焊料材350的壓縮變形，積層基板100與內插器200之間的距離變小，俯視時黏接劑410向內插器200的外側溢出。溢出的黏接劑410由於表面張力而爬上內插器200的側面，覆蓋內插器200的側面的一部分。負荷的施加時間例如為60秒左右。
然後，如圖7所示那樣，將內插器200正式壓接於積層基板100。具體而言，一邊對於積層基板100與內插器200之間施加0.2MPa～0.6MPa左右的負荷，一邊使SnBi焊料材350的溫度比熔點高。例如，SnBi焊料材350的溫度為180℃左右。其結果是SnBi焊料材350熔融。而且，SnBi焊料材350所包含的Sn與電極焊盤124和電極焊盤211所包含的Cu發生反應，包含Cu 3Sn層311、Cu 6Sn 5層312和Cu 3Sn層313的第1部分310在電極焊盤124和電極焊盤211的附近形成。此外，伴隨著Cu 3Sn層311、Cu 6Sn 5層312和Cu 3Sn層313的形成，與SnBi焊料材350相比Bi的比例高的第2部分320與電極焊盤124和電極焊盤211分離而形成。進一步，正式壓接時黏接劑410也被加熱發生固化而成為黏接層400。負荷的施加時間設為例如180秒左右。
然後，停止負荷的施加和加熱。其結果是第1部分310和第2部分320凝固，形成接合材300。
這樣操作，能夠製造第1實施方式涉及的複合配線基板1。
另外，如圖8所示那樣，第1部分310的電極焊盤124和第2部分320之間的部分與第1部分310的電極焊盤211和第2部分320之間的部分相比可以極其地薄。例如，在對於電極焊盤124的表面實施包含Ni鍍覆處理的表面處理的情況下，第1部分310的電極焊盤124與第2部分320之間的部分易於變薄。圖8為表示第1實施方式的變形例中的電極焊盤124、接合材300和電極焊盤211的位置關係的截面圖。 (第2實施方式)
接下來，對於第2實施方式進行說明。第2實施方式涉及半導體裝置。圖9為表示第2實施方式涉及的半導體裝置的截面圖。
第2實施方式涉及的半導體裝置2中，在第1實施方式涉及的複合配線基板1的內插器200上安裝有半導體晶片20。即，設置於半導體晶片20的連接端子(未圖示)藉由焊料等接合材(未圖示)與電極焊盤224連接。半導體晶片20例如經由250℃的溫度的回流而被安裝。安裝時，半導體晶片20可以朝向複合配線基板1而被加壓。
以上，對於優選的實施方式等進行了詳細說明，但是並不限制於上述實施方式等，能夠不脫離請求項所記載的範圍，對於上述實施方式等施加各種變形和置換。
1:複合配線基板 2:半導體裝置 20:半導體晶片 100:積層基板 124:電極焊盤 124A:輪廓 200:內插器 211:電極焊盤 211A:輪廓 300:接合材 310:第1部分 311,313:Cu 3Sn層 312:Cu 6Sn 5層 314:微粒 320:第2部分
圖1為表示第1實施方式涉及的複合配線基板的截面圖。 圖2為表示第1實施方式中的電極焊盤、接合材和電極焊盤的位置關係的圖。 圖3為表示第1實施方式涉及的複合配線基板的製造方法的截面圖(其1)。 圖4為表示第1實施方式涉及的複合配線基板的製造方法的截面圖(其2)。 圖5為表示第1實施方式涉及的複合配線基板的製造方法的截面圖(其3)。 圖6為表示第1實施方式涉及的複合配線基板的製造方法的截面圖(其4)。 圖7為表示第1實施方式涉及的複合配線基板的製造方法的截面圖(其5)。 圖8為表示第1實施方式的變形例中的電極焊盤、接合材和電極焊盤的位置關係的圖。 圖9為表示第2實施方式涉及的半導體裝置的截面圖。
121:絕緣層
124:電極焊盤
124A:輪廓
211:電極焊盤
211A:輪廓
212:絕緣層
212x:通孔
213:導電通孔
300:接合材
310:第1部分
311:Cu3Sn層
312:Cu6Sn5層
313:Cu3Sn層
314:微粒
320:第2部分
400:黏接層

Claims (15)

  1. 一種複合配線基板，其特徵在於，具有： 具備有第1連接端子的第1配線基板， 具備有與該第1連接端子對置的第2連接端子的第2配線基板，以及 將該第1連接端子與該第2連接端子進行接合的接合材， 俯視時，該第1連接端子的第1輪廓位於該第2連接端子的第2輪廓的內側， 該接合材具有： 第1部分，其與該第1連接端子和該第2連接端子這兩者接觸，由Cu和Sn的金屬間化合物形成，以及 第2部分，其包含俯視時，該第1輪廓與該第2輪廓之間的部分，由Bi和Sn的合金形成， 該第2部分以與SnBi合金的共晶組成相比的高濃度含有Bi， 該第2部分與該第2連接端子分開。
  2. 根據請求項1所述的複合配線基板，其特徵在於， 該第1配線基板為積層基板， 該第2配線基板為內插器。
  3. 根據請求項1或2所述的複合配線基板，其特徵在於， 該第2連接端子的與該第1連接端子對置的面的整體被該第1部分覆蓋。
  4. 根據請求項1～3中任一項所述的複合配線基板，其特徵在於， 該第2部分中的Bi的比例為30質量%以上75質量%以下。
  5. 根據請求項1～4中任一項所述的複合配線基板，其特徵在於， 該第1連接端子與該第2連接端子之間的距離為6μm以下。
  6. 根據請求項5所述的複合配線基板，其特徵在於， 該第1連接端子與該第2連接端子之間的距離為3μm以下。
  7. 根據請求項1～6中任一項所述的複合配線基板，其特徵在於， 該接合材的俯視時位於該第1輪廓的內側的部分的體積為： 該接合材的俯視時位於該第1輪廓的外側的部分的體積的50%以下。
  8. 根據請求項1～7中任一項所述的複合配線基板，其特徵在於， 在該第1連接端子的周圍環狀地形成有該第2部分。
  9. 根據請求項1～8中任一項所述的複合配線基板，其特徵在於， 該第2配線基板具有覆蓋該第2連接端子的側面的絕緣層。
  10. 根據請求項1～9中任一項所述的複合配線基板，其特徵在於， 該第2部分的熔點為240℃以下。
  11. 根據請求項1～10中任一項所述的複合配線基板，其特徵在於， 該接合材的俯視時位於該第1輪廓的內側的部分中，Bi的比例為5質量%以下。
  12. 根據請求項1～11中任一項所述的複合配線基板，其特徵在於， 該第1連接端子位於該第1配線基板的與該第2配線基板對置的面， 該接合材將該第1連接端子和該第2連接端子電連接，相接於該第1配線基板的與該第2配線基板對置的面。
  13. 根據請求項1～12中任一項所述的複合配線基板，其特徵在於， 該第1部分介於該第2部分與該第1連接端子之間以覆蓋該第1連接端子的側面。
  14. 一種半導體裝置，其特徵在於，具有： 請求項1～13中任一項所述的複合配線基板，以及 安裝於該第2配線基板上的半導體晶片。
  15. 一種複合配線基板的製造方法，其特徵在於，具有下述工序： 準備具備有含有Cu的第1連接端子的第1配線基板的工序， 準備具備有含有Cu的第2連接端子的第2配線基板的工序， 在該第2連接端子上，設置含有Bi和Sn的第1接合材的工序， 以使該第2連接端子與該第1連接端子對置，該第1接合材與該第1連接端子接觸的方式，配置該第1配線基板和該第2配線基板的工序，以及 藉由加熱，使該第1接合材與該第1連接端子和該第2連接端子進行反應，形成將該第1連接端子與該第2連接端子進行接合的接合材的工序， 俯視時，該第1連接端子的第1輪廓位於該第2連接端子的第2輪廓的內側， 該接合材具有： 第1部分，其與該第1連接端子和該第2連接端子這兩者接觸，由Cu和Sn的金屬間化合物形成，以及 第2部分，其包含俯視時，該第1輪廓與該第2輪廓之間的部分，由Bi和Sn的合金形成， 該第2部分以與SnBi合金的共晶組成相比的高濃度含有Bi， 該第2部分與該第2連接端子分開。
TW111116953A 2021-05-10 2022-05-05 複合配線基板、半導體裝置及複合配線基板的製造方法 TWI844016B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-079986 2021-05-10
JP2021079986A JP7342060B2 (ja) 2021-05-10 2021-05-10 複合配線基板、半導体装置及び複合配線基板の製造方法

Publications (2)

Publication Number Publication Date
TW202245559A true TW202245559A (zh) 2022-11-16
TWI844016B TWI844016B (zh) 2024-06-01

Family

ID=

Also Published As

Publication number Publication date
KR20220152937A (ko) 2022-11-17
US20220361342A1 (en) 2022-11-10
CN115334745A (zh) 2022-11-11
EP4090141A1 (en) 2022-11-16
JP7342060B2 (ja) 2023-09-11
US11706877B2 (en) 2023-07-18
JP2022173925A (ja) 2022-11-22

Similar Documents

Publication Publication Date Title
US9196581B2 (en) Flow underfill for microelectronic packages
US8461690B2 (en) Semiconductor device capable of suppressing generation of cracks in semiconductor chip during manufacturing process
US10879203B2 (en) Stud bump structure for semiconductor package assemblies
US8080884B2 (en) Mounting structure and mounting method
JP5085932B2 (ja) 実装体及びその製造方法
TWI607514B (zh) Semiconductor device manufacturing method
US7026188B2 (en) Electronic device and method for manufacturing the same
KR102121176B1 (ko) 반도체 패키지의 제조 방법
TWI414049B (zh) 半導體裝置之製造方法
JP2008159956A (ja) 電子部品内蔵基板
WO2010047006A1 (ja) 半導体装置およびその製造方法
JP2014063974A (ja) チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法
US20030193093A1 (en) Dielectric interposer for chip to substrate soldering
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
JP4051570B2 (ja) 半導体装置の製造方法
US20060220245A1 (en) Flip chip package and the fabrication thereof
TW202245559A (zh) 複合配線基板、半導體裝置及複合配線基板的製造方法
TWI844016B (zh) 複合配線基板、半導體裝置及複合配線基板的製造方法
JP3447620B2 (ja) フリップチップ実装型半導体装置の製造方法
JP2007517405A (ja) 半導体チップ・パッケージ
US20220344234A1 (en) Semiconductor device package and method for manufacturing the same
JP2008270324A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2008300498A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP3643760B2 (ja) 半導体装置の製造方法
JP2008021712A (ja) 半導体モジュールならびにその製造方法