JP2022173925A - 複合配線基板、半導体装置及び複合配線基板の製造方法 - Google Patents

複合配線基板、半導体装置及び複合配線基板の製造方法 Download PDF

Info

Publication number
JP2022173925A
JP2022173925A JP2021079986A JP2021079986A JP2022173925A JP 2022173925 A JP2022173925 A JP 2022173925A JP 2021079986 A JP2021079986 A JP 2021079986A JP 2021079986 A JP2021079986 A JP 2021079986A JP 2022173925 A JP2022173925 A JP 2022173925A
Authority
JP
Japan
Prior art keywords
wiring board
connection terminal
bonding material
contour
composite wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021079986A
Other languages
English (en)
Other versions
JP7342060B2 (ja
JP2022173925A5 (ja
Inventor
翔太 三木
Shota Miki
こゆき 川上
koyuki Kawakami
淳 大井
Atsushi Oi
啓 村山
Hiroshi Murayama
光浩 相澤
Mitsuhiro Aizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2021079986A priority Critical patent/JP7342060B2/ja
Priority to KR1020220053205A priority patent/KR20220152937A/ko
Priority to CN202210478241.1A priority patent/CN115334745A/zh
Priority to US17/661,585 priority patent/US11706877B2/en
Priority to EP22171558.4A priority patent/EP4090141A1/en
Priority to TW111116953A priority patent/TWI844016B/zh
Publication of JP2022173925A publication Critical patent/JP2022173925A/ja
Publication of JP2022173925A5 publication Critical patent/JP2022173925A5/ja
Application granted granted Critical
Publication of JP7342060B2 publication Critical patent/JP7342060B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】接合材の近傍でのクラックを抑制することができる複合配線基板、半導体装置及び複合配線基板の製造方法を提供する。【解決手段】複合配線基板は、第１接続端子を備えた第１配線基板と、前記第１接続端子に対向する第２接続端子を備えた第２配線基板と、前記第１接続端子と前記第２接続端子とを接合する接合材と、を有し、平面視で、前記第１接続端子の第１輪郭は前記第２接続端子の第２輪郭の内側にあり、前記接合材は、前記第１接続端子及び前記第２接続端子の両方に接触し、Ｃｕ及びＳｎの金属間化合物からなる第１部分と、平面視で、前記第１輪郭と前記第２輪郭との間の部分を含み、Ｂｉ及びＳｎの合金からなる第２部分と、を有し、前記第２部分は、ＢｉをＢｉＳｎ合金の共晶組成よりも高濃度で含有し、前記第２部分は、前記第２接続端子から離間している。【選択図】図２

Description

本開示は、複合配線基板、半導体装置及び複合配線基板の製造方法に関する。
ビルドアップ基板の上にインターポーザを搭載した複合配線基板が開示されている（特許文献１）。また、はんだの一種として、錫ビスマス（ＳｎＢｉ）合金が知られている（特許文献２及び３）。
特開２０２０－２０５３３１号公報 特開２０１０－３８７８号公報 特開２０１１－９６９００号公報
特許文献１に記載の複合配線基板によれば、所期の目的は達成されるものの、ビルドアップ基板とインターポーザとの間の接合材の近傍にクラックが生じるおそれがある。
本開示は、接合材の近傍でのクラックを抑制することができる複合配線基板、半導体装置及び複合配線基板の製造方法を提供することを目的とする。
本開示の一形態によれば、第１接続端子を備えた第１配線基板と、前記第１接続端子に対向する第２接続端子を備えた第２配線基板と、前記第１接続端子と前記第２接続端子とを接合する接合材と、を有し、平面視で、前記第１接続端子の第１輪郭は前記第２接続端子の第２輪郭の内側にあり、前記接合材は、前記第１接続端子及び前記第２接続端子の両方に接触し、Ｃｕ及びＳｎの金属間化合物からなる第１部分と、平面視で、前記第１輪郭と前記第２輪郭との間の部分を含み、Ｂｉ及びＳｎの合金からなる第２部分と、を有し、前記第２部分は、ＢｉをＢｉＳｎ合金の共晶組成よりも高濃度で含有し、前記第２部分は、前記第２接続端子から離間している複合配線基板が提供される。
開示の技術によれば、接合材の近傍でのクラックを抑制することができる。
第１実施形態に係る複合配線基板を示す断面図である。 第１実施形態における電極パッド、接合材及び電極パッドの位置関係を示す図である。 第１実施形態に係る複合配線基板の製造方法を示す断面図（その１）である。 第１実施形態に係る複合配線基板の製造方法を示す断面図（その２）である。 第１実施形態に係る複合配線基板の製造方法を示す断面図（その３）である。 第１実施形態に係る複合配線基板の製造方法を示す断面図（その４）である。 第１実施形態に係る複合配線基板の製造方法を示す断面図（その５）である。 第１実施形態の変形例における電極パッド、接合材及び電極パッドの位置関係を示す図である。 第２実施形態に係る半導体装置を示す断面図である。
以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
（第１実施形態）
第１実施形態は、複合配線基板及びその製造方法に関する。
［複合配線基板の構造］
まず、第１実施形態に係る複合配線基板の構造について説明する。図１は、第１実施形態に係る複合配線基板を示す断面図である。
第１実施形態に係る複合配線基板１は、ビルドアップ基板１００と、インターポーザ２００と、接合材３００とを有する。本開示においては、便宜上、ビルドアップ基板１００からみてインターポーザ２００が位置する方向を上方とし、その反対方向を下方とする。また、平面視とは、ビルドアップ基板１００の上面に垂直な方向から対象物を見ることをいう。但し、複合配線基板は天地逆の状態で用いることができ、また、任意の姿勢で用いることができる。
ビルドアップ基板１００は、例えば、コア層１１０と、コア層１１０の上面に設けられたビルドアップ層１２０と、コア層１１０の下面に設けられたビルドアップ層１３０とを有する。ビルドアップ基板１００は第１配線基板の一例である。
コア層１１０は、貫通孔１１１ｘが形成された絶縁性の基材１１１と、貫通孔１１１ｘの内壁面に形成された貫通導電ビア１１２と、貫通導電ビア１１２の内側に充填された充填材１１３とを有する。
ビルドアップ層１２０は、絶縁層１２１と、配線層１２２と、ソルダレジスト層１２３とを有する。配線層１２２は、絶縁層１２１の最上面に電極パッド１２４を含む。配線層１２２の材料は、例えば銅等の導電体である。電極パッド１２４は、ビルドアップ基板１００がインターポーザ２００に接合される際の接続端子として用いられる。電極パッド１２４は第１接続端子の一例である。
ビルドアップ層１３０は、絶縁層１３１と、配線層１３２と、ソルダレジスト層１３３とを有する。配線層１３２は、絶縁層１３１の最下面に電極パッド１３４を含む。配線層１３２の材料は、例えば銅等の導電体である。電極パッド１３４は、ビルドアップ基板１００がマザーボード等の外部部品に接合される際の接続端子として用いられる。
電極パッド１２４と電極パッド１３４とが、配線層１２２、貫通導電ビア１１２及び配線層１３２を介して電気的に接続されている。ビルドアップ層１２０に含まれる絶縁層１２１及び配線層１２２の数、ビルドアップ層１３０に含まれる絶縁層１３１及び配線層１３２の数は特に限定されない。
インターポーザ２００は、例えば、第１配線構造体２１０と、第１配線構造体２１０の上面に設けられた第２配線構造体２２０とを有する。インターポーザ２００は第２配線基板の一例である。
第１配線構造体２１０は、電極パッド２１１と、絶縁層２１２と、導電ビア２１３とを有する。
電極パッド２１１は絶縁層２１２に埋め込まれている。絶縁層２１２の下面と、電極パッド２１１の下面とが面一になっている。電極パッド２１１の側面は絶縁層２１２により覆われている。絶縁層２１２に、絶縁層２１２の上面から電極パッド２１１の上面に到達するビアホール２１２ｘが形成されている。導電ビア２１３はビアホール２１２ｘ内に設けられている。導電ビア２１３は電極パッド２１１に接触する。絶縁層２１２の上面と、導電ビア２１３の上面とが面一になっている。電極パッド２１１及び導電ビア２１３の材料は、例えば銅等の導電体である。電極パッド２１１は、インターポーザ２００がビルドアップ基板１００に接合される際の接続端子として用いられる。電極パッド２１１は第２接続端子の一例である。
第２配線構造体２２０は、絶縁層２２１と、配線層２２２とを有する。配線層２２２の一部は導電ビア２１３に接触している。配線層２２２は、絶縁層２２１の最上面に電極パッド２２４を含む。絶縁層２２１の材料は、例えば有機樹脂である。配線層２２２の材料は、例えば銅等の導電体である。電極パッド２２４は、半導体チップが実装される際の接続端子として用いられる。第２配線構造体２２０に含まれる絶縁層２２１及び配線層２２２の数は特に限定されない。
接合材３００は、ビルドアップ基板１００の電極パッド１２４と、インターポーザ２００の電極パッド２１１とを接合する。ここで、接合材３００の構成について詳細に説明する。図２は、電極パッド１２４、接合材３００及び電極パッド２１１の位置関係を示す図である。図２（ａ）は、電極パッド１２４、接合材３００及び電極パッド２１１を下方からみた図であり、図２（ｂ）は、電極パッド１２４、接合材３００及び電極パッド２１１を示す断面図である。図２（ｂ）は、図１中の領域Ｒの拡大図に相当する。
例えば、電極パッド１２４は、直径が９０μｍの円形状の平面形状を有し、電極パッド２１１は、直径が１５０μｍの円形状の平面形状を有する。平面視で、電極パッド２１１の中心と電極パッド１２４の中心とが略一致している。従って、平面視で、電極パッド１２４の輪郭１２４Ａが電極パッド２１１の輪郭２１１Ａの内側にある。輪郭１２４Ａは第１輪郭の一例であり、輪郭２１１Ａは第２輪郭の一例である。
接合材３００は、Ｃｕ及びＳｎの金属間化合物からなる第１部分３１０と、Ｂｉ及びＳｎの合金からなる第２部分３２０とを有する。
第１部分３１０は、ビルドアップ基板１００の電極パッド１２４と、インターポーザ２００の電極パッド２１１の両方に接触する。第１部分３１０は、例えば、Ｃｕ３Ｓｎ層３１１と、Ｃｕ６Ｓｎ５層３１２と、Ｃｕ３Ｓｎ層３１３とを有する。Ｃｕ３Ｓｎ層３１１は電極パッド１２４の表面を覆い、Ｃｕ３Ｓｎ層３１３は電極パッド２１１の表面を覆う。Ｃｕ６Ｓｎ５層３１２はＣｕ３Ｓｎ層３１１とＣｕ３Ｓｎ層３１３との間にある。Ｃｕ６Ｓｎ５層３１２はＣｕ３Ｓｎ層３１３のビルドアップ基板１００側の面（下面）を覆うように形成されている。Ｃｕ６Ｓｎ５層３１２はビルドアップ層１２０に接触してもよい。Ｃｕ６Ｓｎ５層３１２中に、Ｂｉの微粒子３１４が分散していてもよい。
第２部分３２０は、平面視で、電極パッド１２４の輪郭１２４Ａと電極パッド２１１の輪郭２１１Ａとの間の部分を含む。第２部分３２０は、電極パッド１２４の周囲に環状に形成されている。第２部分３２０と電極パッド１２４との間に第１部分３１０がある。第２部分３２０は、ＢｉをＢｉＳｎ合金の共晶組成よりも高濃度で含有する。例えば、第２部分３２０におけるＢｉの割合は、３０質量％以上８５質量％以下であり、好ましくは４０質量％以上７５質量％以下である。例えば、第２部分３２０の融点は、インターポーザ２００の上に半導体チップが実装される際の第２部分３２０の温度よりも低い。第２部分３２０の融点は、好ましくは２４０℃以下であり、より好ましくは２３０℃以下であり、更に好ましくは２２０℃以下である。第２部分３２０が不可避的に不純物を含有していてもよい。第２部分３２０は、Ｃｕ６Ｓｎ５層３１２に接触する。第２部分３２０と電極パッド２１１との間に第１部分３１０が介在しており、第２部分３２０は、直接的には電極パッド２１１に接触しない。また、第２部分３２０と電極パッド１２４との間にも第１部分３１０が介在しており、第２部分３２０は、直接的には電極パッド１２４に接触しない。
ビルドアップ基板１００とインターポーザ２００との間には、ビルドアップ基板１００とインターポーザ２００とを互いに接着する接着層４００が設けられている。接着層４００は、例えばエポキシを主剤とする。接着層４００はインターポーザ２００の側面の一部を覆っていてもよい。
第１実施形態に係る複合配線基板１では、接合材３００が、Ｃｕ及びＳｎの金属間化合物からなる第１部分３１０を含む。このため、第１部分３１０は優れた剛性を有する。また、第１部分３１０に含まれるＣｕ３Ｓｎ層３１１及びＣｕ３Ｓｎ層３１３の融点は６７６℃であり、第１部分３１０に含まれるＣｕ６Ｓｎ５層３１２の融点は４３５℃である。インターポーザ２００の上に半導体チップが実装されるが、実装の際の接合材３００の温度は２５０℃程度とされ、第１部分３１０の融点よりも１００℃以上低い。このため、実装の際に第１部分３１０は熱的に安定している。つまり、実装の際の加熱によっても接合材３００は高い剛性を安定して維持できる。
更に、接合材３００は、Ｂｉ及びＳｎの合金からなり、ＢｉをＢｉＳｎ合金の共晶組成よりも高濃度で含有する第２部分３２０を含む。このため、第２部分３２０は優れた靭性を有する。また、第２部分３２０は、電極パッド１２４の輪郭１２４Ａと電極パッド２１１の輪郭２１１Ａとの間の部分を含む。上記のように、半導体チップの実装の際の接合材３００の温度が２５０℃程度とされると、第２部分３２０は、溶融したり軟化したりする。このため、実装の際に接合材３００に応力が作用したときには、第２部分３２０が優先的に弾性変形し、第１部分３１０への応力集中が緩和される。
従って、第１実施形態によれば、接合材３００の近傍でのクラックを抑制することができる。
また、半導体チップの実装の際には、ビルドアップ基板１００とインターポーザ２００との間に、厚さ方向に垂直な方向（面内方向）で比較的大きな熱変形量の相違が生じるが、この相違に付随する熱応力も第２部分３２０によって緩和することができる。
更に、Ｂｉ及びＳｎの合金からなる第２部分３２０は電極パッド２１１から離間しており、電極パッド２１１に接触しておらず、電極パッド２１１の近傍には、熱的に安定なＣｕ及びＳｎの金属間化合物からなる第１部分３１０が形成されている。このため、電極パッド２１１は半導体チップの実装時に熱の影響を大きく受けるが、接合材３００は優れた熱的安定性を維持することができる。
なお、電極パッド１２４と電極パッド２１１との間の距離は、好ましくは６μｍ以下である。この距離が６μｍ超であると、第１部分３１０を電極パッド１２４又は電極パッド２１１のいずれかに接触させにくくなるおそれがあるためである。また、この距離はより好ましくは３μｍ以下である。この距離が３μｍ以下であると、接合材３００の平面視で電極パッド１２４の輪郭１２４Ａの内側にある部分のほぼ全体を第１部分３１０で構成することができ、特に優れた熱的安定性を得ることができる。例えば、接合材３００の平面視で電極パッド１２４の輪郭１２４Ａの内側にある部分では、好ましくはＢｉの割合は５質量％以下であり、より好ましくは３質量％以下であり、更に好ましくは１質量％以下である。
また、接合材３００の平面視で電極パッド１２４の輪郭１２４Ａの内側にある部分の体積は、好ましくは接合材３００の平面視で電極パッド１２４の輪郭１２４Ａの外側にある部分の体積の５０％以下であり、より好ましくは４０％以下であり、更に好ましくは３０％以下である。
［複合配線基板の製造方法］
次に、第１実施形態に係る複合配線基板１の製造方法について説明する。図３～図７は、第１実施形態に係る複合配線基板１の製造方法を示す断面図である。
まず、図３（ａ）に示すように、インターポーザ２００の電極パッド２１１の下面にＳｎＢｉはんだ材３５０を設ける。例えば、ＳｎＢｉはんだ材３５０の高さは１５μｍ～２０μｍ程度とする。ＳｎＢｉはんだ材３５０の材料としては、ＳｎＢｉ合金の共晶組成よりもＢｉを少なく含むＳｎＢｉ合金を用いることが好ましい。例えば、ＳｎＢｉはんだ材３５０におけるＢｉの割合は３０質量％～５８質量％であり、好ましくは３０質量％～４５質量％である。ＳｎＢｉはんだ材３５０の融点は、例えば１４０℃程度である。ＳｎＢｉはんだ材３５０は第１接合材の一例である。
次いで、図３（ｂ）に示すように、インターポーザ２００の下面に、ＳｎＢｉはんだ材３５０を被覆する接着剤４１０を形成する。接着剤４１０としては、例えばエポキシを主剤とするＮＣＦ（non-conductive film）を用いることができる。
また、図４に示すように、別途、ビルドアップ基板１００を準備する。
そして、図５に示すように、電極パッド２１１を電極パッド１２４に対向させながら、接着剤４１０が形成されたインターポーザ２００をビルドアップ基板１００の上に載置する。このとき、ＳｎＢｉはんだ材３５０の温度は融点よりも低くする。例えば、ＳｎＢｉはんだ材３５０の温度は６０℃～８０℃程度とする。また、ビルドアップ基板１００とインターポーザ２００の間に０．１ＭＰａ未満の荷重を印加することで、インターポーザ２００をビルドアップ基板１００に仮固定する。荷重の印加時間は、例えば２秒間程度とする。
次いで、図６に示すように、インターポーザ２００をビルドアップ基板１００に仮圧着する。具体的には、ビルドアップ基板１００とインターポーザ２００の間に１０ＭＰａ～２０ＭＰａ程度の荷重を印加することで、ＳｎＢｉはんだ材３５０を圧縮変形させる。このとき、ＳｎＢｉはんだ材３５０が軟化して変形しやすくなるように、ＳｎＢｉはんだ材３５０の温度は融点未満で比較的高温とする。例えば、ＳｎＢｉはんだ材３５０の温度は１００℃～１２０℃程度とする。例えば、仮圧着後の電極パッド１２４と電極パッド２１１との間の距離は、好ましくは６μｍ以下とし、より好ましくは３μｍ以下とする。ＳｎＢｉはんだ材３５０の圧縮変形によってビルドアップ基板１００とインターポーザ２００との間の距離が小さくなり、平面視で接着剤４１０がインターポーザ２００の外側にはみ出す。はみ出した接着剤４１０、表面張力によりインターポーザ２００の側面を這い上がり、インターポーザ２００の側面の一部を覆う。荷重の印加時間は、例えば６０秒間程度とする。
その後、図７に示すように、インターポーザ２００をビルドアップ基板１００に本圧着する。具体的には、ビルドアップ基板１００とインターポーザ２００の間に０．２ＭＰａ～０．６ＭＰａ程度の荷重を印加しながら、ＳｎＢｉはんだ材３５０の温度を融点よりも高くする。例えば、ＳｎＢｉはんだ材３５０の温度は１８０℃程度とする。この結果、ＳｎＢｉはんだ材３５０が溶融する。そして、ＳｎＢｉはんだ材３５０に含まれるＳｎと、電極パッド１２４及び電極パッド２１１に含まれるＣｕとが反応して、Ｃｕ３Ｓｎ層３１１、Ｃｕ６Ｓｎ５層３１２及びＣｕ３Ｓｎ層３１３を含む第１３１０が電極パッド１２４及び電極パッド２１１の近傍に形成される。また、Ｃｕ３Ｓｎ層３１１、Ｃｕ６Ｓｎ５層３１２及びＣｕ３Ｓｎ層３１３の形成に伴って、ＳｎＢｉはんだ材３５０よりもＢｉの割合が高まった第２部分３２０が電極パッド１２４及び電極パッド２１１から離れて形成される。更に、本圧着の際に接着剤４１０も加熱され、接着剤４１０が硬化する。荷重の印加時間は、例えば１８０秒間程度とする。
その後、荷重の印加及び加熱を停止する。この結果、第１部分３１０及び第２部分３２０が凝固し、接合材３００が形成される。
このようにして、第１実施形態に係る複合配線基板１を製造することができる。
なお、図８に示すように、第１部分３１０の電極パッド１２４と第２部分３２０との間の部分が、第１部分３１０の電極パッド２１１と第２部分３２０との間の部分より極端に薄くなっていてもよい。例えば、電極パッド１２４の表面に、Ｎｉめっき処理を含む表面処理が施されている場合、第１部分３１０の電極パッド１２４と第２部分３２０との間の部分が薄くなりやすい。図８は、第１実施形態の変形例における電極パッド１２４、接合材３００及び電極パッド２１１の位置関係を示す断面図である。
（第２実施形態）
次に、第２実施形態について説明する。第２実施形態は、半導体装置に関する。図９は、第２実施形態に係る半導体装置を示す断面図である。
第２実施形態に係る半導体装置２では、第１実施形態に係る複合配線基板１のインターポーザ２００の上に半導体チップ２０が実装されている。すなわち、半導体チップ２０に設けられた接続端子（図示せず）が、はんだ等の接合材（図示せず）を介して電極パッド２２４に接続されている。半導体チップ２０は、例えば２５０℃の温度でのリフローを経て実装されている。実装の際に、半導体チップ２０が複合配線基板１に向けて加圧されてもよい。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
１ 複合配線基板
２ 半導体装置
２０ 半導体チップ
１００ ビルドアップ基板
１２４ 電極パッド
１２４Ａ 輪郭
２００ インターポーザ
２１１ 電極パッド
２１１Ａ 輪郭
３００ 接合材
３１０ 第１部分
３１１、３１３ Ｃｕ３Ｓｎ層
３１２ Ｃｕ６Ｓｎ５層
３１４ 微粒子
３２０ 第２部分

Claims (13)

  1. 第１接続端子を備えた第１配線基板と、
    前記第１接続端子に対向する第２接続端子を備えた第２配線基板と、
    前記第１接続端子と前記第２接続端子とを接合する接合材と、
    を有し、
    平面視で、前記第１接続端子の第１輪郭は前記第２接続端子の第２輪郭の内側にあり、
    前記接合材は、
    前記第１接続端子及び前記第２接続端子の両方に接触し、Ｃｕ及びＳｎの金属間化合物からなる第１部分と、
    平面視で、前記第１輪郭と前記第２輪郭との間の部分を含み、Ｂｉ及びＳｎの合金からなる第２部分と、
    を有し、
    前記第２部分は、ＢｉをＢｉＳｎ合金の共晶組成よりも高濃度で含有し、
    前記第２部分は、前記第２接続端子から離間していることを特徴とする複合配線基板。
  2. 前記第１配線基板はビルドアップ基板であり、
    前記第２配線基板はインターポーザであることを特徴とする請求項１に記載の複合配線基板。
  3. 前記第２接続端子の前記第１接続端子に対向する面の全体が、前記第１部分により覆われていることを特徴とする請求項１又は２に記載の複合配線基板。
  4. 前記第２部分におけるＢｉの割合は、３０質量％以上７５質量％以下であることを特徴とする請求項１乃至３のいずれか１項に記載の複合配線基板。
  5. 前記第１接続端子と前記第２接続端子との間の距離は６μｍ以下であることを特徴とする請求項１乃至４のいずれか１項に記載の複合配線基板。
  6. 前記第１接続端子と前記第２接続端子との間の距離は３μｍ以下であることを特徴とする請求項５に記載の複合配線基板。
  7. 前記接合材の平面視で前記第１輪郭の内側にある部分の体積は、
    前記接合材の平面視で前記第１輪郭の外側にある部分の体積の５０％以下であることを特徴とする請求項１乃至６のいずれか１項に記載の複合配線基板。
  8. 前記第２部分は、前記第１接続端子の周囲に環状に形成されていることを特徴とする請求項１乃至７のいずれか１項に記載の複合配線基板。
  9. 前記第２配線基板は、前記第２接続端子の側面を覆う絶縁層を有することを特徴とする請求項１乃至８のいずれか１項に記載の複合配線基板。
  10. 前記第２部分の融点は、２４０℃以下であることを特徴とする請求項１乃至９のいずれか１項に記載の複合配線基板。
  11. 前記接合材の平面視で前記第１輪郭の内側にある部分では、Ｂｉの割合が５質量％以下であることを特徴とする請求項１乃至１０のいずれか１項に記載の複合配線基板。
  12. 請求項１乃至１１のいずれか１項に記載の複合配線基板と、
    前記第２配線基板の上に実装された半導体チップと、
    を有することを特徴とする半導体装置。
  13. Ｃｕを含有する第１接続端子を備えた第１配線基板を準備する工程と、
    Ｃｕを含有する第２接続端子を備えた第２配線基板を準備する工程と、
    前記第２接続端子の上に、Ｂｉ及びＳｎを含有する第１接合材を設ける工程と、
    前記第２接続端子を前記第１接続端子に対向させ、前記第１接合材が前記第１接続端子に接触するように、前記第１配線基板及び前記第２配線基板を配置する工程と、
    加熱により、前記第１接合材と前記第１接続端子及び前記第２接続端子とを反応させ、前記第１接続端子と前記第２接続端子とを接合する接合材を形成する工程と、
    を有し、
    平面視で、前記第１接続端子の第１輪郭は前記第２接続端子の第２輪郭の内側にあり、
    前記接合材は、
    前記第１接続端子及び前記第２接続端子の両方に接触し、Ｃｕ及びＳｎの金属間化合物からなる第１部分と、
    平面視で、前記第１輪郭と前記第２輪郭との間の部分を含み、Ｂｉ及びＳｎの合金からなる第２部分と、
    を有し、
    前記第２部分は、ＢｉをＢｉＳｎ合金の共晶組成よりも高濃度で含有し、
    前記第２部分は、前記第２接続端子から離間していることを特徴とする複合配線基板の製造方法。
JP2021079986A 2021-05-10 2021-05-10 複合配線基板、半導体装置及び複合配線基板の製造方法 Active JP7342060B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2021079986A JP7342060B2 (ja) 2021-05-10 2021-05-10 複合配線基板、半導体装置及び複合配線基板の製造方法
KR1020220053205A KR20220152937A (ko) 2021-05-10 2022-04-29 복합 배선 기판, 반도체 장치 및 복합 배선 기판 제조방법
CN202210478241.1A CN115334745A (zh) 2021-05-10 2022-04-29 复合配线基板、半导体装置及复合配线基板的制造方法
US17/661,585 US11706877B2 (en) 2021-05-10 2022-05-02 Composite wiring substrate and semiconductor device
EP22171558.4A EP4090141A1 (en) 2021-05-10 2022-05-04 Composite wiring substrate, semiconductor device, and method of manufacturing composite wiring substrate
TW111116953A TWI844016B (zh) 2021-05-10 2022-05-05 複合配線基板、半導體裝置及複合配線基板的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021079986A JP7342060B2 (ja) 2021-05-10 2021-05-10 複合配線基板、半導体装置及び複合配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2022173925A true JP2022173925A (ja) 2022-11-22
JP2022173925A5 JP2022173925A5 (ja) 2023-07-18
JP7342060B2 JP7342060B2 (ja) 2023-09-11

Family

ID=81850196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021079986A Active JP7342060B2 (ja) 2021-05-10 2021-05-10 複合配線基板、半導体装置及び複合配線基板の製造方法

Country Status (5)

Country Link
US (1) US11706877B2 (ja)
EP (1) EP4090141A1 (ja)
JP (1) JP7342060B2 (ja)
KR (1) KR20220152937A (ja)
CN (1) CN115334745A (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5035134B2 (ja) 2008-06-20 2012-09-26 富士通株式会社 電子部品実装装置及びその製造方法
JP5533665B2 (ja) 2008-11-28 2014-06-25 富士通株式会社 電子装置の製造方法、電子部品搭載用基板及びその製造方法
JP2011096900A (ja) 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
JP2014146635A (ja) 2013-01-28 2014-08-14 Murata Mfg Co Ltd はんだ接合方法およびはんだボールと電極との接合構造体
WO2014115798A1 (ja) 2013-01-28 2014-07-31 株式会社村田製作所 はんだバンプの形成方法およびはんだバンプ
US9786633B2 (en) 2014-04-23 2017-10-10 Massachusetts Institute Of Technology Interconnect structures for fine pitch assembly of semiconductor structures and related techniques
JP6449760B2 (ja) 2015-12-18 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置
JP7266469B2 (ja) 2019-06-17 2023-04-28 新光電気工業株式会社 配線基板の製造方法及び積層構造
KR102659556B1 (ko) 2019-07-17 2024-04-23 삼성전자 주식회사 인터포저를 포함하는 전자 장치
US11355428B2 (en) 2019-09-27 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package

Also Published As

Publication number Publication date
JP7342060B2 (ja) 2023-09-11
EP4090141A1 (en) 2022-11-16
KR20220152937A (ko) 2022-11-17
US11706877B2 (en) 2023-07-18
TW202245559A (zh) 2022-11-16
CN115334745A (zh) 2022-11-11
US20220361342A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
JP5077448B2 (ja) 半導体チップ内蔵配線基板及びその製造方法
US10879203B2 (en) Stud bump structure for semiconductor package assemblies
US9196581B2 (en) Flow underfill for microelectronic packages
US8952271B2 (en) Circuit board, semiconductor device, and method of manufacturing semiconductor device
TWI429024B (zh) Semiconductor wafer embedded wiring board and manufacturing method thereof
US20110244636A1 (en) Manufacturing method of semiconductor chip-embedded wiring substrate
JPWO2007096946A1 (ja) 実装体及びその製造方法
JP2012204631A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP5459108B2 (ja) 部品内蔵配線基板
JP2012074497A (ja) 回路基板
US11205644B2 (en) Method for fabricating electronic package
US7911064B2 (en) Mounted body and method for manufacturing the same
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
JP2010525553A (ja) 半導体装置のバンプ構造
JP7342060B2 (ja) 複合配線基板、半導体装置及び複合配線基板の製造方法
US20110068467A1 (en) Semiconductor device and method of manufacturing same
TWI844016B (zh) 複合配線基板、半導體裝置及複合配線基板的製造方法
JP2008270324A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2008300498A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
CN108288608B (zh) 芯片封装体及其制备方法
JP2001168232A (ja) 回路部品接続体、回路部品接続体の製造方法、両面回路基板、両面回路基板の製造方法、回路部品実装体、及び多層回路基板
JP2008218942A (ja) 電子回路装置とこれを用いた電子機器、およびその製造方法
JP2008021712A (ja) 半導体モジュールならびにその製造方法
JP2008218941A (ja) 電子回路装置とこれを用いた電子機器、およびその製造方法
KR20140067764A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230706

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230706

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230830

R150 Certificate of patent or registration of utility model

Ref document number: 7342060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150