JP2022173925A5 - - Google Patents

Download PDF

Info

Publication number
JP2022173925A5
JP2022173925A5 JP2021079986A JP2021079986A JP2022173925A5 JP 2022173925 A5 JP2022173925 A5 JP 2022173925A5 JP 2021079986 A JP2021079986 A JP 2021079986A JP 2021079986 A JP2021079986 A JP 2021079986A JP 2022173925 A5 JP2022173925 A5 JP 2022173925A5
Authority
JP
Japan
Prior art keywords
wiring board
connection terminal
bonding material
contour
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021079986A
Other languages
English (en)
Other versions
JP2022173925A (ja
JP7342060B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from JP2021079986A external-priority patent/JP7342060B2/ja
Priority to JP2021079986A priority Critical patent/JP7342060B2/ja
Priority to CN202210478241.1A priority patent/CN115334745A/zh
Priority to KR1020220053205A priority patent/KR20220152937A/ko
Priority to US17/661,585 priority patent/US11706877B2/en
Priority to EP22171558.4A priority patent/EP4090141A1/en
Priority to TW111116953A priority patent/TWI844016B/zh
Publication of JP2022173925A publication Critical patent/JP2022173925A/ja
Publication of JP2022173925A5 publication Critical patent/JP2022173925A5/ja
Publication of JP7342060B2 publication Critical patent/JP7342060B2/ja
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (13)

  1. 第1接続端子を備えた第1配線基板と、
    前記第1接続端子に対向する第2接続端子を備えた第2配線基板と、
    前記第1接続端子と前記第2接続端子とを接合する接合材と、
    を有し、
    平面視で、前記第1接続端子の第1輪郭は前記第2接続端子の第2輪郭の内側にあり、
    前記接合材は、
    前記第1接続端子及び前記第2接続端子の両方に接触し、Cu及びSnの金属間化合物からなる第1部分と、
    平面視で、前記第1輪郭と前記第2輪郭との間の部分を含み、Bi及びSnの合金からなる第2部分と、
    を有し、
    前記第2部分は、BiをBiSn合金の共晶組成よりも高濃度で含有し、
    前記第2部分は、前記第2接続端子から離間していることを特徴とする複合配線基板。
  2. 前記第1配線基板はビルドアップ基板であり、
    前記第2配線基板はインターポーザであることを特徴とする請求項1に記載の複合配線基板。
  3. 前記第2接続端子の前記第1接続端子に対向する面の全体が、前記第1部分により覆われていることを特徴とする請求項1又は2に記載の複合配線基板。
  4. 前記第2部分におけるBiの割合は、30質量%以上75質量%以下であることを特徴とする請求項1乃至3のいずれか1項に記載の複合配線基板。
  5. 前記第1接続端子と前記第2接続端子との間の距離は6μm以下であることを特徴とする請求項1乃至4のいずれか1項に記載の複合配線基板。
  6. 前記第1接続端子と前記第2接続端子との間の距離は3μm以下であることを特徴とする請求項5に記載の複合配線基板。
  7. 前記接合材の平面視で前記第1輪郭の内側にある部分の体積は、
    前記接合材の平面視で前記第1輪郭の外側にある部分の体積の50%以下であることを特徴とする請求項1乃至6のいずれか1項に記載の複合配線基板。
  8. 前記第2部分は、前記第1接続端子の周囲に環状に形成されていることを特徴とする請求項1乃至7のいずれか1項に記載の複合配線基板。
  9. 前記第2配線基板は、前記第2接続端子の側面を覆う絶縁層を有することを特徴とする請求項1乃至8のいずれか1項に記載の複合配線基板。
  10. 前記第2部分の融点は、240℃以下であることを特徴とする請求項1乃至9のいずれか1項に記載の複合配線基板。
  11. 前記接合材の平面視で前記第1輪郭の内側にある部分では、Biの割合が5質量%以下であることを特徴とする請求項1乃至10のいずれか1項に記載の複合配線基板。
  12. 請求項1乃至11のいずれか1項に記載の複合配線基板と、
    前記第2配線基板の上に実装された半導体チップと、
    を有することを特徴とする半導体装置。
  13. Cuを含有する第1接続端子を備えた第1配線基板を準備する工程と、
    Cuを含有する第2接続端子を備えた第2配線基板を準備する工程と、
    前記第2接続端子の上に、Bi及びSnを含有する第1接合材を設ける工程と、
    前記第2接続端子を前記第1接続端子に対向させ、前記第1接合材が前記第1接続端子に接触するように、前記第1配線基板及び前記第2配線基板を配置し、前記第1接合材を前記第1接合材の融点未満の温度に加熱しながら前記第1配線基板と前記第2配線基板との間に圧力を印加し、前記第1接合材を圧縮変形させる工程と、
    前記第1接合材を前記第1接合材の融点よりも高い温度に加熱しながら前記第1配線基板と前記第2配線基板との間に前記第1接合材を圧縮変形させる工程よりも弱い圧力を印加することにより、前記第1接合材と前記第1接続端子及び前記第2接続端子とを反応させ、前記第1接続端子と前記第2接続端子とを接合する接合材を形成する工程と、
    を有し、
    平面視で、前記第1接続端子の第1輪郭は前記第2接続端子の第2輪郭の内側にあり、
    前記接合材は、
    前記第1接続端子及び前記第2接続端子の両方に接触し、Cu及びSnの金属間化合物からなる第1部分と、
    平面視で、前記第1輪郭と前記第2輪郭との間の部分を含み、Bi及びSnの合金からなる第2部分と、
    を有し、
    前記第2部分は、BiをBiSn合金の共晶組成よりも高濃度で含有し、
    前記第2部分は、前記第2接続端子から離間していることを特徴とする複合配線基板の製造方法。
JP2021079986A 2021-05-10 2021-05-10 複合配線基板、半導体装置及び複合配線基板の製造方法 Active JP7342060B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2021079986A JP7342060B2 (ja) 2021-05-10 2021-05-10 複合配線基板、半導体装置及び複合配線基板の製造方法
CN202210478241.1A CN115334745A (zh) 2021-05-10 2022-04-29 复合配线基板、半导体装置及复合配线基板的制造方法
KR1020220053205A KR20220152937A (ko) 2021-05-10 2022-04-29 복합 배선 기판, 반도체 장치 및 복합 배선 기판 제조방법
US17/661,585 US11706877B2 (en) 2021-05-10 2022-05-02 Composite wiring substrate and semiconductor device
EP22171558.4A EP4090141A1 (en) 2021-05-10 2022-05-04 Composite wiring substrate, semiconductor device, and method of manufacturing composite wiring substrate
TW111116953A TWI844016B (zh) 2021-05-10 2022-05-05 複合配線基板、半導體裝置及複合配線基板的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021079986A JP7342060B2 (ja) 2021-05-10 2021-05-10 複合配線基板、半導体装置及び複合配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2022173925A JP2022173925A (ja) 2022-11-22
JP2022173925A5 true JP2022173925A5 (ja) 2023-07-18
JP7342060B2 JP7342060B2 (ja) 2023-09-11

Family

ID=81850196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021079986A Active JP7342060B2 (ja) 2021-05-10 2021-05-10 複合配線基板、半導体装置及び複合配線基板の製造方法

Country Status (5)

Country Link
US (1) US11706877B2 (ja)
EP (1) EP4090141A1 (ja)
JP (1) JP7342060B2 (ja)
KR (1) KR20220152937A (ja)
CN (1) CN115334745A (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5035134B2 (ja) * 2008-06-20 2012-09-26 富士通株式会社 電子部品実装装置及びその製造方法
JP5533665B2 (ja) 2008-11-28 2014-06-25 富士通株式会社 電子装置の製造方法、電子部品搭載用基板及びその製造方法
JP2011096900A (ja) 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
JP6280875B2 (ja) 2013-01-28 2018-02-14 株式会社村田製作所 はんだバンプの形成方法およびはんだバンプ
JP2014146635A (ja) 2013-01-28 2014-08-14 Murata Mfg Co Ltd はんだ接合方法およびはんだボールと電極との接合構造体
US9786633B2 (en) 2014-04-23 2017-10-10 Massachusetts Institute Of Technology Interconnect structures for fine pitch assembly of semiconductor structures and related techniques
JP6449760B2 (ja) 2015-12-18 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置
JP7266469B2 (ja) 2019-06-17 2023-04-28 新光電気工業株式会社 配線基板の製造方法及び積層構造
KR102659556B1 (ko) 2019-07-17 2024-04-23 삼성전자 주식회사 인터포저를 포함하는 전자 장치
US11355428B2 (en) 2019-09-27 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
US11862539B2 (en) Method of forming a packaged semiconductor device having enhanced wettable flank and structure
US10840108B2 (en) Transient liquid phase material bonding and sealing structures and methods of forming same
US9847280B2 (en) Method for manufacturing semiconductor device
US11546998B2 (en) Multilayered transient liquid phase bonding
US8129229B1 (en) Method of manufacturing semiconductor package containing flip-chip arrangement
US9478517B2 (en) Electronic device package structure and method of fabricating the same
KR870009460A (ko) 반도체장치 패키지용 커버 및 그 제조 방법
US7329944B2 (en) Leadframe for semiconductor device
US10763195B2 (en) Leadframe package using selectively pre-plated leadframe
JP2000252388A (ja) 半導体デバイスとその製法
US20100148367A1 (en) Semiconductor device and method for fabricating the same
JP2022173925A5 (ja)
CN111477595A (zh) 散热封装结构和散热封装结构的制作方法
US10535589B2 (en) Clip structure and semiconductor package using the same
KR20000071375A (ko) 땜납 볼을 모방한 융기를 갖는 집적 회로 소자 및 그 제조방법
KR101354750B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101432486B1 (ko) 집적회로 패키지 제조방법
US9252114B2 (en) Semiconductor device grid array package
CN105489515B (zh) 半导体芯片的共晶焊接方法
JP7342060B2 (ja) 複合配線基板、半導体装置及び複合配線基板の製造方法
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
JP3032789B2 (ja) 超伝導装置
JPS60195953A (ja) 半導体装置およびその製造方法
US20130228921A1 (en) Substrate structure and fabrication method thereof