WO2014115798A1 - はんだバンプの形成方法およびはんだバンプ - Google Patents

はんだバンプの形成方法およびはんだバンプ Download PDF

Info

Publication number
WO2014115798A1
WO2014115798A1 PCT/JP2014/051358 JP2014051358W WO2014115798A1 WO 2014115798 A1 WO2014115798 A1 WO 2014115798A1 JP 2014051358 W JP2014051358 W JP 2014051358W WO 2014115798 A1 WO2014115798 A1 WO 2014115798A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
solder bump
electrode
layer
bump
Prior art date
Application number
PCT/JP2014/051358
Other languages
English (en)
French (fr)
Inventor
関本裕之
高岡英清
西村重夫
上島稔
久留島亨
Original Assignee
株式会社村田製作所
千住金属工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所, 千住金属工業株式会社 filed Critical 株式会社村田製作所
Priority to JP2014558608A priority Critical patent/JP6280875B2/ja
Publication of WO2014115798A1 publication Critical patent/WO2014115798A1/ja
Priority to US14/809,533 priority patent/US10090268B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0255—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in welding
    • B23K35/0261—Rods, electrodes, wires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/264—Bi as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3033—Ni as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C12/00—Alloys based on antimony or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H01L2224/08503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】表面が滑らかで、光沢があり、イメージセンサーなどを用いた光学的な方法で外観検査を行うことが可能で、かつ、それを利用してはんだ付けを行った場合に、信頼性の高いはんだ接合を行うことが可能なはんだバンプ、およびその形成方法を提供する。 【解決手段】主成分としてＢｉ２１を含み、副成分としてＳｎ２２を含むはんだボールを用いてＮｉ電極上にはんだバンプ５を形成する。　はんだボールとして、Ｓｎを１．０～１０．０質量％含有するものを用いる。　はんだボールとして、ＣｕおよびＡｇの少なくとも一方を１．０質量％以下含有するものを用いる。　本発明のはんだバンプの形成方法により形成されたはんだバンプを用いてはんだ接合を行ったはんだ接合部に、局所的にＳｎ単体およびＳｎＢｉ共晶合金層の少なくとも一方を有している構成とする。

Description

はんだバンプの形成方法およびはんだバンプ
　本発明は、はんだバンプの形成方法およびはんだバンプに関し、詳しくは、ＩＣチップなどのＢＧＡ実装に適用することが可能な、はんだバンプの形成方法および該形成方法により形成されるはんだバンプに関する。
　電子部品を実装する際に用いられる導電性接合材料としては、はんだが広く用いられている。
　はんだとしては、従来よりＳｎ－Ｐｂ系はんだが一般的に用いられてきたが、近年、Ｓｎ－Ｐｂ系はんだに代わって、Ｐｂを含まない、いわゆるＰｂフリーはんだが広く使用されるに至っている。
　そして、特許文献１には、そのようなＰｂを含まないはんだを用いた電子装置およびその製造方法が開示されている。
　すなわち、この特許文献１には、（ａ）少なくともＢｉを含む第１の金属と、（ｂ）第２の金属と第３の金属との合金と、（ｃ）第３の金属とを含み、第２の金属は、Ｎｉとの金属間化合物を作ることができるはんだ接合材を用いて、半導体チップ上にはんだバンプを形成する工程を含む電子装置の製造方法が記載されている。
　しかしながら、上記特許文献１のように、上記はんだ接合材を用いてはんだバンプを形成した場合、バリアメタル層として、ＮｉやＮｉ－Ｐ合金などが用いられているため、ＮｉとＢｉとが反応して、はんだバンプの表面に針状の結晶が形成される。そのため、はんだバンプの表面には光沢がなく、イメージセンサーを用いる方法などの光学的な方法ではんだバンプの形成状態を検査することが困難になるという問題点がある。さらに、表面に針状の結晶が形成されたはんだバンプを用いてはんだ付けを行った場合に、信頼性の高いはんだ付けを行うことができないという問題点がある。
　また、特許文献２には、Ｐｂを含まずＢｉを８０質量％以上含有するＢｉ系はんだ合金を用いて基板に接合される電子部品（または基板）として、電子部品（または基板）の最上層であるＮｉ含有層の上に、厚さ０.０５～８.００μｍのＺｎメタライズ層若しくは厚さ０.０５～３.００μｍのＳｎメタライズ層を形成した電子部品（または基板）が開示されており、さらに、上記Ｚｎメタライズ層若しくはＳｎメタライズ層の上に、Ａｇ、Ａｕ、Ｃｕから選ばれる厚さ０.０５～１.００μｍの第２のメタライズ層を成形した電子部品（または基板）が開示されている。
　しかしながら、特許文献２の構成の場合、電子部品（または基板）のＮｉ含有層上に、上記Ｚｎメタライズ層若しくはＳｎメタライズ層が形成されているとしても、はんだ接合のためには、Ｂｉを８０質量％以上含有するＢｉ系はんだ合金を別途外部から供給してはんだ接合を行うことが必要であり、ＢＧＡ実装の場合のように、電極にはんだバンプを形成し、このはんだバンプ自体により（外部からはんだ接合材を供給することなく）、はんだ接合を行う方法には適用できないという問題点がある。
特開２０１０－１２９６６４号公報 特開２０１１－２３８７２０号公報
　本発明は、上記課題を解決するものであり、表面が滑らかで光沢があり、イメージセンサーを用いる方法などの光学的な方法で外観検査を行うことが可能で、かつ、それを利用してはんだ付けを行った場合に、信頼性の高いはんだ接合を行うことが可能なはんだバンプ、およびその形成方法を提供することを目的とする。
　上記課題を解決するために、本発明のはんだバンプの形成方法は、
　電極上にはんだバンプを形成する方法であって、
　主成分としてＢｉを含み、副成分としてＳｎを含むはんだボールを用いて、Ｎｉを含む電極上にはんだバンプを形成すること
　を特徴としている。
　本発明のはんだバンプの形成方法においては、前記はんだボールが、Ｂｉを８０．０質量％以上含有するものを前提としているが、Ｂｉを９０．０質量％以上含有するものであることが好ましく、さらに９５．０質量％以上含有するものであることが好ましい。
　また、本発明のはんだバンプの形成方法においては、前記はんだボールが、Ｓｎを１．０～１０．０質量％の範囲で含有するものであることが好ましく、さらにＳｎを１．０～２．０質量％の範囲で含有するものであることが好ましい。
　Ｓｎを１．０～１０．０質量％の範囲で含有している場合、形状精度が高く、表面が滑らかで光沢があり、イメージセンサーを用いる方法などの光学的な方法により外観検査を行うことが可能で、かつ、信頼性の高いはんだ付けを行うことが可能なはんだバンプをより確実に形成することができる。
　また、はんだフラッシュに対する耐性を向上させることが可能になる。
　ここで「はんだフラッシュ」とは、基板へのはんだによる部品実装後アンダーフィルなどの樹脂材による封止後に、再度はんだ材の溶融温度まで加熱した際にはんだ材の溶融膨張によって、はんだ材が、樹脂と部品の界面あるいは樹脂と基板の界面を破壊しながら進展する現象である。はんだフラッシュが発生した場合、以下のような看過できない問題の発生するおそれがある。すなわち、例えば２部品の電極間を繋ぐようにはんだが進展した場合には電極間ショートの不具合を発生し、また、部品が備える電極と基板が備える実装用電極とを接続する接合部のはんだが流失した場合にはオープン不良が発生するなど、製品の信頼性に大きな影響を与えることが懸念される。
　また、前記はんだボールが、ＣｕおよびＡｇの少なくとも一方を１．０質量％以下の範囲で含有するものであることが好ましい。
　ＣｕおよびＡｇの少なくとも一方を少量（１．０質量％以下）含有させた場合、はんだバンプを利用してはんだ付けを行った後の、はんだ接合部の機械的な強度を向上させることができる。
　また、本発明のはんだバンプは、上記本発明のはんだバンプの形成方法により形成されたものであることを特徴としている。
　また、本発明のはんだバンプは、内部に局所的にＳｎ単体およびＳｎＢｉ共晶合金層の少なくとも一方を有していることが好ましい。
　内部に局所的にＳｎ単体およびＳｎＢｉ共晶合金層の少なくとも一方を有する構成とした場合、上述の本発明の効果をより確実に奏するはんだバンプを得ることができる。
　本発明のはんだバンプの形成方法は、主成分としてＢｉを含み、副成分としてＳｎを含むはんだボールを用いてＮｉを含む電極上にはんだバンプを形成するようにしているので、形状精度が高く、表面が滑らかで光沢があり、外観検査（形成状態の検査）などを、イメージセンサーを用いる方法などの光学的な方法により行うことが可能で、かつ、信頼性の高いはんだ付けを行うことができる。
　また、本発明のはんだバンプは、上記本発明のはんだバンプの形成方法により形成されたものであることから、形状精度が高く、表面が滑らかで光沢があり、イメージセンサーを用いる方法などの光学的な方法により形成状態の検査などの外観検査を確実に行うことが可能で、かつ、それを利用してはんだ付けを行った場合に、信頼性の高いはんだ付けを行うことが可能となる。
本発明の実施形態において用いたはんだボールの構成を模式的に示す図である。 本発明の実施形態において用いたはんだボールの内部構造を示す顕微鏡写真である。 本発明の実施形態においてはんだバンプを形成するためにはんだボールをＩＣチップの電極上に載置した状態（リフローする前の状態）を示す図である。 本発明の実施形態において形成したはんだバンプの構成を示す図である。 本発明の実施形態において形成したはんだバンプの構成を示す顕微鏡写真である。 本発明の実施形態において形成したはんだバンプを有するＩＣチップをプリント回路基板上に搭載した状態を示す図である。 本発明の実施形態において形成したはんだバンプを有するＩＣチップをプリント回路基板上に搭載し、リフローを行った後、フラックスを除去した状態を示す図である。 （ａ）はＳｎが添加されていないＢｉ系のはんだ材料を用いて形成したはんだバンプを正面側から撮影した写真、（ｂ）は上面側から撮影した写真である。 （ａ）はＳｎが添加されているＢｉ系のはんだ材料を用いて形成したはんだバンプを正面側から撮影した写真、（ｂ）は上面側から撮影した写真である。
　以下に本発明を実施するための形態を示して、本発明の特徴とするところをさらに詳しく説明する。
［実施の形態の概要］
　本発明のはんだバンプの形成方法においては、主成分としてＢｉを含み、副成分としてＳｎを含むはんだを用いて、Ｎｉを含む電極上にはんだバンプを形成する。
　具体的には、例えば、はんだを構成する各金属材料（ＢｉおよびＳｎ）を一度溶融させて略球状に成形したはんだボールをＮｉを含む電極上に供給し、Ｂｉの融点（２７１℃）を超える温度（例えば３００℃）にまで加熱して、はんだボールを溶融させることにより、Ｎｉを含む電極上にはんだバンプを形成する。この方法で形成されたはんだバンプは、形状精度が高く、表面が滑らかで光沢があり、形成状態の検査などの外観検査を、イメージセンサーを用いる方法などの光学的な方法により効率よく、確実に行うことができる。
　また、本発明の方法で形成されたはんだバンプは、形状精度が高く、表面が滑らかであることから、それを利用してはんだ付けを行った場合、信頼性の高いはんだ付けを行うことができる。
　なお、ここで「Ｎｉを含む電極」とは、主たる成分がＮｉであることを指す。例えば、主成分であるＮｉと、無電解めっきにより混入するＰなどで構成されるＮｉ皮膜も含まれる。ただし、含有するＮｉ以外の成分は少ないほうが好ましく、特に１０質量％以下であることが好ましい。
　また、Ｎｉを含む電極は、Ｎｉからなる電極に限らず、Ｎｉからなる電極層の表面に、濡れ性を向上させるための金属めっき膜や有機膜を形成したり、防錆処理などの表面処理を施したりした電極や、Ｃｕからなる電極上にＮｉめっき膜を形成してなる電極などを含む広い概念である。
　具体的には、Ｎｉ電極層の表面にＡｕめっき膜を形成したＮｉ－Ａｕ電極、Ｎｉ電極層の表面にＰｄめっき膜、Ａｕのめっき膜の順でめっき膜を形成したＮｉ－Ｐｄ－Ａｕ電極、Ｎｉ電極層の表面に防錆処理を施したＮｉ－防錆処理（有機膜）電極、Ｃｕ電極層の表面にＮｉめっき膜を形成しさらにその上にＡｕめっき膜を形成したＣｕ－Ｎｉ－Ａｕ電極などが例示される。
　実質的にＢｉが溶融する温度域では、Ａｕ層や防錆処理層がＢｉ中に拡散するため、リフロー処理を行う前の段階で、Ａｕ層や防錆処理層がＮｉ電極層の表面に形成されていたとしても、ＮｉとＢｉが反応して、表面に針状の結晶を形成することになる。したがって、Ａｕ層や防錆処理層が表面に形成されているＮｉ電極も、表面に針状の結晶の析出のない、表面が滑らかで光沢のあるはんだバンプを形成するにあたって、本発明を適用することが有意義な電極であるということができる。
　なお、本発明を適用することが最も有意義な態様の１つである、Ｎｉ－Ａｕめっき膜（電極）上にＢｉ系はんだバンプを形成した場合、表面にＮｉＢｉ3の針状の結晶が析出することを確認している。
　本発明のはんだバンプの形成方法においては、上述のようにＢｉを主成分とするはんだボールにＳｎを添加することにより、Ｎｉを含む電極上へのはんだバンプの形成時にＢｉとＮｉの反応物である針状結晶が生成されず、表面が滑らかで光沢があり、かつ形状精度の高いはんだバンプが形成される。そのため、イメージセンサーなどを用いて形成状態を検査（外観検査）する場合に、より確実な検査を行うことが可能になる。
　また、形成された表面が滑らかで形状精度の高い本発明のはんだバンプを利用してはんだ付けを行った場合、信頼性の高いはんだ付けを行うことができる。
　また、例えば、本発明の方法によりＮｉを含む電極上にはんだバンプが形成されたＩＣチップなどの電子部品をプリント回路基板などの実装基板上に実装する場合、本来、検査で除去されるべきはんだバンプを備えた電子部品（形状不良のはんだバンプが形成されていて、不良品として除去されるべきものであるにもかかわらず、検査時の認識エラーで除去されなかった電子部品）が、実装基板上への実装に供されて、結果的に搭載不良が生じてしまうことを防止することが可能になり、搭載性を改善することができる。
［実施の形態］
　この実施形態では、はんだボールをＩＣチップのＮｉを含む電極上に載置し、加熱してはんだボールを溶融させることにより、Ｎｉを含む電極上にはんだバンプを形成する場合を例にとって説明する。
　＜はんだボールの作製＞
　（１）はんだボールを作製するにあたっては、まず、Ｎｉを含む電極上にはんだバンプを形成する際に用いるはんだボールを作製する。
　はんだボールの組成は、基本的には、Ｂｉ－ｘＳｎ－０．１５Ｃｕとした。そして、ｘの値を、０．０～２０．０質量％の範囲で変化させた。Ｂｉの割合（質量％）は、１００から、Ｓｎについてのｘの値（質量％の値）およびＣｕの質量％の値（０．１５）を差し引いた値となる。
　なお、各試料（試料１～１５）のＢｉ、Ｓｎ、およびＣｕの具体的な割合は、表１に示すとおりである。
　ただし、試料６では、Ｃｕを配合せずに、Ａｇを１．０質量％の割合で配合し、試料７では、Ｃｕを配合せずに、Ａｇを０．１質量％の割合で配合した。試料８および９では、ＣｕとＡｇの両方を表１に示す割合で配合した。試料１０では、ＣｕおよびＣｏの両方を表１に示す割合で配合した。試料１１では、Ｃｕを配合せずに、Ｃｏを表１に示す割合で配合した。なお、試料１２は、Ｓｎを配合していない、本発明の要件を備えていない試料である。
　（２）それから、表１の割合でＢｉ、Ｓｎ、およびＣｕを含有するはんだボール形成用のはんだ材料を加熱して溶融させ、略球状に成形することによりはんだボールを作製した。
　このようにして作製されたはんだボール４は、図１に模式的な構成を示し、図２に顕微鏡写真を示すように、母材であるＢｉ２１に、Ｓｎ２２が分散した構造を有している。
　＜はんだバンプの形成＞
　次に、はんだバンプの形成方法について説明する。
　（１）はんだバンプを形成するにあたっては、図３に示すように、ＩＣチップ１が備える電極（Ｎｉを含む電極）２、すなわち、厚みが１～２０μｍのＣｕ層２ａ上に、厚みが１～１０μｍのＮｉ層（めっき層）２ｂが形成され、さらにその上に、厚みが０．０１～０．５μｍのＡｕ層（めっき層）２ｃが形成された構造を有する電極２に、フラックス３を塗布し、マウンタにより、はんだボール４を電極２上に載置する。
　（２）次に、３００℃でリフロー処理を行い、はんだボール４の全体、すなわち、内部の金属（ＢｉＳｎ共晶合金およびＳｎ）を含む全体を溶融させる。
　（３）それから、フラックス３（図３）を洗浄して除去することにより、図４Ａに示すようなはんだバンプ５を得る。このはんだバンプ５は、ＩＣチップ１が備える電極２を覆うように形成されており、電極２との界面には、融点の高い金属間化合物層であるＮｉＳｎ化合物層３０が形成されている（ただし、はんだバンプ５がＳｎを含まない試料（表１の試料１２）の場合、ＮｉＳｎ化合物層３０は形成されない）。なお、図４Ｂは、このときのはんだバンプ５内のＢｉ２１中へのＳｎ２２の分布の状態を示す顕微鏡写真である。
　そして、イメージセンサーにて、はんだバンプ５の形成状態（搭載状態）を確認した。
　＜ＩＣチップの搭載＞
　次に、はんだバンプの形成されたＩＣチップをプリント回路基板に搭載して実装し、プリント回路基板（ガラスエポキシ基板）１１の実装用電極１２上に、はんだバンプ５を介してＩＣチップ１が実装された構造体を形成する方法について説明する。
　（１）ＩＣチップを搭載するにあたっては、図５に示すように、プリント回路基板（ガラスエポキシ基板）１１の実装用電極１２、すなわち、この実施形態では、厚みが１～２０μｍのＣｕ層１２ａ上に、厚みが１～１０μｍのＮｉ層（めっき層）１２ｂが形成され、さらにその上に、厚みが０．０１～０．５μｍのＡｕ層（めっき層）１２ｃが形成された構造を有する実装用電極１２に、フラックス３を塗布し、マウンタにより、はんだバンプ５が電極２に接合された状態のＩＣチップ１を、はんだバンプ５がプリント回路基板１１の実装用電極１２と対向するような姿勢で載置する。
　（２）その後、３００℃でのリフロー処理（２回目のリフロー処理）を行い、はんだバンプ５の全体を溶融させた。
　（３）その後、洗浄を行って、接合部からフラックス３を除去する。これにより、図６に示すような、プリント回路基板（ガラスエポキシ基板）１１の実装用電極１２上に、はんだバンプ５を介してＩＣチップ１が実装された構造体が得られる。
　なお、特に図示しないが、この実施形態では、ＩＣチップ１の下面側にアンダーフィル樹脂を充填し、例えば、１８０℃、６０分の条件で加熱して硬化させることにより、樹脂封止を行った。
　このように、Ｓｎを含有させたＢｉ系のはんだを用いた本発明の実施形態にかかる方法により、ＩＣチップ１のＮｉを含む電極２上にはんだバンプ５を形成した場合、形状精度が高く、表面が滑らかで光沢があり、イメージセンサーなどの光学的な手段を用いて外観検査を行うことが可能なはんだバンプ５を形成することができる。
　また、Ｓｎを含有させたＢｉ系のはんだを用いた本発明の実施形態にかかる方法により、上述のようにしてはんだバンプ５を形成したＩＣチップ１をプリント回路基板（ガラスエポキシ基板）１１の実装用電極１２上に実装することにより、信頼性の高い実装（ＢＧＡ実装）を行うことができる。
　ところで、上記実施形態の場合のように、ＩＣチップ１の電極２上にはんだボールを載置して加熱することによりはんだバンプ５を形成した場合、はんだバンプが正常に形成されているかどうかを、イメージセンサーなどにより検査（外観検査）することが必要になるが、Ｓｎが添加されていないＢｉ系のはんだ材料を用いて形成したはんだバンプ５の場合、図７（ａ）（正面側から撮影した写真）に示すように、ＮｉとＢｉの反応による針状結晶１０がはんだバンプ５の表面に形成されてしまい、図７（ｂ）（上面側から撮影した写真）に示すように、光沢のないはんだバンプ５となる。したがって、Ｓｎが添加されていないＢｉ系のはんだ材料を用いて形成されたはんだバンプ５の場合、その形成状態（外観）の良否の判断をイメージセンサーなどの光学的手段により行うことは困難である。
　これに対し、Ｓｎが添加された材料からなるはんだバンプ５では、図８（ａ）（正面側から撮影した写真）から明らかなように、はんだバンプ５の表面に針状結晶が生成することがなく、表面が滑らかであり、また、図８（ｂ）（上面側から撮影した写真）から明らかなように、光沢のあるはんだバンプ５となる。したがって、Ｓｎが添加されているＢｉ系のはんだ材料を用いて形成されたはんだバンプ５の場合、その形成状態（外観）の良否の判断をイメージセンサーなどの光学的手段により容易かつ確実に行うことができる。
　また、Ｓｎが添加されていない材料からなるはんだバンプ５の場合、仮にイメージセンサーなどの光学的手段により外観検査を行うことができたとしても、その表面に形成された針状結晶１０（図７（ａ））は、融点が高く、Ｂｉの溶融温度（２７１℃）では溶融しないため、実装基板（プリント回路基板）に実装する際に、実装不良を引き起こすことが確認されている。
　一方、上述のようにＳｎを含有させることは必要であるが、Ｓｎの添加量が多くなり過ぎると、はんだバンプ５に含まれたＳｎがリフローはんだ付け工程でＳｎの融点（２３２℃）以上の温度（例えば２５０℃程度）に加熱された場合、Ｓｎや、ＢｉＳｎ共晶合金（共晶点：１３９℃）の溶融が起こり、はんだフラッシュの原因となる。
　この傾向を確認するため、上述のように、Ｓｎの添加量を０．０～２０．０質量％の範囲で変化させてはんだバンプ５を形成した試料（Ｓｎの添加量の異なるはんだバンプ５を備えたＩＣチップ）を、プリント回路基板（ガラスエポキシ基板）１１の実装用電極１２上に実装し、ＩＣチップ１の下面側（はんだ接合部周囲）をアンダーフィル樹脂により封止して得た試料（試料１～１５）について、３００℃でリフロー処理を行い、各試料における外観検査の可否、はんだフラッシュの発生の有無、Ｂｉ－Ｎｉ金属間化合物の最大長さ、はんだバンプ接合数を調べた。その結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　なお、表１の「Ｂｉ－Ｎｉ金属間化合物の最大長さ」は、以下に説明する方法により測定した値である。
　まず、外観検査に使用したはんだバンプ部を断面研磨し、走査型電子顕微鏡（ＳＥＭ）を使用して５００倍で観察した。
　また、Ｂｉ－Ｎｉ金属間化合物層とＢｉ相を、ＳＥＭのＥＤＳにより同定し、Ｂｉ－Ｎｉ金属間化合物層が連続する最大長さを測定した。
　そして、各試料において、それぞれ５個のバンプについて、Ｂｉ－Ｎｉ金属間化合物層が連続する最大長さを測定し、各バンプにおける、Ｂｉ－Ｎｉ金属間化合物層が連続する最大長さの値を測定数５で除して平均した長さを「Ｂｉ－Ｎｉ金属間化合物の最大長さ」とした。
　また、表１の「はんだバンプ接合数」は、はんだバンプの接合状態を示す指標として、各試料のバンプ１０個について、基板とＩＣ間の抵抗値を測定し、導通が得られたはんだバンプの数を示したものである。
　表１に示すように、Ｓｎの添加量が１０質量％を超える試料、すなわち、Ｓｎの添加量が１５質量％の試料１４、Ｓｎの添加量が２０質量％の試料１５の場合、形成されたはんだバンプの表面は滑らかで、光沢があり、イメージセンサーによる外観検査を行うことが可能であったが、一部にはんだフラッシュの発生があり、好ましくないことが確認された。なお、表１の「はんだフラッシュの発生の有無」の欄に関し、「○：可」ははんだフラッシュの発生がないことを示し、「△：あまり好ましくない」は一部にはんだフラッシュの発生があることを示す。
　また、Ｓｎの添加量が１．０質量％未満の試料１３（Ｓｎの添加量０．５質量％）の場合、はんだフラッシュの発生は認められなかったが、はんだバンプの表面の滑らかさが必ずしも十分ではなく、光沢が少なくて、イメージセンサーによる外観検査には適していないことが確認された。なお、表１の「外観検査の可否」の欄に関し、「○：可」はイメージセンサーによる外観検査が可能であることを示し、「△：あまり好ましくない」は同外観検査が難しい部分がある場合があるために適していないことを示す。
　また、Ｓｎの添加を行っていない試料１２（本発明の要件を備えていない試料）の場合、はんだフラッシュの発生は認められなかったが、はんだバンプの表面の滑らかさが不十分で、光沢がなく、イメージセンサーによる外観検査を行うことができないことが確認された。
　なお、上記実施形態では、Ｂｉ－Ｓｎ系のはんだボールに、Ｃｕを所定量含有させるようにしているので、はんだ接合部の機械的強度をさらに向上させることができる。Ｃｕに限らず、Ａｇ、ＣｏあるいはＣｕとＡｇ、Ｃｏの両方を所定の範囲で含有させた場合にも、はんだ接合部の機械的強度を向上させることができる。
　したがって、上記Ｓｎに添加することによる効果を阻害しない範囲（通常は、１質量％以下の範囲）でＣｕ、ＡｇおよびＣｏの少なくともひとつを添加すると、より強固なはんだバンプを形成することができる。
　なお、本発明は上記実施形態に限定されるものではなく、本発明を適用してはんだバンプを形成すべき対象物の種類や、はんだバンプの形成条件などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
　１　　　　ＩＣチップ
　２　　　　ＩＣチップの電極
　２ａ　　　ＩＣチップの電極を構成するＣｕ層
　２ｂ　　　ＩＣチップの電極を構成するＮｉ層
　２ｃ　　　ＩＣチップの電極を構成するＡｕ層
　３　　　　フラックス
　４　　　　はんだボール
　５　　　　はんだバンプ
　１０　　　針状結晶
　１１　　　プリント回路基板
　１２　　　プリント回路基板の実装用電極
　１２ａ　　プリント回路基板を構成するＣｕ層
　１２ｂ　　プリント回路基板を構成するＮｉ層
　１２ｃ　　プリント回路基板を構成するＡｕ層
　２１　　　Ｂｉ
　２２　　　Ｓｎ
　３０　　　ＮｉＳｎ化合物層

Claims (5)

  1. 　電極上にはんだバンプを形成する方法であって、
    　主成分としてＢｉを含み、副成分としてＳｎを含むはんだボールを用いて、Ｎｉを含む電極上にはんだバンプを形成すること
    　を特徴とするはんだバンプの形成方法。
  2. 　前記はんだボールが、Ｓｎを１．０～１０．０質量％の範囲で含有するものであることを特徴とする、請求項１記載のはんだバンプの形成方法。
  3. 　前記はんだボールが、ＣｕおよびＡｇの少なくとも一方を１．０質量％以下の範囲で含有するものであることを特徴とする、請求項１または２記載のはんだバンプの形成方法。
  4. 　請求項１～３のいずれかに記載のはんだバンプの形成方法により形成されたものであることを特徴とするはんだバンプ。
  5. 　内部に局所的にＳｎ単体およびＳｎＢｉ共晶合金層の少なくとも一方を有していることを特徴とする請求項４記載のはんだバンプ。
PCT/JP2014/051358 2013-01-28 2014-01-23 はんだバンプの形成方法およびはんだバンプ WO2014115798A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014558608A JP6280875B2 (ja) 2013-01-28 2014-01-23 はんだバンプの形成方法およびはんだバンプ
US14/809,533 US10090268B2 (en) 2013-01-28 2015-07-27 Method of forming solder bump, and solder bump

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-012882 2013-01-28
JP2013012882 2013-01-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/809,533 Continuation US10090268B2 (en) 2013-01-28 2015-07-27 Method of forming solder bump, and solder bump

Publications (1)

Publication Number Publication Date
WO2014115798A1 true WO2014115798A1 (ja) 2014-07-31

Family

ID=51227587

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/051358 WO2014115798A1 (ja) 2013-01-28 2014-01-23 はんだバンプの形成方法およびはんだバンプ

Country Status (4)

Country Link
US (1) US10090268B2 (ja)
JP (1) JP6280875B2 (ja)
TW (1) TWI521621B (ja)
WO (1) WO2014115798A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020136979A1 (ja) * 2018-12-28 2020-07-02 Ｊｘ金属株式会社 はんだ接合部
JP2020136684A (ja) * 2019-02-25 2020-08-31 Tdk株式会社 接合構造
WO2021139077A1 (zh) * 2020-01-09 2021-07-15 西安泾渭钻探机具制造有限公司 一种金刚石截齿及其加工方法
US11404607B2 (en) 2019-05-28 2022-08-02 Samsung Electronics Co.. Ltd. Display apparatus, source substrate structure, driving substrate structure, and method of manufacturing display apparatus
JP7342060B2 (ja) 2021-05-10 2023-09-11 新光電気工業株式会社 複合配線基板、半導体装置及び複合配線基板の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806046B2 (en) * 2014-03-13 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and manufacturing method
US20160064320A1 (en) * 2014-08-27 2016-03-03 Cisco Technology, Inc. Coupling of an interposer to a package substrate
US11244918B2 (en) * 2017-08-17 2022-02-08 Semiconductor Components Industries, Llc Molded semiconductor package and related methods
US11769730B2 (en) * 2020-03-27 2023-09-26 STATS ChipPAC Pte. Ltd. Semiconductor device and method of providing high density component spacing
US20220108965A1 (en) * 2020-10-06 2022-04-07 Jabil Inc. Low temperature, reworkable, and no-underfill attach process for fine pitch ball grid arrays having solder balls with epoxy and solder material
CN114833494B (zh) * 2022-05-17 2023-04-14 南京恒电电子有限公司 实现低温焊接高温服役的过程反应性焊料及接头制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041621A (ja) * 1996-07-18 1998-02-13 Fujitsu Ltd 錫−ビスマスはんだの接合方法
JPH1133775A (ja) * 1997-07-17 1999-02-09 Matsushita Electric Ind Co Ltd 錫含有鉛フリーはんだ合金及びそのクリームはんだ並びにその製造方法
JPH11330678A (ja) * 1998-05-11 1999-11-30 Fujitsu Ltd 半田接合方法及び回路基板並びにその回路基板を用いた電子装置
JP2007251053A (ja) * 2006-03-17 2007-09-27 Fujitsu Ltd 半導体装置の実装構造及びその実装構造の製造方法
WO2010061428A1 (ja) * 2008-11-28 2010-06-03 富士通株式会社 電子装置の製造方法、電子部品搭載用基板及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4299261B2 (ja) * 2005-03-31 2009-07-22 東洋炭素株式会社 伝熱シート、放熱構造体および伝熱シートの使用方法
US8227536B2 (en) * 2005-08-11 2012-07-24 Senju Metal Industry Co., Ltd. Lead-free solder paste and its use
JP5470816B2 (ja) * 2008-11-26 2014-04-16 富士通株式会社 電子装置の製造方法
JP5526997B2 (ja) 2010-05-10 2014-06-18 住友金属鉱山株式会社 Ｂｉ系はんだ接合用の電子部品と基板及び電子部品実装基板
JP2014146635A (ja) * 2013-01-28 2014-08-14 Murata Mfg Co Ltd はんだ接合方法およびはんだボールと電極との接合構造体
JP6028593B2 (ja) * 2013-01-28 2016-11-16 富士通株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041621A (ja) * 1996-07-18 1998-02-13 Fujitsu Ltd 錫−ビスマスはんだの接合方法
JPH1133775A (ja) * 1997-07-17 1999-02-09 Matsushita Electric Ind Co Ltd 錫含有鉛フリーはんだ合金及びそのクリームはんだ並びにその製造方法
JPH11330678A (ja) * 1998-05-11 1999-11-30 Fujitsu Ltd 半田接合方法及び回路基板並びにその回路基板を用いた電子装置
JP2007251053A (ja) * 2006-03-17 2007-09-27 Fujitsu Ltd 半導体装置の実装構造及びその実装構造の製造方法
WO2010061428A1 (ja) * 2008-11-28 2010-06-03 富士通株式会社 電子装置の製造方法、電子部品搭載用基板及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020136979A1 (ja) * 2018-12-28 2020-07-02 Ｊｘ金属株式会社 はんだ接合部
JPWO2020136979A1 (ja) * 2018-12-28 2021-09-09 Ｊｘ金属株式会社 はんだ接合部
JP2020136684A (ja) * 2019-02-25 2020-08-31 Tdk株式会社 接合構造
JP7447536B2 (ja) 2019-02-25 2024-03-12 Tdk株式会社 接合構造、及び接合方法
US11404607B2 (en) 2019-05-28 2022-08-02 Samsung Electronics Co.. Ltd. Display apparatus, source substrate structure, driving substrate structure, and method of manufacturing display apparatus
WO2021139077A1 (zh) * 2020-01-09 2021-07-15 西安泾渭钻探机具制造有限公司 一种金刚石截齿及其加工方法
JP7342060B2 (ja) 2021-05-10 2023-09-11 新光電気工業株式会社 複合配線基板、半導体装置及び複合配線基板の製造方法

Also Published As

Publication number Publication date
JPWO2014115798A1 (ja) 2017-01-26
US10090268B2 (en) 2018-10-02
TWI521621B (zh) 2016-02-11
TW201438124A (zh) 2014-10-01
US20150333027A1 (en) 2015-11-19
JP6280875B2 (ja) 2018-02-14

Similar Documents

Publication Publication Date Title
JP6280875B2 (ja) はんだバンプの形成方法およびはんだバンプ
US8503189B2 (en) Pb-free solder-connected structure and electronic device
JP5093766B2 (ja) 導電性ボール等搭載半導体パッケージ基板の製造方法
TWI618798B (zh) Lead-free solder alloy
WO2014013632A1 (ja) はんだ合金、ソルダペーストおよび電子回路基板
US20030030149A1 (en) Semiconductor device having solder bumps reliably reflow solderable
PH12014502831B1 (en) Lead-free solder ball
JP5724411B2 (ja) はんだ、はんだ付け方法及び半導体装置
KR101279291B1 (ko) 납프리 땜납 접속 구조체 및 땜납 볼
WO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
JP3925554B2 (ja) 鉛フリーはんだボール
WO2019069788A1 (ja) はんだ合金、はんだ接合材料及び電子回路基板
Hong et al. MLCC Solder joint property with vacuum and hot air reflow soldering processes
TW200819012A (en) Mounting structure
US7309647B1 (en) Method of mounting an electroless nickel immersion gold flip chip package
US6756687B1 (en) Interfacial strengthening for electroless nickel immersion gold substrates
Lee et al. Solder Joint Degradation and Electrochemical Metallic Ion Migration Property of Solder Joints with Surface Finish
US20090301760A1 (en) Method of Soldering a Module Board
Yang Failure analysis for bad wetting on HASL PCB
JP2005286323A (ja) 配線基板、半田部材付き配線基板及び配線基板の製造方法
US20040096688A1 (en) Lead-free joining material and joining method using the same
WO2009150759A1 (ja) はんだ接合方法及びはんだ継手
Mostofizadeh et al. Effect of Epoxy Flux Underfill on Thermal Cycling Reliability of Sn-8Zn-3Bi Lead-Free Solder in a Sensor Application
JP6543890B2 (ja) 高温はんだ合金
JP2003200288A (ja) Ｐｂフリーはんだ材料及びそれを用いた電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14743659

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014558608

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14743659

Country of ref document: EP

Kind code of ref document: A1