JPH0222541B2 - - Google Patents

Info

Publication number
JPH0222541B2
JPH0222541B2 JP60204604A JP20460485A JPH0222541B2 JP H0222541 B2 JPH0222541 B2 JP H0222541B2 JP 60204604 A JP60204604 A JP 60204604A JP 20460485 A JP20460485 A JP 20460485A JP H0222541 B2 JPH0222541 B2 JP H0222541B2
Authority
JP
Japan
Prior art keywords
solder
substrate
terminals
semiconductor device
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60204604A
Other languages
English (en)
Other versions
JPS61177738A (ja
Inventor
Fuora Betsukamu Keisu
Erizabesu Kooruman An
Meari Makugaia Kyasariin
Josefu Putsutsuritsutsu Kaaru
Kinonesu Horateio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS61177738A publication Critical patent/JPS61177738A/ja
Publication of JPH0222541B2 publication Critical patent/JPH0222541B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は、超小型部品を支持ボードまたは基板
に結合するための相互接続に関するものであり、
特に、疲労寿命の改善されたはんだ相互接続点を
形成するための構造、およびかかる相互接続構造
の製法に関するものである。
Ｂ 開示の概要 半導体装置の平坦面上にある１組のＩ／Ｏを、
基板上のはんだでぬらすことのできるパツドの対
応する組に結合する配列した複数のはんだ結合点
を有する支持基板に、集積半導体装置をはんだに
より結合してＩ／Ｏ結合を形成する相互接続にお
いて、装置と基板の間に誘電材料の帯を置いて接
着させ、はんだ結合点の少くとも外側の１列を埋
め込み、中央部のはんだ結合点および隣接の上下
面の誘電材料で埋め込まずに残すことを特徴とす
る改良。
Ｃ 従来技術 本発明は、半導体装置と支持ボードまたは基板
との間に、非常に小さく、間隔の密なはんだ相互
接続により、複数の電気的相互接続を形成する。
半導体装置のフエース・ダウンまたはフリツプ・
チツプ・ボンデイングにかかるものである。
本発明は、はんだリフローによるチツプ接続
（Ｃ−４）技術の改良である。米国特許第3401126
号および第3429040号明細書には、半導体チツプ
をキヤリアにフエース・ダウン・ボンデイングす
るＣ−４技術が詳細に記載されている。一般に、
これらの特許に開示されたものは、チツプ・キヤ
リア上の導体上のはんだ結合可能なサイト、及び
半導体装置接点サイト上の金属はんだの順応性の
あるパツドを形成することである。装置キヤリア
のはんだ結合可能なサイトは、半導体装置の接点
サイト上のはんだが溶融したときに、表面張力に
より半導体装置がキヤリア上に浮いて保持される
ように、はんだ付けのできないバリアに囲まれて
いる。集積回路半導体装置技術が発達するにつれ
て、個々の能動および受動素子の寸法が非常に小
さくなり、装置内の素子の数は急激に増加してい
る。このため、装置の寸法は著しく大きく、入出
力端子の数が増加する。この傾向は続き、装置形
成技術に対する要求はますます強まるであろう。
装置と基板とを結合するはんだの利点は、入出力
端子を実質的に半導体装置の上面全体に分布させ
ることができることである。これにより表面全体
が効率的に利用できる。これを一般にエリア・ボ
ンデイングと称する。
Ｄ 発明が解決しようとする問題点 通常、集積回路半導体装置は、半導体装置の材
料、すなわちシリコンとは膨張率の異なる材料の
支持基板に取付ける。通常、装置は膨張率が2.5
×10-6／℃の単結晶シリコンで形成する。基板は
セラミツク材料により形成し、その代表的なもの
はアルミナで、膨張率は5.8×10-6／℃である。
動作中は、集積半導体装置の能動および受動素子
は必然的に発熱し、その結果、熱がはんだ結合部
を通つて伝導されるため、装置と支持基板の両方
に温度の変動を生じる。装置および基板は膨張率
が異なるため、温度の変動による膨張・収縮量が
異なる。これにより比較的剛性の高いはんだ端子
に応力を生じる。動作中のはんだ結合部にかかる
応力は、(1)温度変動の大きさ、(2)個々の結合部の
中立点、すなわち中心点からの距離（DNP）、お
よび(3)半導体装置の材料と基板の材料との膨張率
の差に正比例し、はんだ結合部の高さ、すなわち
装置と支持基板との間隔に反比例する。この状態
の重要性はさらに、集積度を高くするために、は
んだ端子の直径を小さくするにつれて、全体の高
さが減小するという事実により増大する。
さらに装置の寸法が大きくなると、中立点から
の外側のはんだ接合点の距離が増大し、そのため
はんだ接合点の疲労寿命が減少するが、これを緩
和するという差し迫つた要求を解決するためには
新たな技術革新が必要である。
Ｅ 問題点を解決するための手段 本発明の目的は、電気装置を結合するための、
疲労寿命の長いはんだ相互接続構造を提供するこ
とにある。
本発明による半導体装置を支持基板に結合する
ための改良されたはんだ相互接続構造は、行列状
に配置された複数のはんだ接続点を有し、各はん
だ接続点は、装置上のはんだでぬらすことのでき
るパツドと、支持基板上の対応するはんだでぬら
すことのできるパツドに結合され、装置の周辺部
と、基板のこれに面する部分との間に有機重合体
樹脂（例えばポリアミドイミド）が置かれ、この
材料がはんだ結合点の少くとも外側の１列および
１行を埋め込み、装置の中央部のはんだ接続点
は、樹脂材料で埋め込まずに残したものである。
本発明に関する半導体装置と多層セラミツク基
板との間のはんだ接続の疲労寿命を改善する方法
は、半導体装置とセラミツク基板との間の周辺部
のはんだ結合点のみを被覆材料で覆い、内側のは
んだ接続点は被覆せずに残すことを特徴とするも
のである。
Ｆ 実施例 本発明をより良く理解するため、発明の根底を
なす理論を調査することが有用である。周知のご
とく、集積回路半導体装置は物理的性質の異なる
いくつかの異種の材料からなる比較的複雑な積層
構造である。この装置は通常片側に複数のSiO2
およびSi3N4のいずれかまたは両方からなる層、
もしくは他の誘電体層、またはこれらの組合わせ
たものを接着し、層と層の間にアルミニウムの治
金ストリツプを網状にサンドイツチ構造とした、
単結晶シリコンの基板を有する。さらに誘電体分
離用として、基板の片側にSiO2を埋めた溝を設
けることもある。最終的には、基本的に、片側に
基板材料、すなわちシリコンとは膨張率の異なる
材料の薄層を接着した積層構造である。本発明者
らは、この複雑な構造は、裏側すなわち装置を含
む側と反対側の上面から見た場合、室温では凹ん
だ表面を持つ弓形構造となつていることを見出し
た。この構造は、比較的高温で層を付着させた
後、装置を冷却した際に生じるものである。この
構造は金属のバイメタルと似ている。室温におけ
る拘束されない装置の形状を第３図に示すが図で
は装置１０の曲がりを極端に誇張して示してあ
る。
表面１１は、上記の複数の誘電層と、これらの
間にサンドイツチ構造にしたアルミニウムの治金
ストライプを含む表面である。
装置１０を、米国特許第3401126号および第
3429040号明細書に記載された方法で、はんだ接
着端子１３により基板１２に接続し、基板は膨張
率がシリコンの膨張率より大きい材料であると、
装置１０は第４Ａ図に示す形状となる。この図で
も説明の目的で形状を極端に誇張してある。一般
に、結合した装置１０の形状は、自由な状態にあ
る第３図に示す形状とは変化している。装置１０
は第４Ａ図に示すように凸状になることもあり、
平坦、またはむしろ凹状になることもあるが、拘
束されない状態の時より凹状が小さい。一般に、
結合したチツプを基板から外すと、結合した状態
の時よりもチツプの結合しない側から見て凹状が
強くなることがわかる。これには２つの機構があ
り、２つとも結合したチツプは、自由な状態の形
状よりも凸状が大きくなる。計算にもとづいて、
主たる機構は、シリコン・チツプと、チツプを結
合する基板との膨張の差であると考えられる。基
板の膨張率は、チツプの膨張率より大きい。チツ
プと基板が、相互接続１３を形成するのに用いる
鉛の融点と等しいか、またはこれを超えるチツプ
結合温度から冷却するにつれて、基板はチツプよ
りも多く収縮し、チツプの下側に、内側方向への
力を加え、第４Ａ図に示すようにさらに凸状に湾
曲させる傾向がある。これによりＣ−４端子にせ
ん段歪みを生じ、これは中立点から遠くなる程大
きくなる。
せん断歪み△Σは次式で示される。
△Σ＝１／ｈ（DNP）（△Ｔ）（△α−Ｃ） 上式でｈはＣ−４端子の高さ、DNPは中立点
からの距離、△Ｔは温度変化、△α−Ｃは基板と
チツプの材料の膨張率の差である。このように、
せん断応力は、計算点が中立点から離れるにつれ
て、０から増大する直線関係にある。もう１つの
機構はシリコン・チツプの基板と、チツプ基板の
底面、すなわち第３図に示した１１の側に付着さ
せたアルミニウムおよび石英層との膨張の差であ
る。この誘電層は一般に、基板も層も高温になる
高温法により形成する。このような温度では、チ
ツプの表面は実質的に平坦である。チツプが室温
にまで冷却すると、材料の膨張率の違いにより応
力が生じる。チツプ１０を基板１２に結合する場
合、はんだ端子１３が溶融するよう加熱する。こ
の加熱により、チツプ１０の弓状の形状がある程
度除かれるが、チツプの結合温度は誘電層形成温
度よりはるかに低いため、完全に除かれない。チ
ツプおよび基板が冷却するにつれて、Ｃ−４端子
１３は凝固し、チツプをはんだの融点における形
状に保持しようとする。チツプが結合温度から冷
却するにつれて、チツプの正味の動きは、拘束さ
れなければ第３図に示すように凹状になる。しか
し、Ｃ−４はんだ結合により、そのようにははら
ない。
結合したチツプ１０は、第３図および第４Ａ図
に対比して示すように、拘束されない形状よりも
さらに凸状に保持され、したがつて外側の端子は
軸方向の張力を受けることになる。
全体の力は平衡しているのでＣ−４端子の内側
の部分には圧縮されるものもある。Ｃ−４端子全
体の軸方向の変位は第４Ｂ図に示すとおりで、た
て軸１５は装置の中心すなわち中立点に相当し、
よこ軸１６は変位０を示す。曲線１８の部分２０
は中立点近くにあるＣ−４端子が圧縮を受けて短
かくなつていることを示すことに注意されたい。
逆に、曲線１８の部分２２は、中立点から外側に
変位したＣ−４端子の伸びを示す。また、曲線１
８は上向きに放物線を描いて湾曲しており、関係
が直線的でないことにも注目されたい。せん断応
力は線形であり、曲線１８は、せん断応力と、弓
状の装置の構成による応力とに由来する全応力を
示すため、弓状の装置の構成による応力が非線形
であることは明らかである。この変位は、温度変
動が繰返されると最も外側の端子の寿命に悪影響
を与える。引張り応力がせん断のサイクルに重複
し、このためさらに疲労劣化が生じる。さらに、
引張り応力がなければ狭いままであつたかもしれ
ないはんだ結合点の疲労亀裂は引張り応力により
開き、電流を通しにくくなる。本発明は、前述の
現象を理解し、結合した半導体装置がより効果的
に外側のはんだ結合に張力を与える傾向のある力
に耐える構造と、その構造を形成する方法に関す
るものであり、本発明は、端子の外周に誘電材料
の接着帯を形成し、これにより内側のはんだ端子
には誘電材料のないままにして１列またはそれ以
上のはんだ端子を誘電体材料φに埋め込むことか
らなる。本発明の構造は基本的に第６Ａ図に示す
ようなものである。
次に、第５Ａ図は、装置１０のシリコンとは膨
張率の異なる基板１２に取付けた装置１０を示し
た図で、はんだ端子１３はすべて誘電材料３０に
埋め込まれている。装置１０は前述と同様の理由
で上方に弓状に湾曲している。はんだ端子３０を
完全に埋め込むことは、従来技術で知られてお
り、主として装置、特に記憶装置にアルフア粒子
バリア・シールドを設けて、セラミツク材料中の
放射性物質から放射されるアルフア粒子から装置
を保護するのに使用されている。材料３０は通常
有機重合体樹脂で、効果的なアルフア粒子バリ
ア・シールドを形成するため、Ｃ−４はんだ端子
に完全に浸透する。有機樹脂材料３０によつて、
半導体装置１０の下面と、基板１２の上面とが接
着される。この構造を、本出願の発明を考案し実
施する間に検討した。第５Ｂ図の曲線３２は、熱
サイクル中のはんだ端子の圧縮または引張りによ
る軸方向の変位を示す。プロツトのたて軸は、装
置１０の中心すなわち中立点に対応する。装置と
基板が、通常の動作中に生じるような熱サイクル
を受けると、はんだ端子１３は、装置１０と基板
１２材料の膨張率の差、および前に第３図および
第４Ａ図で説明したような、装置の湾曲作用によ
るせん断応力を受ける。装置と基板の両方に接着
した誘電材料３０は、はんだ端子１３を引張り、
または引き伸ばす傾向のある装置周囲に沿つた力
に耐える。同様に、装置の中心では、誘電材料３
０は、はんだ端子１３を圧縮し、または短縮させ
る傾向のある力に耐える。第５Ｂ図に示すよう
に、曲線３３の一部は、中心部のはんだ端子が圧
縮され、短縮することを示し、一方横軸３４の上
の曲線は、はんだ端子１３が引伸ばされることを
示す。曲線３３と２０とを比較すると、誘電材料
３０の作用によつて、中心部では圧縮ははるかに
小さい。他の機構は、シリコン・チツプと、チツ
プの下面、すなわち第３図に示す１１の側に付着
させたアルミニウムおよび石英の層との膨張の差
によるものである。チツプが接合温度から冷却さ
れるにつれて、チツプ全体の動きは、拘束されて
いない場合、凹状となるはずであるが、はんだ結
合のため、実際にはそのようにはならない。
次に、第６Ａ図は、基板１２上に取付け、はん
だ端子１３により結合した装置１０を示す。装置
の周囲部分に、はんだ端子１３の周辺部分を囲む
塊状の誘電体材料がある。装置の中央部のはんだ
端子１３は、誘電体材料に埋め込まれていないこ
とに注目されたい。第６Ｂ図のプロツトは、第４
Ｂ図、第５Ｂ図と同様であるが、第６Ａ図に示す
構造のはんだ端子１３の軸方向の変位を示すもの
である。軸方向の変位は第５Ｂ図のものより小さ
く、曲線４０は直線的で、中立点からの距離と変
位との間に直線的な関係があることを示してい
る。全く予想しなかつたことであるが、装置の中
央部に誘電材料１３が存在しない第６Ａ図に示す
構造では、はんだ端子１３の疲労破壊に耐える能
力は、第５Ａ図に示す構造の４倍に増大した。曲
線４０で明らかなように、直線的な関係は、Ｃ−
４端子１３の全体の歪みが、主として装置と基板
の材料の膨張率の差により生じるせん断に限ら
れ、疲労破壊の原因となる装置が湾曲する傾向が
除去された事を示していると考えられる。周辺の
誘電材料１３は、はんだ端子１３が、装置１０が
基板１２から引き離される傾向に耐えることを助
けることが理論づけられる。これと同じことが、
従来技術の一部である第５Ａ図の構造にもある。
第６Ａ図の装置の、外側の端子上に誘電材料が存
在することにより、端子が引き伸ばされることが
減少し、同時に第６Ａ図の装置の中央部にある端
子の圧縮も減少する。第６Ａ図の装置の内側にあ
る端子にかかる圧縮力が減少すると、外側の端子
にかかる圧縮力が増大して、力が平衡する。これ
は装置の最大のDNPの疲労を防止するため、最
ものぞましい応力分布である。もう１つの可能性
のある要素は、中央部の端子に影響を与える力の
平衡である。熱サイクル内で基板が加熱される
と、装置１０は基板１２より速く膨張する。装置
周辺部の誘電材料３０は、装置１０のこの膨張に
耐え、装置の中央部を上向きに湾曲させる。同時
に、装置１０の積層性により、前述のような理由
で中央部を下向きに湾曲させようとする。このよ
うに、これら２つの力が互に打消し合う傾向があ
る。したがつて、曲線４０は、Ｃ−４の伸びがせ
ん断力のみによつて生ずることを示す。直線状に
なる。
第１図および第２図は、基板１２に取付けた装
置１０の一実施例を示すもので、端子１３の外側
の列は、誘電材料３０に囲まれて埋込まれ、中央
部５０には誘電材料３０がない。一般に、材料は
良好な電気絶縁特性を有し、比較的高温に耐え、
Ｃ−４はんだ端子、半導体装置１０および基板１
２を効果的にコーテイングし、接着する能力を有
し、腐食の原因となる装置のイオンによる汚染を
生じることなく、半導体装置のパツケージングを
製作するのに用いる各種の溶剤に耐えなければな
らない。装置のはんだ端子を埋め込むための好ま
しい材料は市販のもので、Amoco Corporation
製の商品名AI−10が好ましい。AI−10はジアミ
ン を無水トリメリト酸または、無水トリメリト酸の
アシルクロライドに反応させて生成したものであ
る。この重合体をさらに、アミノ・プロピル・ト
リエトキシ・シラン（A1100）またはβ（3.4エポ
キシ・シクロヘキシル）エチルトリメトキシ・シ
ラン（Ａ−186）と反応させる。このコーテイン
グ材料は、1970年９月のIBM・TDBの825ページ
に記載されている。得られた好ましい誘電樹脂
は、密度が1.4ｇ／ml、引張強度13.3kpsi、伸び
2.5％、圧縮強度23.4kpsi、曲げ強度23.4kpsiであ
る。この誘電材料を、最初に必要な埋込み量を生
成するのに要する量を計算し、樹脂を適当な溶剤
と混合し、次に毛細管現象で材料が装置と基板の
間に吸い込まれるように、装置の周辺に置く。次
に樹脂を加熱して、重合反応を超させる。半導体
のＣ−４端子を埋め込むための好ましい処方は、
ポリイミド約８重量％、Ｎメチル・ピロリドン約
91.5％、接着促進剤（Union Carbide社の商標Ａ
−1100またはＡ−186で市販のもの）0.3〜0.4％
からなるAI樹脂により形成される。この好まし
い誘電材料の弾性率は700kpsi、曲げ弾性率
730kpsi、熱膨張係数は17×10-6／0Fである。
上記の必要条件を満たすものであれば、他の誘
電材料を使用することもできる。
誘導材料の帯は、各装置の用途に応じて、上記
の目的を達成するように形成することができる。
特に、材料の帯は最低ではんだ端子の外側の１列
を、最高で誘電材料がない場合に、はんだ端子の
通常の軸方向の変位が０になる線の外側の端子の
列を覆うようにする。この線は、第５Ｂ図で、曲
線１８が横軸を横切る点の軌跡により求められ
る。別の表現をすれば、誘電材料の帯は、はんだ
結合点が圧縮領域の外側にある装置の部分を覆
う。
本発明は、はんだ端子の格子の中心間隔が0.1
〜0.5mmの場合に有用である。装置と支持基板と
の間隔は、0.05〜0.25mm、特に0.05〜0.1mmのもの
が好ましい。
下記の例は本発明を実施するための好ましい方
法を説明するためのものであるが、本発明の請求
の範囲を不当に制限するものではない。
例 それぞれ１個の半導体装置をはんだにより結合
した３組の基板を作成した。熱膨張係数が60×
10-7／℃のアルミナで形成した28mm×28mmのシン
グル・チツプ基板を用いた。底面に29×29のはん
だでぬらすことのできるパツドを有する7.6mm×
7.6mmのシリコン半導体試験用基板を選定した。
各基板には、装置の中心から4.9mmの位置に多数
のパツドを設けた。これは最悪の中立点からの距
離（DNP）である。フツトプリントにおけるパ
ツドの直径は0.13mmであつた。試験用基板を公知
の従来法でアルミナ基板に結合した後、アルミナ
基板を３群に分けた。第１群の基板は第４Ａ図に
示すように、はんだ端子に誘電材料を添加せずに
加熱試験を行つた。第２群の基板は、第５Ａ図に
示すように、はんだ端子全部を誘電材料に埋め込
んで加熱試験を行つた。第３群の基板は、第６Ａ
図に示すように、周辺のはんだ端子のみを誘電材
料に埋め込んで加熱試験を行つた。誘電材料は、
額縁様の帯として、パツドのフツトプリント全体
の面積の約35％を覆うと推定された。第２および
第３群の誘電材料は同一のもので、AI−10から
なるものである。下記の溶液を調製した。
成 分 重量％ ポリアミド・イミド （Amoco AI−10） ８ 接着促進剤 （Union Carbide A110） 0.3〜0.4 溶 剤 （Ｎメチル・ピロリドン） 91.5 第２群のシリコン試験基板の端子を完全に埋め
込む量および第３群の基板の周辺端子のみを埋め
込む量を計算により求めた。第３群のシリコン試
験基板では、シリコン試験基板のフツトプリント
の約35％に当たる外側の数列を埋め込んだ。次に
計算量の樹脂を試験基板の縁に沿つて注入し、装
置を85℃で約20〜30分間加熱後、180℃で５時間
加熱して硬化させた。アルミナ基板をすべてオー
ブン中に入れ、温度差100℃の熱サイクルを与え、
基板を定期的に検査して電気的故障を調べた。誘
電材料を用いない第１群の基板を、他の２群と比
較するための対照群として用いた。すべてのはん
だ端子を誘電材料で完全に埋め込んだ第２群の基
板は、結合部の疲労寿命が60％改善された。周辺
のはんだ端子のみを誘電材料で埋め込んだ第３群
の基板は、310％の結合部における疲労寿命の改
善を示した。これらの結果は、周辺部のはんだ端
子のみを誘電材料に埋め込むことにより、予想外
の驚くべき改善を示すものである。
【図面の簡単な説明】
第１図は、本発明の方法により基板に結合した
半導体装置を非常に拡大した側面図である。第２
図は、第５図に示す構造の平面図である。第３図
は集積半導体装置の中央部の部分側面図で、室温
における輪廓を誇張して示す図である。第４Ａ図
は基板上に取付け、はんだ端子により結合した集
積半導体装置の中央部の部分側面図で、輪廓の変
化を誇張して示す図である。第４Ｂ図は、第４Ａ
図に示す装置のはんだ端子の全公称歪み（垂直歪
みおよびせん断歪み）と中立点からの距離の関係
をプロツトした図である。第５Ａ図は、第４Ａ図
と同様に、基板に取付けた装置の部分側面図であ
るが、装置のはんだ端子全部の周囲に誘電材料を
付着させたものの図である。第５Ｂ図は、第４Ｂ
図と同様の、はんだ端子の全公称歪み（垂直歪み
およびせん断歪み）と中立点からの距離の関係
を、第５Ａ図の構造についてプロツトした図であ
る。第６Ａ図は、第５Ａ図と同様に、基板に取付
けた装置の部分側面図であるが、中央部に誘電材
料がない本発明の構造を示す図である。第６Ｂ図
は、第６Ａ図の構造におけるはんだ端子の全公称
歪み（垂直（＝０）＋せん断）圧縮と中央または
中立点からの距離の関係をプロツトした図であ
る。

Claims (1)

  1. 【特許請求の範囲】 １ 集積半導体装置と基板とを接続する相互接続
    体であつて、 上記半導体装置の表面上の入出力端子の組と基
    板上のはんだでぬらすことのできるパツドの組と
    を接合する、アレイ状に配置した複数のはんだ接
    続点と、 上記装置と基板との間に置かれ、これらに接着
    し、はんだ結合の少くとも外側の列を埋め込み、
    且つ中央部のはんだ結合およびそれに隣接する上
    下面を埋め込まずに残す誘電性有機材料の帯とを
    有する相互接続体。
JP60204604A 1985-01-28 1985-09-18 相互接続体 Granted JPS61177738A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/695,597 US4604644A (en) 1985-01-28 1985-01-28 Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US695597 1985-01-28

Publications (2)

Publication Number Publication Date
JPS61177738A JPS61177738A (ja) 1986-08-09
JPH0222541B2 true JPH0222541B2 (ja) 1990-05-18

Family

ID=24793669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60204604A Granted JPS61177738A (ja) 1985-01-28 1985-09-18 相互接続体

Country Status (5)

Country Link
US (1) US4604644A (ja)
EP (1) EP0189791B1 (ja)
JP (1) JPS61177738A (ja)
CA (1) CA1224576A (ja)
DE (1) DE3675554D1 (ja)

Families Citing this family (222)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59126671A (ja) * 1983-01-10 1984-07-21 Mitsubishi Electric Corp 半導体装置
JPS6187396A (ja) * 1984-10-05 1986-05-02 株式会社日立製作所 電子回路装置とその製造方法
JPH0752762B2 (ja) * 1985-01-07 1995-06-05 株式会社日立製作所 半導体樹脂パッケージ
FR2584235B1 (fr) * 1985-06-26 1988-04-22 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
US4979663A (en) * 1986-08-27 1990-12-25 Digital Equipment Corporation Outer lead tape automated bonding system
DE3777522D1 (de) * 1986-10-17 1992-04-23 Hitachi Ltd Verfahren zum herstellen einer gemischten struktur fuer halbleiteranordnung.
JPS6437132U (ja) * 1987-08-31 1989-03-06
JPH01160028A (ja) * 1987-12-17 1989-06-22 Matsushita Electric Ind Co Ltd 電極の接続方法
EP0335019B1 (en) * 1988-03-29 1993-05-26 Director General, Agency of Industrial Science and Technology Semiconductor chip bonded to a substrate
US4893171A (en) * 1988-03-30 1990-01-09 Director General, Agenty Of Industrial Science And Technology Semiconductor device with resin bonding to support structure
US4871405A (en) * 1988-03-30 1989-10-03 Director General, Agency Of Industrial Science And Technology Method of bonding a semiconductor to a package with a low and high viscosity bonding agent
US5185073A (en) * 1988-06-21 1993-02-09 International Business Machines Corporation Method of fabricating nendritic materials
US5137461A (en) * 1988-06-21 1992-08-11 International Business Machines Corporation Separable electrical connection technology
US4871921A (en) * 1988-08-09 1989-10-03 Honeywell Inc. Detector array assembly having bonding means joining first and second surfaces except where detectors are disposed
US4980753A (en) * 1988-11-21 1990-12-25 Honeywell Inc. Low-cost high-performance semiconductor chip package
NL8900676A (nl) * 1989-03-20 1990-10-16 Philips Nv Substraat met interconnectiestructuren.
US5047834A (en) * 1989-06-20 1991-09-10 International Business Machines Corporation High strength low stress encapsulation of interconnected semiconductor devices
US5028987A (en) * 1989-07-03 1991-07-02 General Electric Company High current hermetic package having a lead extending through the package lid and a packaged semiconductor chip
US5105536A (en) * 1989-07-03 1992-04-21 General Electric Company Method of packaging a semiconductor chip in a low inductance package
US5150197A (en) * 1989-10-05 1992-09-22 Digital Equipment Corporation Die attach structure and method
US5056706A (en) * 1989-11-20 1991-10-15 Microelectronics And Computer Technology Corporation Liquid metal paste for thermal and electrical connections
US5056216A (en) * 1990-01-26 1991-10-15 Sri International Method of forming a plurality of solder connections
US5089440A (en) * 1990-03-14 1992-02-18 International Business Machines Corporation Solder interconnection structure and process for making
US4999699A (en) * 1990-03-14 1991-03-12 International Business Machines Corporation Solder interconnection structure and process for making
US5656862A (en) * 1990-03-14 1997-08-12 International Business Machines Corporation Solder interconnection structure
US4995551A (en) * 1990-04-24 1991-02-26 Microelectronics And Computer Technology Corporation Bonding electrical leads to pads on electrical components
US5076485A (en) * 1990-04-24 1991-12-31 Microelectronics And Computer Technology Corporation Bonding electrical leads to pads with particles
US5118299A (en) * 1990-05-07 1992-06-02 International Business Machines Corporation Cone electrical contact
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5060844A (en) * 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method
US5057969A (en) * 1990-09-07 1991-10-15 International Business Machines Corporation Thin film electronic device
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5258330A (en) * 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5105537A (en) * 1990-10-12 1992-04-21 International Business Machines Corporation Method for making a detachable electrical contact
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
EP0490125B1 (en) * 1990-11-20 1996-03-13 Sumitomo Electric Industries, Ltd. Method of mounting semiconductor elements
US5220200A (en) * 1990-12-10 1993-06-15 Delco Electronics Corporation Provision of substrate pillars to maintain chip standoff
US5056215A (en) * 1990-12-10 1991-10-15 Delco Electronics Corporation Method of providing standoff pillars
KR940006164B1 (ko) * 1991-05-11 1994-07-08 금성일렉트론 주식회사 반도체 패키지 및 그 제조방법
US5279711A (en) * 1991-07-01 1994-01-18 International Business Machines Corporation Chip attach and sealing method
US5203075A (en) * 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5133495A (en) * 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
JP2523250B2 (ja) * 1991-08-16 1996-08-07 インターナショナル・ビジネス・マシーンズ・コーポレイション ジシアネ―トの混合物を含む組成物
US5194930A (en) * 1991-09-16 1993-03-16 International Business Machines Dielectric composition and solder interconnection structure for its use
US5170930A (en) * 1991-11-14 1992-12-15 Microelectronics And Computer Technology Corporation Liquid metal paste for thermal and electrical connections
EP0546285B1 (en) * 1991-12-11 1997-06-11 International Business Machines Corporation Electronic package assembly with protective encapsulant material
US5469333A (en) * 1993-05-05 1995-11-21 International Business Machines Corporation Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads
US5203076A (en) * 1991-12-23 1993-04-20 Motorola, Inc. Vacuum infiltration of underfill material for flip-chip devices
US5169056A (en) * 1992-02-21 1992-12-08 Eastman Kodak Company Connecting of semiconductor chips to circuit substrates
US5616520A (en) * 1992-03-30 1997-04-01 Hitachi, Ltd. Semiconductor integrated circuit device and fabrication method thereof
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US5394490A (en) * 1992-08-11 1995-02-28 Hitachi, Ltd. Semiconductor device having an optical waveguide interposed in the space between electrode members
JP2562661Y2 (ja) * 1992-10-13 1998-02-16 株式会社村田製作所 圧電素子の実装構造
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
US5859470A (en) * 1992-11-12 1999-01-12 International Business Machines Corporation Interconnection of a carrier substrate and a semiconductor device
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
US5550408A (en) * 1992-11-18 1996-08-27 Matsushita Electronics Corporation Semiconductor device
EP0604823A1 (en) * 1992-12-29 1994-07-06 International Business Machines Corporation Triazine polymer and use thereof
US5445308A (en) * 1993-03-29 1995-08-29 Nelson; Richard D. Thermally conductive connection with matrix material and randomly dispersed filler containing liquid metal
US5328087A (en) * 1993-03-29 1994-07-12 Microelectronics And Computer Technology Corporation Thermally and electrically conductive adhesive material and method of bonding with same
FR2704691B1 (fr) * 1993-04-30 1995-06-02 Commissariat Energie Atomique Procédé d'enrobage de composants électroniques hybrides par billes sur un substrat.
KR0152901B1 (ko) * 1993-06-23 1998-10-01 문정환 플라스틱 반도체 패키지 및 그 제조방법
US5385869A (en) * 1993-07-22 1995-01-31 Motorola, Inc. Semiconductor chip bonded to a substrate and method of making
US5371328A (en) * 1993-08-20 1994-12-06 International Business Machines Corporation Component rework
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
FR2709871B1 (fr) * 1993-09-06 1995-10-13 Commissariat Energie Atomique Procédé d'assemblage de composants par hybridation et collage.
US5442852A (en) * 1993-10-26 1995-08-22 Pacific Microelectronics Corporation Method of fabricating solder ball array
US5591941A (en) * 1993-10-28 1997-01-07 International Business Machines Corporation Solder ball interconnected assembly
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US5490040A (en) * 1993-12-22 1996-02-06 International Business Machines Corporation Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array
US5473814A (en) * 1994-01-07 1995-12-12 International Business Machines Corporation Process for surface mounting flip chip carrier modules
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
US5435482A (en) * 1994-02-04 1995-07-25 Lsi Logic Corporation Integrated circuit having a coplanar solder ball contact array
DE4410739A1 (de) * 1994-03-28 1995-10-05 Bosch Gmbh Robert Verfahren zum elektrisch leitfähigen Verbinden von Kontakten
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
US5907187A (en) * 1994-07-18 1999-05-25 Kabushiki Kaisha Toshiba Electronic component and electronic component connecting structure
CA2157259C (en) * 1994-08-31 2000-08-29 Koetsu Tamura Electronic device assembly and a manufacturing method of the same
US6169328B1 (en) * 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
JP2792532B2 (ja) * 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
US5579573A (en) * 1994-10-11 1996-12-03 Ford Motor Company Method for fabricating an undercoated chip electrically interconnected to a substrate
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
KR100192766B1 (ko) * 1995-07-05 1999-06-15 황인길 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조
US7041771B1 (en) 1995-08-11 2006-05-09 Kac Holdings, Inc. Encapsulant with fluxing properties and method of use in flip-chip surface mount reflow soldering
US5976910A (en) * 1995-08-30 1999-11-02 Nec Corporation Electronic device assembly and a manufacturing method of the same
US5804881A (en) 1995-11-27 1998-09-08 Motorola, Inc. Method and assembly for providing improved underchip encapsulation
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
US5789930A (en) * 1995-12-14 1998-08-04 International Business Machine Corporation Apparatus and method to test for known good die
US5855821A (en) * 1995-12-22 1999-01-05 Johnson Matthey, Inc. Materials for semiconductor device assemblies
US6147870A (en) * 1996-01-05 2000-11-14 Honeywell International Inc. Printed circuit assembly having locally enhanced wiring density
US5839188A (en) 1996-01-05 1998-11-24 Alliedsignal Inc. Method of manufacturing a printed circuit assembly
US5977629A (en) 1996-01-24 1999-11-02 Micron Technology, Inc. Condensed memory matrix
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
JP2842361B2 (ja) * 1996-02-28 1999-01-06 日本電気株式会社 半導体装置
US5821456A (en) * 1996-05-01 1998-10-13 Motorola, Inc. Microelectronic assembly including a decomposable encapsulant, and method for forming and reworking same
US6030856A (en) 1996-06-10 2000-02-29 Tessera, Inc. Bondable compliant pads for packaging of a semiconductor chip and method therefor
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US6395991B1 (en) 1996-07-29 2002-05-28 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
JP3284262B2 (ja) * 1996-09-05 2002-05-20 セイコーエプソン株式会社 液晶表示装置及びそれを用いた電子機器
JP2861965B2 (ja) * 1996-09-20 1999-02-24 日本電気株式会社 突起電極の形成方法
US5796169A (en) * 1996-11-19 1998-08-18 International Business Machines Corporation Structurally reinforced ball grid array semiconductor package and systems
US5937276A (en) * 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
US5866442A (en) 1997-01-28 1999-02-02 Micron Technology, Inc. Method and apparatus for filling a gap between spaced layers of a semiconductor
US5891754A (en) * 1997-02-11 1999-04-06 Delco Electronics Corp. Method of inspecting integrated circuit solder joints with x-ray detectable encapsulant
FR2761510B1 (fr) * 1997-03-27 1999-04-30 Bull Sa Ecran et montage des circuits de commande des pixels de l'ecran
US5990564A (en) * 1997-05-30 1999-11-23 Lucent Technologies Inc. Flip chip packaging of memory chips
US5953816A (en) * 1997-07-16 1999-09-21 General Dynamics Information Systems, Inc. Process of making interposers for land grip arrays
US6317333B1 (en) 1997-08-28 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Package construction of semiconductor device
JP4190602B2 (ja) * 1997-08-28 2008-12-03 株式会社ルネサステクノロジ 半導体装置
US6053394A (en) * 1998-01-13 2000-04-25 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
US5953814A (en) * 1998-02-27 1999-09-21 Delco Electronics Corp. Process for producing flip chip circuit board assembly exhibiting enhanced reliability
US6059173A (en) * 1998-03-05 2000-05-09 International Business Machines Corporation Micro grid array solder interconnection structure for second level packaging joining a module and printed circuit board
JP4311774B2 (ja) 1998-03-11 2009-08-12 富士通株式会社 電子部品パッケージおよびプリント配線板
US6324754B1 (en) * 1998-03-25 2001-12-04 Tessera, Inc. Method for fabricating microelectronic assemblies
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
KR100643105B1 (ko) * 1998-05-06 2006-11-13 텍사스 인스트루먼츠 인코포레이티드 플립-칩 전자 디바이스를 언더필링하는 저응력 방법 및 장치
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
US6423623B1 (en) 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6090643A (en) * 1998-08-17 2000-07-18 Teccor Electronics, L.P. Semiconductor chip-substrate attachment structure
US6595408B1 (en) * 1998-10-07 2003-07-22 Micron Technology, Inc. Method of attaching solder balls to BGA package utilizing a tool to pick and dip the solder ball in flux prior to placement
US6268275B1 (en) 1998-10-08 2001-07-31 Micron Technology, Inc. Method of locating conductive spheres utilizing screen and hopper of solder balls
US6569710B1 (en) 1998-12-03 2003-05-27 International Business Machines Corporation Panel structure with plurality of chip compartments for providing high volume of chip modules
GB2389460A (en) * 1998-12-22 2003-12-10 Nec Corp Mounting semiconductor packages on substrates
JP3019851B1 (ja) * 1998-12-22 2000-03-13 日本電気株式会社 半導体装置実装構造
US6177729B1 (en) 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US6222277B1 (en) * 1999-06-23 2001-04-24 Emc Corporation Non-collapsing interconnection for semiconductor devices
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
GB2369250B (en) * 2000-11-21 2004-06-16 Hi Key Ltd A method and apparatus for reinforcing a ribbon cable adjacent a joint to a PCB
US7192997B2 (en) * 2001-02-07 2007-03-20 International Business Machines Corporation Encapsulant composition and electronic package utilizing same
US6570259B2 (en) 2001-03-22 2003-05-27 International Business Machines Corporation Apparatus to reduce thermal fatigue stress on flip chip solder connections
US6930397B2 (en) 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
US7119447B2 (en) 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
US7476964B2 (en) * 2001-06-18 2009-01-13 International Rectifier Corporation High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing
WO2003019654A1 (en) * 2001-08-22 2003-03-06 Tessera, Inc. Stacked chip assembly with stiffening layer
US6582990B2 (en) 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6784540B2 (en) 2001-10-10 2004-08-31 International Rectifier Corp. Semiconductor device package with improved cooling
DE10205208A1 (de) * 2002-02-08 2003-09-18 Conti Temic Microelectronic Schaltungsanordnung mit einer mit einem programmierbaren Speicherelement bestückten Leiterplatte
CN100446243C (zh) * 2002-03-19 2008-12-24 Nxp股份有限公司 堆叠有绝缘腔的芯片
DE10213296B9 (de) * 2002-03-25 2007-04-19 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens
US6762113B2 (en) * 2002-04-26 2004-07-13 Hewlett-Packard Development Company, L.P. Method for coating a semiconductor substrate with a mixture containing an adhesion promoter
US7579697B2 (en) 2002-07-15 2009-08-25 International Rectifier Corporation Arrangement for high frequency application
US7397137B2 (en) * 2002-07-15 2008-07-08 International Rectifier Corporation Direct FET device for high frequency application
US20040032931A1 (en) * 2002-08-13 2004-02-19 International Business Machines Corporation X-ray alignment system for fabricaing electronic chips
US6841865B2 (en) * 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
US7047633B2 (en) * 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
KR100506035B1 (ko) * 2003-08-22 2005-08-03 삼성전자주식회사 반도체 패키지 및 그 제조방법
US20050045697A1 (en) 2003-08-26 2005-03-03 Lacap Efren M. Wafer-level chip scale package
US20050269677A1 (en) * 2004-05-28 2005-12-08 Martin Standing Preparation of front contact for surface mounting
US7445141B2 (en) * 2004-09-22 2008-11-04 International Business Machines Corporation Solder interconnection array with optimal mechanical integrity
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US7230333B2 (en) 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
US8466546B2 (en) 2005-04-22 2013-06-18 International Rectifier Corporation Chip-scale package
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP4795883B2 (ja) * 2006-07-21 2011-10-19 株式会社日立ハイテクノロジーズ パターン検査・計測装置
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
JP6260814B2 (ja) * 2011-06-02 2018-01-17 パナソニックＩｐマネジメント株式会社 電子部品実装方法、電子部品搭載装置および電子部品実装システム
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8796133B2 (en) * 2012-07-20 2014-08-05 International Business Machines Corporation Optimization metallization for prevention of dielectric cracking under controlled collapse chip connections
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US20140165389A1 (en) * 2012-12-14 2014-06-19 Byung Tai Do Integrated circuit packaging system with routable grid array lead frame
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9679862B2 (en) * 2014-11-28 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having conductive bumps of varying heights
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
JP6274344B1 (ja) * 2017-05-25 2018-02-07 千住金属工業株式会社 フラックス
US10811279B2 (en) * 2017-08-29 2020-10-20 Ciena Corporation Flip-chip high speed components with underfill
US20190157222A1 (en) * 2017-11-20 2019-05-23 Nxp Usa, Inc. Package with isolation structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57208149A (en) * 1981-06-18 1982-12-21 Mitsubishi Electric Corp Resin-sealed type semiconductor device
JPS58204546A (ja) * 1982-05-25 1983-11-29 Citizen Watch Co Ltd Ｉｃの封止方法
JPS59202642A (ja) * 1983-05-02 1984-11-16 Nippon Denso Co Ltd 混成集積回路装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
NL158025B (nl) * 1971-02-05 1978-09-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting en halfgeleiderinrichting, vervaardigd volgens deze werkwijze.
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
JPS5239556A (en) * 1975-09-26 1977-03-26 Hitachi Ltd Method of forming protective coating on parts joined by solder
JPS5321771A (en) * 1976-08-11 1978-02-28 Sharp Kk Electronic parts mounting structure
US4238528A (en) * 1978-06-26 1980-12-09 International Business Machines Corporation Polyimide coating process and material
JPS5562777A (en) * 1978-11-01 1980-05-12 Mitsubishi Electric Corp Shutter controller for camera
US4381602A (en) * 1980-12-29 1983-05-03 Honeywell Information Systems Inc. Method of mounting an I.C. chip on a substrate
JPS58134449A (ja) * 1982-02-04 1983-08-10 Sharp Corp Ｌｓｉパツケ−ジ
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57208149A (en) * 1981-06-18 1982-12-21 Mitsubishi Electric Corp Resin-sealed type semiconductor device
JPS58204546A (ja) * 1982-05-25 1983-11-29 Citizen Watch Co Ltd Ｉｃの封止方法
JPS59202642A (ja) * 1983-05-02 1984-11-16 Nippon Denso Co Ltd 混成集積回路装置の製造方法

Also Published As

Publication number Publication date
EP0189791A3 (en) 1987-11-11
DE3675554D1 (de) 1990-12-20
EP0189791A2 (en) 1986-08-06
CA1224576A (en) 1987-07-21
JPS61177738A (ja) 1986-08-09
US4604644A (en) 1986-08-05
EP0189791B1 (en) 1990-11-14

Similar Documents

Publication Publication Date Title
JPH0222541B2 (ja)
US5553769A (en) Interconnection of a carrier substrate and a semiconductor device
US6297073B1 (en) Semiconductor device
US7594644B2 (en) Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus
US7005743B2 (en) Semiconductor device using bumps, method for fabricating same, and method for forming bumps
US6265759B1 (en) Laterally situated stress/strain relieving lead for a semiconductor chip package
US5569960A (en) Electronic component, electronic component assembly and electronic component unit
JP5543086B2 (ja) 半導体装置及びその製造方法
US20020105073A1 (en) Low cost and compliant microelectronic packages for high i/o and fine pitch
JPH09246432A (ja) プラスチック枠部材で囲んだ柔軟性材料で電子デバイスを封入したパッケージ
US5959348A (en) Construction of PBGA substrate for flip chip packing
US5844319A (en) Microelectronic assembly with collar surrounding integrated circuit component on a substrate
US7227268B2 (en) Placement of sacrificial solder balls underneath the PBGA substrate
EP0504669B1 (en) Semiconductor device comprising a substrate
EP0167030B1 (en) Method of forming solder interconnections for semiconductor devices
US7573128B2 (en) Semiconductor module in which a semiconductor package is bonded on a mount substrate
US6255599B1 (en) Relocating the neutral plane in a PBGA substrate to eliminate chip crack and interfacial delamination
JPH0437148A (ja) Ｌｓｉモジュールの製造方法
JPH0831870A (ja) 半導体装置
JP3688801B2 (ja) 半導体装置及びその製造方法並びにその実装方法
JPH09232348A (ja) もろい素子のパッケージ方法
JPS60100443A (ja) 半導体装置の実装構造
JPH0241906B2 (ja)
JP3951407B2 (ja) 半導体チップ搭載用部材の製造法および半導体装置の製造方法
JPH11317425A (ja) 半導体装置